基于FPGA的四人搶答器設(shè)計(jì)實(shí)驗(yàn)報(bào)告

PAGEPAGE4南京鐵道職業(yè)技術(shù)學(xué)院EDA技術(shù)及其應(yīng)用實(shí)驗(yàn)報(bào)告實(shí)訓(xùn)課程：EDA技術(shù)及其應(yīng)用實(shí)訓(xùn)項(xiàng)目：基于FPGA的四人搶答器指導(dǎo)老師：于淑萍姓名：張秀梅班級(jí)：電子信息1101學(xué)號(hào)：192012年12月21日星期五基于FPGA的四人搶答器設(shè)計(jì)頂層原理圖:四人搶答器工作原理：＠功能要求：1、1）有多路搶答，搶答臺(tái)數(shù)為4；2）具有搶答器開始后20秒倒計(jì)時(shí)，20秒倒計(jì)時(shí)后五人搶答顯示超時(shí)，并報(bào)警；3）能顯示超前搶答臺(tái)號(hào)并顯示犯規(guī)報(bào)警；2、系統(tǒng)復(fù)位后進(jìn)入搶答狀態(tài)，當(dāng)有一路搶答按鍵按下，該路搶答信號(hào)將其余各路搶答信號(hào)封鎖，同時(shí)鈴聲響起，直至該路按鍵松下，顯示牌顯示該路搶答臺(tái)號(hào)。endassignyellow=CA;assignq[7:4]=tmp2;assignq[3:0]=tmp1;assigngreen=stop&start;assignred=stop&(~start);endmodule＠first.v文件：modulefirst(reset,a,lockout,firstman); input[3:0]a; inputreset;//復(fù)位輸入 output[3:0]firstman; outputlockout;//輸出結(jié)果reg[3:0]c;reg[3:0]firstman;regclk,lock;always@(a)beginif(a[3]|a[2]|a[1]|a[0]==1)beginclk<=1'b1;end elsebeginclk<=1'b0;endendalways@(posedgeclkorposedgereset)beginif(reset)beginc<=4'b0000;lock<=1'b0;end elseif(lock==0)beginc=a;lock<=1'b1;endendassignlockout=lock;always@(c)begincase(c) 4'b1000:firstman<=4'b0100; 4'b0100:firstman<=4'b0011; 4'b0010:firstman<=4'b0010; 4'b0001:firstman<=4'b0001; default:firstman<=4'b0000;endcaseendendmodule設(shè)計(jì)過(guò)程出現(xiàn)的問(wèn)題、解決的辦法及體會(huì)：＠問(wèn)題：在進(jìn)行first仿真設(shè)置時(shí)間時(shí)設(shè)置不了；在進(jìn)行20進(jìn)制編譯時(shí)未找到文件；在對(duì)頂層原理圖下載編譯時(shí)下載錯(cuò)誤。＠解決方法：時(shí)間設(shè)置不了是因?yàn)樵跁r(shí)間設(shè)置中未設(shè)置適當(dāng)?shù)臅r(shí)間，在edit中獎(jiǎng)時(shí)間設(shè)置好后便可進(jìn)行仿真；編譯找不到文件因?yàn)槲募榱泶嬖谥付ㄎ恢?，另存到指定文件中；下載出現(xiàn)錯(cuò)誤是因?yàn)檫B接出現(xiàn)問(wèn)題，檢查線路重新連接。＠實(shí)訓(xùn)體會(huì)：又到了寫體會(huì)的時(shí)間，怎么說(shuō)呢這次比上一個(gè)項(xiàng)目做的順心，畢竟第二次做，有些該注意的地方也充分注意到了，但不可避免的在設(shè)計(jì)中會(huì)出現(xiàn)錯(cuò)誤，吸取上次的教訓(xùn)，檢查錯(cuò)誤一點(diǎn)點(diǎn)查起，遇到問(wèn)題也淡定了許多，不再手忙腳亂找不到根源，凡事都會(huì)有一個(gè)熟悉的過(guò)程，設(shè)計(jì)程序也是這樣從熟悉到不熟悉，中間真的是需要一個(gè)過(guò)程。這次的搶答電路設(shè)計(jì)我并沒(méi)有著急設(shè)計(jì)，先充分掌握了它的功能原理后才開始著手，真的是磨刀不