微機系統(tǒng)與接口：8086 8088微處理器完整版

8086/8088微處理器內(nèi)容8086/8088CPU的結(jié)構(gòu)特征總線接口部件BIU

執(zhí)行部件EU8086/8088的引腳信號及工作模式8086/8088總線操作8086/8088CPU的結(jié)構(gòu)特征概況：

◆

1979年推出，第一代超大規(guī)模集成電路（VLSI）微處理器，采用HMOS工藝制造，內(nèi)含2.9萬晶體管。

◆數(shù)據(jù)總線寬度16位，地址總線寬度20位；可直接尋址空間220＝1M字節(jié)單元；16位數(shù)據(jù)總線與地址總線復用。

◆采用單一的+5V電源，一相時鐘，時鐘頻率為5MHz（8086），10MHz（8086－1），8MHz（8086－2）。

◆

133條指令，指令長度1～6字節(jié)。

◆

Intel8088—準16位處理器，內(nèi)部寄存器及內(nèi)部操作均為16位，外部數(shù)據(jù)總線8位。

◆

8088與8086指令系統(tǒng)完全相同，芯片內(nèi)部邏輯結(jié)構(gòu)、芯片引腳有個別差異。8086/8088CPU的功能框圖AH

ALBH

BLCH

CLDH

DLSPBPDISI通用寄存器AXBXCXDXALU數(shù)據(jù)總線（16位）運算寄存器ALU標志寄存器EU控制系統(tǒng)執(zhí)行單元EUCSDSSSESIP內(nèi)部暫存器123456數(shù)據(jù)總線8088:8位8086:16位總線控制邏輯地址總線20位指令隊列80888086Q總線（8位）指令指針段寄存器總線接口單元BIU外部總線∑寄存器AHSIALBHBLCHCLDHDLDIBPSPDSESSSCSIPPSWAX,累加器AccumulatorBX,基數(shù)寄存器BaseCX,計數(shù)寄存器CountDX,數(shù)據(jù)寄存器Data源變址寄存器SourceIndex目的變址寄存器DestinationIndex基址指針寄存器BasePoint堆棧指針寄存器StackPoint數(shù)據(jù)段寄存器DataSegment附加段寄存器ExtraSegment堆棧段寄存器StackSegment代碼段寄存器CodeSegment指令指針寄存器InstructionPointer狀態(tài)標志寄存器ProcessorStatusWord數(shù)據(jù)寄存器變址寄存器指針寄存器通用寄存器段寄存器控制寄存器編程結(jié)構(gòu)兩部分組成：總線接口部件BIU(BusInterfaceUnit);

執(zhí)行部件EU(ExecutionUnit).

總線接口部件BIU組成：

4個16位的段寄存器（CS、DS、ES、SS）

1個16位的指令指針寄存器IP1個地址加法器內(nèi)部暫存器

4~6個字節(jié)的指令隊列輸入/輸出控制電路（總線控制邏輯）

BIU的功能：負責與內(nèi)存或I/O端口傳送指令或數(shù)據(jù) ①BIU從內(nèi)存取指令送到指令隊列 ②當EU執(zhí)行指令時，BIU要配合EU從指定的內(nèi)存單元或I/O端口中讀取數(shù)據(jù)，或者把EU的操作結(jié)果送到指定的內(nèi)存單元或I/O端口去。 例如：①INAL,50H ②ADDAL,[2035H]指令隊列

傳統(tǒng)的CPU順序執(zhí)行指令的過程是：取指令－>執(zhí)行指令－>再取指令－>……，串行執(zhí)行。

8086是把“取指令”和“執(zhí)行指令”分別由BIU和EU兩個部件來完成。當EU正在執(zhí)行指令時，BIU可以從內(nèi)存中取出指令字節(jié)，放在指令隊列中。這樣，使得“取指令”和“執(zhí)行指令”的操作在時間上是并行的。

BIU和EU協(xié)調(diào)配合，使EU可以連續(xù)不停一條接一條地執(zhí)行事先已進入指令隊列中地指令。顯然，這種工作方式可以加快程序地執(zhí)行，提高了CPU地效率。體現(xiàn)了“流水線計算機”（PipeLineComputer）的初步特點。（后面介紹）物理地址：

地址加法器用來產(chǎn)生20位的物理地址。一個存儲單元具有兩種地址屬性：物理地址和邏輯地址。物理地址：CPU訪問存儲器時，在地址總線上實際送出的地址。它的范圍是：00000H～FFFFFH

即有220＝1M字節(jié)的地址空間。分段概念

8086/8088的內(nèi)部寄存器是16位（20位地址的寬度大于字長）。顯然，不能用16位的寄存器來實現(xiàn)對220＝1M字節(jié)單元的尋址。為此，引入了存儲器“分段”的概念，即把1M字節(jié)內(nèi)存空間分成若干段。每段最大可達64K字節(jié)－－可由16位寄存器進行尋址。（

216＝64KB）分段概念段起始地址的高16位稱為“段基址”，要訪問的單元距段基址的距離（字節(jié)數(shù)）為“偏移量”（Offset）段的起始地址偏移量要訪問的單元段邏輯地址程序設(shè)計時，使用的是邏輯地址。邏輯地址由“段基址”和“偏移量”構(gòu)成（均為16位）。表示方法：段基址：偏移量“段基址”由段寄存器CS、DS、SS和ES提供；“偏移量”由BX、BP、IP、SP、SI、DI或根據(jù)尋址方式計算出的有效地址EA（EffectiveAddress）提供。由邏輯地址獲得物理地址的計算公式

物理地址＝段基址×16＋偏移量∑150301901500000段基址偏移量物理地址邏輯地址物理地址注意①每個存儲單元有唯一的物理地址，但它卻可由不同的“段基址”和“偏移量”組成。例如：

1200H:0345H12345H 1100H:1345H12345H②

除非專門指定，一般情況下，段在存儲器中的分配是由操作系統(tǒng)負責的。解釋：CSIPDSSI、BXSSBP、SPESSI20位物理地址地址譯碼器代碼段數(shù)據(jù)段堆棧段附加段內(nèi)存FFFFFh1000090000B000064K64K64K64K1000100+01010030004000340003000000000h1M1000:00003000:00009000:0000B000:00000移位、加法舉例1設(shè)(CS)=4232H,(IP)=0066H42320H42386H5231FH66H64K(216)段起址64K段終址物理地址計算如下42320H+)66H42386H舉例2假設(shè)(DS)＝2234H，EA＝22H22340002222362＋）22340022物理地址段基值偏移量邏輯地址150150執(zhí)行單元EU（ExecutionUnit）EU組成：

ALU（算術(shù)邏輯單元）；通用寄存器組AX,BX,CX,DX; BP(基址指針寄存器)SP(堆棧指針寄存器)SI(源變址寄存器)DI(目的變址寄存器)

標志寄存器PSW

執(zhí)行部件控制電路EU功能：負責執(zhí)行指令標志寄存器（PSW)格式

狀態(tài)標志表示前面的操作執(zhí)行后，算術(shù)邏輯部件處于怎樣一種狀態(tài)。例如，是否產(chǎn)生了進位，是否發(fā)生了溢出等等。程序中，可以通過對某個狀態(tài)標志的測試，決定后面的走向及操作。1514131211109876543210OFDFIFTFSFZFAFPFCF狀態(tài)標志方向標志中斷標志跟蹤標志TraceFlag控制標志進位標志奇偶標志半進位標志零標志符號標志溢出標志

例如：STATE:INAL,0DAH; TESTAL,02 JZSTATE零標志ZF（ZeroFlag）：若運算結(jié)果為0，則ZF＝1；否則ZF＝0。例1： MOVAL,4 SUBAL,4例2： XORAX,AX

執(zhí)行后，ZF為1進位標志CF（CarryFlag）：

加法時，最高位（字節(jié)操作時的D7位，字操作時的D15位）是否有進位產(chǎn)生。減法時，最高位（字節(jié)操作時的D7位，字操作時的D15位）是否有借位產(chǎn)生。

例如： MOVAL,3; SUBAL,4;

執(zhí)行后，CF＝1奇偶標志PF（ParityFlag）：若運算結(jié)果低8位中“1”的個數(shù)為偶數(shù)，則PF＝1；否則PF＝0。

例： MOVAL,2 ADDAL,1

執(zhí)行后，PF位為1符號標志SF（SymbolFlag）：若運算結(jié)果的最高位為1時，SF=1,否則SF=0輔助進位標志AF（AuxiliaryCarryFlag）：又稱“半進位標志” 加法時，第3位向第4位有進位;

減法時，第3位向第4位有借位。溢出標志OF（OverflowFlag）：若運算過程中發(fā)生了“溢出”，則OF＝1。 定義：運算結(jié)果超出計算裝置所能表示的范圍，稱為溢出。

控制標志(IF、DF、TF)：每一位控制標志都對一種特定的功能起控制作用。可以通過專門的指令對其進行“置位”（Set）或“復位”（Reset）。中斷標志IF（InterruptEnableFlag）：如果IF置“1”，則CPU可以接受可屏蔽中斷請求；反之，則CPU不能接受可屏蔽中斷請求。 指令系統(tǒng)中有兩條專門的指令可以置“1”或置“0”IF標志位：

STI使IF置“1”，即開放中斷。

CLI使IF清“0”，即關(guān)閉中斷方向標志DF（DirectionFlag）：用于串操作指令中的地址增量修改（DF＝0）還是減量修改（DF＝1）。

STDCLD跟蹤標志TF（TrapFlag）：若TF＝1，則CPU按跟蹤方式（單步方式）執(zhí)行程序。BIU與EU的動作管理*

關(guān)于流水線計算機（PipelineComputer）這類計算機的結(jié)構(gòu)采用生產(chǎn)上的流水線概念，把每條指令分為若干個順序的操作，每個操作分別由不同的處理部件實現(xiàn)。這樣構(gòu)成的計算機，可以同時處理若干條指令，對于每個處理部件來講，每條指令的同類操作（如“取指令”）像流水一樣連續(xù)被加工處理，這種指令重疊、處理部件連續(xù)工作的計算機，稱為流水線計算機。采用流水線方式可以提高計算機的處理速度和提高處理部件的使用效率。CPU執(zhí)行指令的過程，可具體分為六個步驟：

1.取指（fetch）；

2.譯碼（decoding）; 3.計算有效地址（EA：EffectiveAddress）；

4.取操作數(shù)；

5.執(zhí)行

6.存儲運算結(jié)果概括的說，可分為“取指令”和“執(zhí)行指令”兩個步驟。*流水線示意圖012345678取指譯碼計算EA取數(shù)執(zhí)行存結(jié)果取指譯碼計算EA取數(shù)執(zhí)行存結(jié)果取指譯碼計算EA取數(shù)執(zhí)行存結(jié)果第一條指令第二條指令第三條指令

可見，3條指令共需8個時間單位，即可全部執(zhí)行完；如果完全串行執(zhí)行，則需3X6＝18個時間單位。顯然，采用“流水線”技術(shù)可以顯著提高計算機的處理速度?！霸缙诘挠嬎銠C”將“取指令”和“執(zhí)行指令”兩個步驟采用先后輪流動作（串行），CPU效率較低。在流水線方式下，同時動作（并行）完成指令周期，CPU效率高。

取指1取指2取指3執(zhí)行1執(zhí)行2執(zhí)行3取指1執(zhí)行1取指2取指3執(zhí)行2執(zhí)行3取指4?

?

?

?

?

??

?

?

?

?

?BIUEUBIU與EU動作管理示意圖8086/8088的引腳信號介紹GNDA14A13A12A11A10A9A8AD7AD6AD4AD4AD3AD2AD1AD0NMIINTRCLKGND8088CPUVCCA15A16/S3A17/S4A18/S5A19/S6/SS0(HIGH)MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)IO/M(S2)DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESET分類：電源、地(GND)數(shù)據(jù)(A)D0-D7(15)地址A0－A19控制信號等數(shù)據(jù)/地址線(20根）數(shù)據(jù)線(DB)與地址線(AB)：AD7～AD0：三態(tài)，地址/數(shù)據(jù)復用線。在一個總線周期中，T1時地址信號發(fā)出，T3時數(shù)據(jù)信號發(fā)出，地址與數(shù)據(jù)分時復用，因此地址需加鎖存器鎖存。A19～A16：三態(tài)，輸出。高4位地址信號，與狀態(tài)信號S6-S3分時復用。A15～A8

：三態(tài)，輸出。輸出8位地址信號。主要的控制和狀態(tài)信號WR：三態(tài)，輸出，低有效，寫存儲器或I/O接口，或浮空。RD：三態(tài)，輸出，低有效，讀存儲器或I/O接口，或浮空。；IO/M：三態(tài)，輸出。指出當前訪問的是存儲器還是I/O接口。高：I/O接口，低：內(nèi)存DEN：三態(tài)，輸出。數(shù)據(jù)允許信號，低電平時，表示DB上的數(shù)據(jù)有效；ALE：三態(tài)，輸出。地址鎖存使能信號，在T1狀態(tài)發(fā)出，高有效時，表示CPU地址線上有有效地址；DT/R：三態(tài)，輸出。數(shù)據(jù)傳送方向控制信號，高：CPU輸出，低：CPU輸入主要的控制和狀態(tài)信號CLK：由時鐘發(fā)生器8284提供給CPU的工作頻率為4．77M，33％占空比（即1／3周期為高電平，

2／3周期為低電平）的系統(tǒng)時鐘信號T=0.209微秒

。READY：（輸入）當CPU與存儲器或I/O接口傳輸數(shù)據(jù)時，CPU發(fā)出讀寫信號，若外圍設(shè)備沒有準備好，發(fā)給CPU，READY=0，CPU將在T3狀態(tài)插入等待狀態(tài)直到檢測到READY=1。外圍設(shè)備將READY信號發(fā)給8284，由其同步后給CPU。主要的控制和狀態(tài)信號RESET：上電或按下RESET鍵，將發(fā)出高電平持續(xù)50微秒以上，發(fā)給8284，由其同步后送給CPU。系統(tǒng)將進入復位狀態(tài)。TEST：（輸入，低有效）WAIT指令后的測試，測試到低電平，脫離等待狀態(tài)，向下執(zhí)行；若TEST\=1，繼續(xù)等待，用來與8087協(xié)處理器配合，實現(xiàn)同步工作。8086/8088復位時各寄存器值寄存器值寄存器值FLAGS0000HDS0000HIP0000HES0000H指令隊列空SS0000HCSFFFFH其余寄存器0000H中斷請求和響應信號INTR：輸入，可屏蔽中斷請求輸入端。高電平：有INTR中斷請求NMI：輸入，非屏蔽中斷請求輸入端。低

高：有NMI中斷請求INTA：輸出，低有效，INTR請求后，CPU若允許，由INTA\引腳發(fā)出兩個連續(xù)周期的負脈沖，第一個通知外設(shè)接口中斷允許，第二個脈沖從外設(shè)取中斷類型號?？偩€保持信號HOLD：總線保持請求信號輸入端。當CPU以外的其他設(shè)備要求占用總線時，通過該引腳向CPU發(fā)出請求。HLDA：輸出，對HOLD信號的響應。為高電平時，表示CPU已放棄總線控制權(quán)，所有三態(tài)信號線均變?yōu)楦咦锠顟B(tài)。8086/8088工作模式可工作于兩種模式：最小模式和最大模式

最小模式為單處理機模式，控制信號較少，一般可不必接總線控制器。

最大模式為多處理機模式，控制信號較多，須通過總線控制器與總線相連。*8088是工作在最小還是最大模式由MN/MX端狀態(tài)決定：MN/MX=0時工作于最大模式，反之工作于最小模式。8086/8088的工作模式MIN——單CPU模式Vcc8086MN/MXVccRDWRINTAM/IOSTB8282OEBHECSHCSL奇地址存儲器偶地址存儲器I/OD7~D0D15~D8BHEAD15~AD0ALEA19~A16DENDT/RABTOE8286A19~A1A0X1X2RES8284CKLREADYRESETXTAL系統(tǒng)總線控制總線地址總線數(shù)據(jù)總線鎖存器：74LS373i8282/8283（雙向）緩沖器74LS245i8286/82878086/8088的工作模式MAX——多CPU模式VccX1X2RES8284CKLREADYRESETXTALMN/MX8088S0S1S2DENDT/RALES0S1S2STB8282OEA19~A16A15~A8AD7~AD0INTAMRDCMWTCIOWCIORC8286TOED7~D0A19~A1存儲器I/OCLK8288PC系統(tǒng)總線控制總線地址總線數(shù)據(jù)總線最小模式——S4、S3的代碼組合S5： =1，CPU可響應可屏蔽中斷請求；

=0，CPU禁止一切可屏蔽中斷請求。S6：恒等于零。S4S3當前正在使用的寄存器00ES01SS10CS11DS最小模式——BHE和A0的編碼BHEA0特性00全字(16位)01在數(shù)據(jù)總線高8位進行字節(jié)傳送(D15—D8)10在數(shù)據(jù)總線低8位進行字節(jié)傳送(D7—D0)11保留最小模式——8088相關(guān)信號組合關(guān)系IO/MDT/RSS0操作100發(fā)中斷響應信號101讀I/O端口110寫I/O端口111暫停000取指令001讀內(nèi)存010寫內(nèi)存011無操作8086/8088總線操作（先一般了解）基本概念最小方式下的讀、寫操作I/O讀周期與I/O寫周期中斷響應

基本概念時鐘周期（ClockCycle）：每兩個時鐘脈沖上升（下降）沿之間的時間間隔稱為T狀態(tài)，又稱時鐘周期總線周期（BusCycle）：CPU從存儲器或輸入/輸出端口，存取一個字節(jié)（或字）所要花費的時間,8086/8088CPU的最小總線周期需要4個時鐘周期。指令周期（InstructionCycle）：執(zhí)行一條指令所需要的時間T基本概念指令周期總線周期……總線周期時鐘周期時鐘周期時鐘周期時鐘周期…………一個基本的指令周期時序圖掌握時序的重要性當CPU與存儲器以及I/O端口連接時，要考慮如何正確地實現(xiàn)時序上的配合了解時序有利于我們利用匯編編寫核心代碼的時候，選用適當?shù)闹噶?，以盡量縮短指令的存儲空間和指令的執(zhí)行時間了解時序有利于我們深入地了解指令的執(zhí)行過程當微機應用于實時控制時，必須估計或計算CPU

完成操作所需要的時間，以便與控制過程配合最小方式下的總線讀、寫操作依照數(shù)據(jù)傳輸?shù)姆较?，總線操作分為：總線讀操作總線寫操作總線讀操作：

CPU從存儲器或I/O端口讀取數(shù)據(jù)總線寫操作：

CPU將數(shù)據(jù)寫入存儲器或I/O端口最小方式下的總線讀操作8086讀周期的時序CLKM/IOA19/S6~A16/S3BHE/S7AD15~AD0ALERDDT/RDEN高為讀內(nèi)存低為讀I/O地址輸出狀態(tài)輸出BHE輸出地址輸出數(shù)據(jù)輸入T1T2T3Tw(1+n)T4最小方式下的總線寫操作8086寫周期的時序CLKM/IOA19/S6~A16/S3BHE/S7AD15~AD0ALEWRDT/RDEN高為寫內(nèi)存低為寫I/O地址輸出狀態(tài)輸出BHE輸出地址輸出T1T2T3Tw(1+n)T4數(shù)據(jù)輸出I/O讀周期和I/O寫周期I/O讀寫周期和存儲器讀寫周期的時序基本相同，

不同之點：I/O口，工作速度較慢，要求在每個I/O讀寫總線周期中插入一個等待狀態(tài)TW，占用5個時鐘周期，即T1、T2、T3、TW和T4。T1期間，8086/8088發(fā)出16位地址信息，A19－A16為0，因為64KB口地址只用A15－A0這16地址，同時CPU發(fā)出狀態(tài)信息S2、S1、S0，表示I/O讀寫操作。T3開始中，應該采樣到READY信號為低電平，插入一個等待狀態(tài)TW。I/O讀周期和I/O寫周期I/O讀周期和I/O寫周期時序CLKS2~S0A19/S6~A16/S3AD7~AD0ALE讀寫命令(IORCAIOWO)DT/RDEN狀態(tài)信息A19~A16S6~S3A7~A0D7~D0T1T2T3Tw(1+n)T4READYWAITREADYS2S1S0=111A15~A8A15~A8寫讀8288產(chǎn)生中斷響應周期8086/8088響應外界中斷請求時，在一條指令執(zhí)行完后響應中斷。中斷響應期間8086/8088執(zhí)行兩個連續(xù)響應周期第一個INTA周期期間向中斷源發(fā)出一個信號，通知中斷源，中斷已被響應；第二個INTA周期內(nèi)，中斷源把中斷類型碼發(fā)到數(shù)據(jù)總線上。在第二個INTA的T3結(jié)束時讀取中斷類型碼，查中斷處理子程序入口地址表，轉(zhuǎn)到入口地址，執(zhí)行中斷處理子程序

補充資料8088指令執(zhí)行過程下面用動畫形式演示如下指令的執(zhí)行過程1000:0100MOVAL,[2000H]

;A000201000:0103ADDAL,02H ;04021000:0105HLT ;F4注：內(nèi)部結(jié)構(gòu)圖是8086，但實際是8088執(zhí)行過程。如果是8086，則每次可以讀取2個字節(jié)ALU標志寄存器通用寄存器DSCSSSESIP執(zhí)行部分電路控制輸入/出控制電路內(nèi)部暫存器1010010101101021010330000320003200100A0200402F41020執(zhí)行部分EU總線接口部分BIU內(nèi)存AHALBLCLBPDHCHBHDLSPSIDI代碼段CS數(shù)據(jù)段DS堆棧段SSAXBXCXDX地址加法器16位16位20位123456指令隊列緩沖器外部總線8位100010010100101001011010110101A000ALU標志寄存器通用寄存器DSCSSSESIP執(zhí)行部分電路控制輸入/出控制電路1010010101101021010330000320003200100A0200402F41020執(zhí)行部分EU總線接口部分BIU內(nèi)存AHALBLCLBPDHCHBHDLSPSIDI代碼段CS數(shù)據(jù)段DS堆棧段SSAXBXCXDX地址加法器16位16位20位123456指令隊列緩沖器外部總線8位001000102內(nèi)部暫存器10102300020ALU標志寄存器通用寄存器DSCSSSESIP執(zhí)行部分電路控制輸入/出控制電路1010010101101021010330000320003200100A0200402F41020執(zhí)行部分EU總線接口部分BIU內(nèi)存AHALBLCLBPDHCHBHDLSPSIDI代碼段CS數(shù)據(jù)段DS堆棧段SSAXBXCXDX地址加法器16位16位20位123456指令隊列緩沖器外部總線8位內(nèi)部暫存器2000320001000103101031004代碼段CS數(shù)據(jù)段DS堆棧段SSALU標志寄存器通用寄存器DSCSSSESIP執(zhí)行部分電路控制輸入/出控制電路1010010101101021010330000320003200100A0200402F41020執(zhí)行部分EU總線接口部分BIU內(nèi)存AHALBLCLBPDHCHBHDLSPSIDIAXBXCXDX地址加法器16位16位20位123456指令隊列緩沖器外部總線8位內(nèi)部暫存器041000104101041002ALU標志寄存器通用寄存器DSCSSSESIP執(zhí)行部分電路控制輸入/出控制電路1010010101101021010330000320003200100A0200402F41020執(zhí)行部分EU總線接口部分BIU內(nèi)存AHALBLCLBPDHCHBHDLSPSIDI代碼段CS數(shù)據(jù)段DS堆棧段SSAXBXCXDX地址加法器16位16位20位123456指令隊列緩沖器外部總線8位內(nèi)部暫存器101002100010510105+12F4讀、寫控制邏輯電路1WRIOWMEMWMEMRIORIO/MRD74LS0474LS32讀、寫控制邏輯電路2WRIOWMEMWMEMRIORIO/MRD地址/數(shù)據(jù)復用時ALE的作用A19/S6A18/S5A17/S4A16/S3A15A14A13A12A11A10A9A8ALEAD7AD6AD5AD4AD3AD2AD1AD0MN/MX8088VCCA19A18A17A16A15A14A13A12A11A10