計(jì)算機(jī)組成原理 課件 3 總線系統(tǒng)

計(jì)算機(jī)組成原理第三章總線系統(tǒng)3.1總線概述3.2I/O總線接口3.3總線的仲裁3.4總線的通信控制和數(shù)據(jù)傳輸模式3.5總線標(biāo)準(zhǔn)

目錄總線：是計(jì)算機(jī)體系結(jié)構(gòu)的重要組成部分。是鏈接多個(gè)部件的信息傳輸線，是各部件共享的傳輸線是各部件構(gòu)成一個(gè)完整的系統(tǒng)?？偩€的概念3.1總線概述總線的特點(diǎn)3.1總線概述獨(dú)占性共享性所有部件通信共享有部件占用總線通訊總線的作用3.1總線概述是各個(gè)功能部件間傳遞各類(lèi)信息的通道是系統(tǒng)中各部件間的物理接口，能夠減少各部件通信的復(fù)雜程度提供信息交換時(shí)所需要的數(shù)據(jù)、地址、時(shí)序和控制信息提供一個(gè)共同遵守的協(xié)議或者標(biāo)準(zhǔn)不應(yīng)成為整個(gè)計(jì)算系系統(tǒng)性能的瓶頸方便計(jì)算機(jī)系統(tǒng)集成、擴(kuò)展和進(jìn)化數(shù)據(jù)傳輸方式并行總線串行總線3.1總線概述總線的分類(lèi)連接部件不同片內(nèi)總線系統(tǒng)總線通信總線傳輸信號(hào)不同數(shù)據(jù)總線地址總線控制總線按用途分類(lèi)存儲(chǔ)總線內(nèi)部總線I/O總線3.1總線概述數(shù)據(jù)總線：雙向與機(jī)器字長(zhǎng)、存儲(chǔ)字長(zhǎng)有關(guān)地址總線：?jiǎn)蜗蚺c存儲(chǔ)地址、I/O地址有關(guān)控制總線：有出有入片內(nèi)總線：芯片內(nèi)部的總線系統(tǒng)總線：計(jì)算機(jī)各部件之間信息傳輸線存儲(chǔ)器讀寫(xiě)總線允許、中斷確認(rèn)中斷請(qǐng)求，總線請(qǐng)求并行通信總線串行通信總線通信總線：用于計(jì)算機(jī)系統(tǒng)之間或計(jì)算機(jī)系統(tǒng)與其他系統(tǒng)之間的通信BUS主板3.1總線概述總線的物理實(shí)現(xiàn)CPU插板主存插板I/O插板3.1總線概述總線的特性物理特性：尺寸、形狀、引腳數(shù)、排列順序

電氣特性：傳輸方向和有效的電平范圍

功能特性：每個(gè)傳輸線的功能：地址、數(shù)據(jù)、控制

時(shí)間特性：信號(hào)的時(shí)序關(guān)系

3.5總線的標(biāo)準(zhǔn)化ISAEISAVESA(LV-BUS)PCIAGPRS-232USB總線的標(biāo)準(zhǔn)總線的標(biāo)準(zhǔn)可視為系統(tǒng)與各模塊，模塊與模塊之間的一個(gè)互連的標(biāo)準(zhǔn)界面標(biāo)準(zhǔn)界面模塊系統(tǒng)系統(tǒng)模塊總線標(biāo)準(zhǔn)數(shù)據(jù)線總線時(shí)鐘(MHz)帶寬（MBps）ISA168MHz（獨(dú)立）16MBpsEISA328MHz（獨(dú)立）33MBpsVESA(VL-BUS)3232MHz（CPU）132MBpsPCI326433MHz（獨(dú)立）66MHz（獨(dú)立）132MBps528MBpsAGP3266.7MHz（獨(dú)立）133MHz（獨(dú)立）266MBps533MBpsRS-232串行通信總線標(biāo)準(zhǔn)數(shù)據(jù)終端設(shè)備（計(jì)算機(jī)）和數(shù)據(jù)通訊設(shè)備（調(diào)制解調(diào)器）之間的接口標(biāo)準(zhǔn)USB串行接口總線標(biāo)準(zhǔn)普通無(wú)屏蔽雙絞線帶屏蔽雙絞線最高1.5MBps(USB1.0)12MBps(USB1.0480MBps(USB2.0)3.5總線的標(biāo)準(zhǔn)化3.1總線概述總線的連接方式單總線結(jié)構(gòu)：使用單一的系統(tǒng)總線來(lái)連接CPU、主存和I/O設(shè)備面向CUP的雙總線結(jié)構(gòu)：存儲(chǔ)總線：CPU和主存儲(chǔ)器之間進(jìn)行信息交換的公共通路

I/O總線：CPU與I/O設(shè)備之間進(jìn)行信息交換的公共通路

面向主存儲(chǔ)器的雙總線結(jié)構(gòu)：CPU與主存儲(chǔ)器之間設(shè)置高速存儲(chǔ)總線多總線結(jié)構(gòu)：CPU與和緩存（Cache）之間采用高速的CPU總線單總線結(jié)構(gòu)3.1總線概述單總線面向CPU的雙總線機(jī)構(gòu)3.1總線概述中央處理器CPUI/O總線I/O接口I/O設(shè)備1I/O接口I/O接口I/O設(shè)備2I/O設(shè)備n……主存M總線面向主存儲(chǔ)器的雙總線結(jié)構(gòu)3.1總線概述主存

多總線結(jié)構(gòu)3.1總線概述3.2I/O總線接口信息傳送方式串行傳送并行傳送分時(shí)傳送

I/O功能模塊通常簡(jiǎn)稱(chēng)為I/O接口，也叫適配器。廣義地講，I/O接口是指CPU、主存和外圍設(shè)備之間通過(guò)系統(tǒng)總線進(jìn)行連接的標(biāo)準(zhǔn)化邏輯部件。I/O接口在它動(dòng)態(tài)連接的兩個(gè)部件之間起著“轉(zhuǎn)換器”的作用，以便實(shí)現(xiàn)彼此之間的信息傳送。3.2I/O總線接口總線接口的基本概念3.2I/O總線接口I/O接口功能1.控制2.緩沖

3.狀態(tài)

4.轉(zhuǎn)換

5.整理

6.程序中斷3.3總線的仲裁基本概念主設(shè)備（模塊）對(duì)總線有控制權(quán)從設(shè)備（模塊）響應(yīng)從主設(shè)備發(fā)來(lái)的總線命令總線判優(yōu)控制集中式仲裁分布式仲裁鏈?zhǔn)讲樵?xún)計(jì)數(shù)器定時(shí)查詢(xún)獨(dú)立請(qǐng)求方式3.3總線的仲裁鏈?zhǔn)讲樵?xún)方式3.3總線的仲裁計(jì)數(shù)器定時(shí)查詢(xún)方式3.3總線的仲裁獨(dú)立請(qǐng)求方式3.4總線的通訊控制和數(shù)傳輸模式總線通訊控制目的：解決通信雙方協(xié)調(diào)配合問(wèn)題總線的傳送周期：通常完成一次總線操作的時(shí)間尋址階段：主模塊向從模塊給出地址和命令申請(qǐng)分配階段：主模塊申請(qǐng)，總線仲裁決定傳數(shù)階段：主模塊和從模塊交換數(shù)據(jù)結(jié)束階段：主模塊撤銷(xiāo)有關(guān)信息四個(gè)階段3.4總線的通訊控制和數(shù)傳輸模式總線通訊的四種方式同步通信：由統(tǒng)一時(shí)標(biāo)控制數(shù)據(jù)傳宋異步通訊：采用應(yīng)答方式，沒(méi)有公共時(shí)鐘標(biāo)準(zhǔn)半同步通信：同步、異步結(jié)合分離式通信：充分挖掘系統(tǒng)總線每個(gè)瞬間的潛力3.4總線的通訊控制和數(shù)傳輸模式同步式數(shù)據(jù)輸入輸出3.4總線的通訊控制和數(shù)傳輸模式異步通信3.3總線的通訊控制和數(shù)傳輸模式半同步通信（同步、異步結(jié)合）同步：發(fā)送方用系統(tǒng)時(shí)鐘前沿發(fā)信號(hào)

接收方用系統(tǒng)時(shí)鐘后沿判斷、識(shí)別異步：允許不同速度的模塊和諧工作增加一條“等待”響應(yīng)信號(hào)

WAIT3.4總線的通訊控制和數(shù)傳輸模式半同步通信（同步、異步結(jié)合）3.4總線的通訊控制和數(shù)傳輸模式分離式通信分離式通信：充分挖掘系統(tǒng)總線每個(gè)瞬間的潛力一個(gè)總線傳輸周期子周期2從模塊（主模塊）申請(qǐng)占用總線，將各種信息送至總線上子周期1主模塊申請(qǐng)占用總線，使用完后即放棄總線的使用權(quán)3.4總線的通訊控制和數(shù)傳輸模式分離式通信特點(diǎn)