《電子技術(shù)項目化教程》 課件 項目八 數(shù)字電子鐘的設(shè)計與測試

項目八

數(shù)字電子鐘的設(shè)計與測試學(xué)習(xí)目標：知識目標：?

了解計數(shù)器的分類。?

了解集成計數(shù)器74LS161。?

掌握使用集成計數(shù)器構(gòu)造計數(shù)器的方法。?

掌握中規(guī)模集成計數(shù)器的使用及功能測試。?

掌握寄存器的邏輯功能。?

掌握寄存器邏輯功能的測試方法。技能目標：?

能使用集成計數(shù)器構(gòu)建計數(shù)器，并對計數(shù)器進行功能測試。?

能對寄存器進行功能測試。2項目背景：在我們的生活中隨處可見數(shù)字電子時鐘，而這些時鐘大部分采用了電子電路構(gòu)成的計數(shù)器。相對于機械時鐘來說，數(shù)字電子時鐘能更準確地計時，并更直觀地顯示時、分、秒。數(shù)字電子時鐘的基本功能：精準計時，以數(shù)字形式顯示時、分、秒以及校正時間。其中，時的計數(shù)采用二十四進制數(shù)，分和秒采用六十進制數(shù)。電子時鐘除了具有顯示基本時間的功能，還具有整點報時、鬧鈴、調(diào)整等功能。要想實現(xiàn)數(shù)字電子時鐘的基本功能，時鐘電路應(yīng)由振蕩電路、計數(shù)電路、譯碼和顯示電路以及校時電路四大部分組成。(1)振蕩電路：是數(shù)字電子時鐘的核心，振蕩電路的穩(wěn)定度和頻率的精度決定了數(shù)字電子時鐘的精準度，振蕩電路的頻率越高，計時精準度越高；反之，精準度越低。(2)計數(shù)電路：采用二十四進制計數(shù)電路和六十進制計數(shù)電路。(3)譯碼和顯示電路：譯碼器將輸入的二進制數(shù)轉(zhuǎn)換成相應(yīng)的輸出信號；顯示電路用來顯示計時電路輸出的結(jié)果。(4)校時電路：使計數(shù)器可以正常計數(shù)。3任務(wù)分析：在數(shù)字電子系統(tǒng)中，能夠記憶輸入脈沖個數(shù)的電路稱為計數(shù)器。計數(shù)器常應(yīng)用于分頻、定時、產(chǎn)生節(jié)拍脈沖和脈沖序列、數(shù)字運算、程序和指令計數(shù)器等場所。本任務(wù)通過對計數(shù)器邏輯功能的測試，介紹計數(shù)器的基本知識。4任務(wù)8.1計數(shù)器邏輯功能測試知識鏈接：8.1.1計數(shù)器的分類計數(shù)器是數(shù)字電路中最常見的基本邏輯器件。根據(jù)條件的不同，我們可以對其做以下分類。1．根據(jù)進制類型不同，可以劃分為三類1)二進制計數(shù)器當(dāng)輸入計時信號到來時，采用二進制數(shù)的規(guī)律進行計數(shù)的電路，稱為二進制計數(shù)器。2)十進制計數(shù)器當(dāng)輸入計時信號到來時，采用十進制數(shù)的規(guī)律進行計數(shù)的電路，稱為十進制計數(shù)器。3)N進制計數(shù)器除上述的二進制和十進制計時器外，其他進制的計數(shù)器統(tǒng)稱為N進制計時器。比如，當(dāng)N=16時，稱為十六進制計數(shù)器。5任務(wù)8.1計數(shù)器邏輯功能測試知識鏈接：2．按照計數(shù)的功能，可以劃分為三類1)加法計數(shù)器當(dāng)輸入計時信號到來時，采用遞增的規(guī)律進行計數(shù)的電路，稱為加法計數(shù)器。2)減法計數(shù)器當(dāng)輸入計時信號到來時，采用遞減的規(guī)律進行計數(shù)的電路，稱為減法計數(shù)器。3)可逆計數(shù)器在加、減信號的控制下，既可以采用遞增計數(shù)，也可以采用遞減計數(shù)的電路，稱為可逆計數(shù)器。6任務(wù)8.1計數(shù)器邏輯功能測試知識鏈接：3．按照計數(shù)的進制方式，可以劃分為兩類1)同步計數(shù)器當(dāng)輸入計時信號到來時，要更新狀態(tài)的觸發(fā)器都是同時翻轉(zhuǎn)的計數(shù)器，稱為同步計數(shù)器。從電路結(jié)構(gòu)上看，計數(shù)器中各個時鐘觸發(fā)器的時鐘信號都是輸入計數(shù)脈沖。2)異步計數(shù)器當(dāng)輸入計時信號到來時，要更新狀態(tài)的觸發(fā)器有的先翻轉(zhuǎn)，有的后翻轉(zhuǎn)，是異步進行的，該計數(shù)器稱為異步計數(shù)器。從電路結(jié)構(gòu)上看，計數(shù)器中各觸發(fā)器的時鐘信號不完全相同，有的觸發(fā)器其時鐘信號是輸入計數(shù)脈沖，有的觸發(fā)器其時鐘信號是相鄰觸發(fā)器的輸出。此外，計數(shù)器按使用的開關(guān)元件分，還可分為TTL計數(shù)器和CMOS計數(shù)器兩大類。7任務(wù)8.1計數(shù)器邏輯功能測試知識鏈接：8.1.2二進制計數(shù)器1．異步加法計數(shù)器異步計數(shù)器的計數(shù)脈沖不是同時加到各觸發(fā)器上的。最低位觸發(fā)器由計數(shù)脈沖觸發(fā)翻轉(zhuǎn)，其他觸發(fā)器有時需由相鄰低位觸發(fā)器輸出的進位脈沖來觸發(fā)，因此各觸發(fā)器狀態(tài)變換的時間先后不一，只有在前級觸發(fā)器翻轉(zhuǎn)后，后級觸發(fā)器才能翻轉(zhuǎn)。加法計數(shù)器：從表8-1中可看出，最低位觸發(fā)器每來一個脈沖就翻轉(zhuǎn)一次，每個觸發(fā)器由1變?yōu)?時，要產(chǎn)生進位信號，這個進位信號應(yīng)使相鄰的高位觸發(fā)器翻轉(zhuǎn)。圖8-1所示的是采用4個JK觸發(fā)器構(gòu)成的4位二進制異步加法計數(shù)器電路。將4個JK觸發(fā)器的置0端相連后作為CR清零脈沖的輸入端，CP是計數(shù)脈沖輸入，Q為觸發(fā)器輸出端，低位觸發(fā)器的輸出端Q與高一位觸發(fā)器的計數(shù)脈沖輸入CP相連。8任務(wù)8.1計數(shù)器邏輯功能測試知識鏈接：8.1.2二進制計數(shù)器9任務(wù)8.1計數(shù)器邏輯功能測試圖8-1JK觸發(fā)器組成的4位異步二進制加法計數(shù)器電路表8-1異步加法計數(shù)器狀態(tài)表知識鏈接：在計數(shù)之前，一般需要在CR上加低電平信號，使得所有的觸發(fā)器都清零，即Q0=0，Q1=0，Q2=0，Q3=0；當(dāng)觸發(fā)器的J=1，K=1時，JK觸發(fā)器為計數(shù)狀態(tài)，每有一個CP脈沖的有效觸發(fā)，觸發(fā)器輸出就會發(fā)生一次翻轉(zhuǎn)。當(dāng)?shù)谝挥嫈?shù)脈沖CP到來之后，在CP脈沖從高位1變成低位0的下降沿，觸發(fā)器FF0觸發(fā)，其輸出Q0從原來的低位0變成高位1；在第一個CP脈沖觸發(fā)之前，由于Q0=0，Q0作為下一個JK觸發(fā)器FF1的CP，由于Q0從低位0變成高位1，對下一個FF1構(gòu)成無效觸發(fā)，所以FF1保持原輸出狀態(tài)，即Q1=0。同樣，當(dāng)?shù)谝粋€CP脈沖作用時，Q2

=

0。所以，在第一個CP脈沖作用后，計數(shù)器的輸出狀態(tài)為Q3=0，Q2=0，Q1=0，Q0=1。第二個計數(shù)脈沖CP到來后，CP脈沖下降沿對觸發(fā)器FF0再次有效觸發(fā)，其輸出Q0由原來的高位1變成低位0，并對FF1進行觸發(fā)，所以FF1翻轉(zhuǎn)一次，其輸出Q1從低位0變成高位1。由于Q1從低位0變成高位1，對FF2構(gòu)成無效觸發(fā)，所以FF2保持原輸出狀態(tài)?？梢姡诘诙€CP脈沖作用之后，計數(shù)器的輸出狀態(tài)為Q3=0，Q2=0，Q1=1，Q0=0。以此類推，在CP脈沖的不斷觸發(fā)下，整個電路中的觸發(fā)器做出相應(yīng)的翻轉(zhuǎn)變化，完成二進制加法計數(shù)。圖8-2所示是4位二進制加法計數(shù)器的工作波形圖，從該工作波形圖中可清楚地看出上述關(guān)系。10任務(wù)8.1計數(shù)器邏輯功能測試知識鏈接：異步二進制加法計數(shù)器線路連接簡單，計數(shù)脈沖只對第一個觸發(fā)器有效，各觸發(fā)器之間的觸發(fā)時間是有先后順序的，首先是第一個，然后是第二個，依次遞增，但是當(dāng)觸發(fā)器級聯(lián)數(shù)目過多時，總體的工作速度較慢。11任務(wù)8.1計數(shù)器邏輯功能測試圖8-24位二進制加法計數(shù)器的工作波形圖知識鏈接：2．同步加法計數(shù)器為改進異步二進制加法計數(shù)器存在的問題，我們設(shè)計一種同步加法計數(shù)器，由外部計數(shù)脈沖CP同時作用于所有的觸發(fā)器，各觸發(fā)器狀態(tài)的變換與計數(shù)脈沖CP同步，但各觸發(fā)器的翻轉(zhuǎn)情況必須符合加法計數(shù)器或減法計數(shù)器的變化規(guī)律。小知識(1)加法計數(shù)運算規(guī)則：逢二進一。(2)最低位是兩個最低數(shù)位的相加，無須考慮進位。(3)其余各位都是三個數(shù)的相加，包括加數(shù)、被加數(shù)和低位來的進位。(4)任何位相加都產(chǎn)生兩個結(jié)果：本位和、向高位的進位。12任務(wù)8.1計數(shù)器邏輯功能測試知識鏈接：主從JK觸發(fā)器組成的4位同步二進制加法計數(shù)器電路如圖8-3所示。從圖中可以看出，同步加法計數(shù)器具有以下連接特點：(1)所有觸發(fā)器均連接到外部的計數(shù)脈沖上。(2)FF0的J和K都是高位1。(3)FF1的J和K都連接Q0。(4)FF2的J和K都連接Q0和Q1相與的輸出。(5)FF3的J和K都連接Q0、Q1和Q2相與的輸出。13任務(wù)8.1計數(shù)器邏輯功能測試知識鏈接：從表8-2中可看出，最低位觸發(fā)器FF0每來一個脈沖就翻轉(zhuǎn)一次；對于觸發(fā)器FF1，當(dāng)Q0=1時，再來一個脈沖則翻轉(zhuǎn)一次；對于觸發(fā)器FF2，當(dāng)Q0=Q1=1時，再來一個脈沖則翻轉(zhuǎn)一次；對于觸發(fā)器FF3，當(dāng)Q2=Q1=Q0=1時，再來一個脈沖則翻轉(zhuǎn)一次。

表8-2同步加法計數(shù)器狀態(tài)表14任務(wù)8.1計數(shù)器邏輯功能測試知識鏈接：計數(shù)脈沖同時加到各位觸發(fā)器上，當(dāng)每個脈沖到來后，觸發(fā)器狀態(tài)是否改變要看J、K的狀態(tài)。由于同步二進制計數(shù)的工作過程較為繁雜，這里就不再介紹。在實際的應(yīng)用中，由于生產(chǎn)廠家已經(jīng)生產(chǎn)出完整的集成電路，用戶只需要熟悉元件的外部引腳、各引腳的邏輯功能以及它們之間的時序關(guān)系即可。3．異步二進制減法計數(shù)器

JK觸發(fā)器組成的4位異步二進制減法計數(shù)器電路如圖8-4所示。15任務(wù)8.1計數(shù)器邏輯功能測試知識鏈接：在計數(shù)之前，一般需要在CR上加低電平信號，使得所有的觸發(fā)器都清零，即Q0=0，Q1=0，Q2=0，Q3=0；當(dāng)觸發(fā)器的J=1，K=1時，JK觸發(fā)器為計數(shù)狀態(tài)，在輸入第一個CP減法計數(shù)脈沖時，F(xiàn)F0的輸出由0翻轉(zhuǎn)到1，輸出一個下降沿脈沖，使FF1的輸出由0翻轉(zhuǎn)到1。FF1輸出下降沿脈沖，使FF2的輸出也由0翻轉(zhuǎn)到1。同理FF3的輸出也依次由0翻轉(zhuǎn)到1，使計數(shù)器狀態(tài)變化為Q0=1，Q1=1，Q2=1，Q3=1。第二個CP減法計數(shù)脈沖使計數(shù)器狀態(tài)變化為Q0=0，Q1=1，Q2=1，Q3=1。以此類推，在CP脈沖的不斷觸發(fā)下，整個電路中的觸發(fā)器做出相應(yīng)的翻轉(zhuǎn)變化，完成二進制減法計數(shù)。圖8-5所示是4位二進制減法計數(shù)器的工作波形圖，從該工作波形圖中可清楚地看出上述關(guān)系。16任務(wù)8.1計數(shù)器邏輯功能測試知識鏈接：小知識同步置數(shù)與異步置數(shù)的區(qū)別異步置數(shù)與時鐘脈沖無關(guān)，只要異步置數(shù)端出現(xiàn)有效電平，置數(shù)輸入端的數(shù)據(jù)立刻被置入計數(shù)器。因此，利用異步置數(shù)功能構(gòu)成N進制計數(shù)器時，應(yīng)在輸入第N個CP脈沖時，通過控制電路產(chǎn)生置數(shù)信號，使計數(shù)器立即置數(shù)。同步置數(shù)與時鐘脈沖有關(guān)，當(dāng)同步置數(shù)端出現(xiàn)有效電平時，并不能立刻置數(shù)，只是為置數(shù)創(chuàng)造了條件，需再輸入一個CP脈沖才能進行置數(shù)。因此，利用同步置數(shù)功能構(gòu)成N進制計數(shù)器時，應(yīng)在輸入第(N-1)個CP脈沖時，通過控制電路產(chǎn)生置數(shù)信號，這樣，在輸入第N個CP脈沖時，計數(shù)器才置數(shù)。17任務(wù)8.1計數(shù)器邏輯功能測試圖8-54位二進制減法計數(shù)器的工作波形圖知識鏈接：4．同步可逆計數(shù)器

可逆計數(shù)器也稱為雙向計數(shù)器?？赡嬗嫈?shù)器是可以進行正向和反向計數(shù)的計數(shù)器。這種計數(shù)器就是把加法計數(shù)器和減法計數(shù)器的作用合在一起，在邏輯線路上，對計數(shù)器的進位和借位脈沖進行適當(dāng)?shù)目刂?。即用一個與或門對進位和借位脈沖加以控制，便構(gòu)成了可逆計數(shù)器，JK觸發(fā)器組成的4位同步可逆計數(shù)器電路如圖8-6所示。18任務(wù)8.1計數(shù)器邏輯功能測試圖8-6JK觸發(fā)器組成的4位同步可逆計數(shù)器電路知識鏈接：19任務(wù)8.1計數(shù)器邏輯功能測試知識鏈接：8.1.3常用集成計數(shù)器目前，無論是TTL還是CMOS集成電路，都有品種較為齊全的中規(guī)模集成計數(shù)器。我們只需要借助于器件手冊提供的功能表和工作波形圖以及引腳排列圖，就可以很方便地使用這些器件。1．集成同步二進制計數(shù)器1)74LS161集成同步二進制計數(shù)器芯片有許多品種，這里介紹常用的集成4位同步二進制加法計數(shù)器74LS161/，其工作原理與前面介紹的4位同步二進制計數(shù)器一樣。74LS161的引腳排列圖和邏輯功能示意圖如圖8-7所示。20任務(wù)8.1計數(shù)器邏輯功能測試知識鏈接：21任務(wù)8.1計數(shù)器邏輯功能測試圖8-774LS161的引腳排列圖和邏輯功能示意圖知識鏈接：22任務(wù)8.1計數(shù)器邏輯功能測試知識鏈接：23任務(wù)8.1計數(shù)器邏輯功能測試知識鏈接：24任務(wù)8.1計數(shù)器邏輯功能測試知識鏈接：25任務(wù)8.1計數(shù)器邏輯功能測試知識鏈接：26任務(wù)8.1計數(shù)器邏輯功能測試知識鏈接：27任務(wù)8.1計數(shù)器邏輯功能測試知識鏈接：28任務(wù)8.1計數(shù)器邏輯功能測試知識鏈接：8.1.4計數(shù)器的級聯(lián)一片74LS161可構(gòu)成從二進制到十六進制之間任意進制的計數(shù)器。利用兩片74LS161，就可構(gòu)成從二進制到二百五十六進制之間任意進制的計數(shù)器。以此類推，可根據(jù)計數(shù)需要選取芯片的數(shù)量。單片中規(guī)模計數(shù)器的計數(shù)范圍總是有限的，當(dāng)計數(shù)范圍超過單片計數(shù)器時，可用計數(shù)器的級聯(lián)來實現(xiàn)。計數(shù)器級聯(lián)的方法有以下兩種。29任務(wù)8.1計數(shù)器邏輯功能測試知識鏈接：1．同步級聯(lián)外加時鐘，同時接到各片計數(shù)器的時鐘輸入，使各級計數(shù)器同步工作。前一級的進位信號輸出RCO控制后一級的計數(shù)工作狀態(tài)控制ET(只有前一級的進位有效時才允許后一級計數(shù))。應(yīng)該注意：ET、EP是有區(qū)別的，ET受控于RCO，EP與RCO沒有關(guān)系。例如，兩片74LS163級聯(lián)可構(gòu)成二百五十六進制計數(shù)器。2．異步級聯(lián)前一級計數(shù)器的進位輸出作為后一級計數(shù)器的時鐘信號(只有前一級的進位輸出形成后一級的有效時鐘沿時，后一級才允許計數(shù))，使各級計數(shù)器異步工作。例如，兩片74LS90級聯(lián)可構(gòu)成一百進制計數(shù)器。30任務(wù)8.1計數(shù)器邏輯功能測試任務(wù)實施

：31任務(wù)8.1計數(shù)器邏輯功能測試任務(wù)實施

：實施內(nèi)容及步驟1．中規(guī)模集成同步二進制計數(shù)器74LS161邏輯功能驗證中規(guī)模集成芯片74LS161功能仿真測試電路如圖8-9所示。32任務(wù)8.1計數(shù)器邏輯功能測試圖8-974LS161功能仿真測試電路任務(wù)實施

：啟動Multisim軟件，進入主界面窗口，選擇菜單欄中的保存命令后，會彈出“保存”窗口，選擇合適的保存路徑并輸入所需的文件名“Ex_1”，然后單擊保存按鈕，完成新文件的創(chuàng)建，如圖8-10所示。文件新建完成后，下一步應(yīng)該將電路相關(guān)的元器件從器件庫中調(diào)出來，執(zhí)行菜單命令“Place”→“Component”即可打開“SelectaComponent”(選擇元器件)對話框，如圖

8-11所示。33任務(wù)8.1計數(shù)器邏輯功能測試圖8-10新文件的創(chuàng)建任務(wù)實施

：34任務(wù)8.1計數(shù)器邏輯功能測試圖8-12選擇元器件(2)圖8-11選擇元器件(1)知識鏈接：此時元器件輪廓呈現(xiàn)為虛線，等待用戶確定放置的位置。在此過程中，如果有必要對元器件進行旋轉(zhuǎn)或鏡像等操作，可以使用通用的【Ctrl+R】【Ctrl+X】【Ctrl+Y】等快捷鍵。將光標移動到工作臺的合適位置上，再用鼠標左鍵單擊一下即可放置此元器件，可以看到，此元器件的標識符是U1，如圖8-13所示。35任務(wù)8.1計數(shù)器邏輯功能測試圖8-13元器件放置知識鏈接：同理，選擇“Indicators”組下“HEX_DISPLAY”系列中的“DCD_HEX_GREEN”選項，再單擊“OK”按鈕即可，如圖8-14所示。36任務(wù)8.1計數(shù)器邏輯功能測試圖8-14選擇元器件(3)知識鏈接：繼續(xù)放置其他元器件，如電源、接地、電阻、開關(guān)、時鐘源。所有的元器件都有用來連接其他元器件或儀器的引腳，將光標放在元器件的引腳上，當(dāng)光標變成十字準線之后單擊一下鼠標，然后移動光標，將其連接到其他引腳上之后再單擊一下鼠標，即可完成引腳的連接操作，如圖8-15所示。37任務(wù)8.1計數(shù)器邏輯功能測試圖8-15引腳的連接操作知識鏈接：38任務(wù)8.1計數(shù)器邏輯功能測試知識鏈接：1)同步清零法根據(jù)上述步驟，按照圖8-16連接電路。啟動仿真，可以看到計數(shù)器從0到6進行計數(shù)并通過數(shù)碼管顯示。邏輯分析儀設(shè)置：在“Clock”欄中，按下“Set”按鈕，在“ClockSetup”對話框中，設(shè)定時鐘刻度為1kHz；選定“Clock/Div”為10。打開電源開關(guān)，觀察數(shù)碼管顯示數(shù)值的變化規(guī)律。關(guān)掉電源，仔細觀察時序圖。39任務(wù)8.1計數(shù)器邏輯功能測試圖8-16同步清零法仿真測試圖知識鏈接：40任務(wù)8.1計數(shù)器邏輯功能測試知識鏈接：3．利用兩片74LS160構(gòu)成一百進制計數(shù)器，測試電路功能根據(jù)上述步驟，按照圖8-18連接電路。啟動仿真，可以看到計數(shù)器從0到100進行計數(shù)并通過數(shù)碼管顯示。41任務(wù)8.1計數(shù)器邏輯功能測試圖8-18兩片74LS160構(gòu)成一百進制計數(shù)器仿真測試圖

任務(wù)分析把二進制數(shù)據(jù)或代碼暫時存儲起來的操作稱為寄存，具有寄存功能的電路稱為寄存器。寄存器是一種基本時序電路，在數(shù)字系統(tǒng)中幾乎是無所不在的，任何現(xiàn)代數(shù)字系統(tǒng)都必須把需要處理的數(shù)據(jù)、代碼先寄存起來，以便隨時取用。本任務(wù)通過對寄存器邏輯功能的測試，介紹寄存器的相關(guān)知識，并介紹根據(jù)需求選擇適合的寄存器。42任務(wù)8.2寄存器邏輯功能測試知識鏈接：8.2.1寄存器1．寄存器的主要特點從電路組成上看，寄存器是由具有存儲功能的觸發(fā)器組合起來構(gòu)成的，可以使用基本觸發(fā)器、同步觸發(fā)器、主從觸發(fā)器或邊沿觸發(fā)器，電路結(jié)構(gòu)比較簡單。從基本功能上看，寄存器的任務(wù)主要是暫時存儲二進制數(shù)據(jù)或者代碼，一般情況下，不對存儲內(nèi)容進行處理，邏輯功能比較單一。43任務(wù)8.2寄存器邏輯功能測試知識鏈接：2．寄存器的分類1)基本寄存器數(shù)據(jù)或代碼只能并行輸入寄存器中，需要時也只能并行輸出。存儲單元用基本觸發(fā)器、同步觸發(fā)器、主從觸發(fā)器及邊沿觸發(fā)器均可。2)移位寄存器存儲在寄存器中的數(shù)據(jù)或代碼在移位脈沖的操作下，可以依次逐位右移或左移，而數(shù)據(jù)或代碼既可以并行輸入、輸出，也可以串行輸入、輸出，還可以并行輸入、串行輸出或串行輸入、并行輸出，十分靈活，用途也很廣。存儲單元只能用主從觸發(fā)器或者邊沿觸發(fā)器。44任務(wù)8.2寄存器邏輯功能測試知識鏈接：45任務(wù)8.2寄存器邏輯功能測試知識鏈接：46任務(wù)8.2寄存器邏輯功能測試圖8-1974LS175邏輯電路圖知識鏈接：47任務(wù)8.2寄存器邏輯功能測試知識鏈接：48任務(wù)8.2寄存器邏輯功能測試知識鏈接：8.2.3移位寄存器移位寄存器是一類應(yīng)用很廣的時序邏輯電路。移位寄存器不僅能寄存數(shù)碼，而且還能根據(jù)要求，在移位時鐘脈沖的作用下，將數(shù)碼逐位左移或者右移。移位寄存器的移位分為單向移位和雙向移位。單向移位寄存器有左移移位寄存器、右移移位寄存器之分；雙向移位寄存器又稱可逆移位寄存器，在門電路的控制下，既可左移數(shù)碼又可右移數(shù)碼。49任務(wù)8.2寄存器邏輯功能測試知識鏈接：1．單向移位寄存器

將若干個觸發(fā)器串接即可構(gòu)成單向移位寄存器。由4個D觸發(fā)器組成的4位同步右移移位寄存器如圖8-21所示。數(shù)碼DI由FF0的輸入端串行輸入。設(shè)串行輸入的數(shù)碼DI=1001，單向移位寄存器具有下列功能。50任務(wù)8.2寄存器邏輯功能測試圖8-214個D觸發(fā)器組成的4位同步右移移位寄存器知識鏈接：51任務(wù)8.2寄存器邏輯功能測試知識鏈接：52任務(wù)8.2寄存器邏輯功能測試圖8-224位雙向移位寄存器74LS194的邏輯功能示意圖知識鏈接：53任務(wù)8.2寄存器邏輯功能測試知識鏈接：54任務(wù)8.2寄存器邏輯功能測試知識鏈接：55任務(wù)8.2寄存器邏輯功能測試知識鏈接：56任務(wù)8.2寄存器邏輯功能測試任務(wù)實施

：任務(wù)目標(1)掌握寄存器的邏輯功能。(2)掌握寄存器邏輯功能的測試方法。設(shè)備要求(1)PC一臺。(2)Multisim軟件。57任務(wù)8.2寄存器邏輯功能測試任務(wù)實施

：實施步驟(1)連接仿真測試電路。寄存器74LS175邏輯功能仿真測試電路如圖8-25所示。58任務(wù)8.2寄存器邏輯功能測試圖8-2574LS175邏輯功能仿真測試電路任務(wù)實施

：(2)打開仿真開關(guān)，啟動電路仿真，按動A、B、C、D、E、F按鍵，分別設(shè)置S1～S6的狀態(tài)，觀察指示燈X1～X4的亮滅。(3)按照表8-14驗證74LS175的邏輯功能(表中輸入、輸出信號請對照圖8-19確定)。59任務(wù)8.2寄存器邏輯功能測試任務(wù)實施

：實訓(xùn)8.1設(shè)計指標(1