第3章 組合線路的邏輯設(shè)計

計算機組成原理第3章組合線路的邏輯設(shè)計第3章組合線路的邏輯設(shè)計3.1組合邏輯函數(shù)及表達(dá)式3.2用于簡化邏輯函數(shù)的卡諾圖3.3組合邏輯線路的設(shè)計3.4MSI組合電路模塊3.6小結(jié)3.1組合邏輯函數(shù)及表達(dá)式使用真值表定義組合邏輯函數(shù)組合邏輯函數(shù)：因變量只是它的自變量的函數(shù)，沒有時間變量的介入。沒有存儲元件，瞬時響應(yīng)輸入信號?，F(xiàn)時輸出值唯一由現(xiàn)時輸入值決定。時序邏輯函數(shù)：必須有一個時間參量加入，作為自變量，以反映函數(shù)的歷史。必須有存儲元件。使用真值表是定義邏輯函數(shù)最簡單和精確的方法。3.1組合邏輯函數(shù)及表達(dá)式使用真值表定義組合邏輯函數(shù)邏輯線路：用于處理離散或邏輯信號的線路。邏輯函數(shù)：邏輯線路處理邏輯變量以實現(xiàn)邏輯函數(shù)。邏輯變量：又稱為二進制變量，只有兩個值——0，1邏輯函數(shù)描述其因變量和自變量之間的函數(shù)依賴關(guān)系。ABF0F1F2F3F4F5F6F7F8F9F10F11F12F13F14F150000000000111111110100001111000011111000110011001100111101010101010101013.1組合邏輯函數(shù)及表達(dá)式原始組合函數(shù)和基本邏輯操作ANDLogicF=A·B=A∧B=ABORLogicF=A＋B=A∨B=A/BNOTLogicF=A3.1組合邏輯函數(shù)及表達(dá)式原始組合函數(shù)和基本邏輯操作XORLogicF=ABXNORLogicF=A

BNADNLogicF=A·B○＋○＋3.1組合邏輯函數(shù)及表達(dá)式原始組合函數(shù)和基本邏輯操作NORLogicF=A＋B上述邏輯都可以推廣到多個變量的邏輯操作

F=A·B·C=ABC F=A＋B＋C也可以組合（與或非邏輯）3.1組合邏輯函數(shù)及表達(dá)式3.1組合邏輯函數(shù)及表達(dá)式布爾代數(shù)和邏輯表達(dá)式布爾代數(shù)是一種處理二進制變量和函數(shù)的代數(shù)，以19世紀(jì)數(shù)學(xué)家喬治布爾命名。邏輯表達(dá)式是一個代數(shù)表達(dá)式，由邏輯變量以及對于這些邏輯變量進行的邏輯操作符所組成。所有邏輯函數(shù)都可以表示為3種邏輯操作的函數(shù)組合（AND,OR,NOT)3.1組合邏輯函數(shù)及表達(dá)式布爾代數(shù)和邏輯表達(dá)式3.1組合邏輯函數(shù)及表達(dá)式邏輯代數(shù)表示方法邏輯代數(shù)除了用布爾代數(shù)表示外，還常常采用另外幾種工具來表述，它們是真值表法、邏輯圖法、卡諾圖法、波形圖法、點陣圖法和硬件設(shè)計語言法。真值表用表格來表示邏輯函數(shù)，它是由邏輯變量的所有可能取值組合及其對應(yīng)的邏輯函數(shù)值所構(gòu)成的表格。

F=A+B？3.1組合邏輯函數(shù)及表達(dá)式邏輯代數(shù)表示方法邏輯圖是用規(guī)定的圖形符號來表示邏輯函數(shù)運算關(guān)系的網(wǎng)絡(luò)圖形。

H=XY+XYH=X○Y＋3.1組合邏輯函數(shù)及表達(dá)式邏輯代數(shù)表示方法卡諾圖是一種幾何圖形，用來簡化邏輯函數(shù)表達(dá)式，并將表達(dá)式化為最簡形式的有用工具。

3.1組合邏輯函數(shù)及表達(dá)式邏輯代數(shù)表示方法波形圖是用電平的高、低變化來動態(tài)表示邏輯變量值變化的圖形。

3.1組合邏輯函數(shù)及表達(dá)式邏輯代數(shù)表示方法點陣圖是早期可編程邏輯器件中直觀描述邏輯函數(shù)的一種方法。

點陣圖Y1=DCBA+DCBA+DCBA+DCBA=m2+m3+m6+m7Y2=DCBA+DCBA+DCBA+DCBA=m6+m7+m10+m14Y3=DCBA+DCBA=m4+m14Y4=DCBA+DCBA=m2+m15DCBAm0m1m2m14m153.1組合邏輯函數(shù)及表達(dá)式邏輯代數(shù)表示方法硬件設(shè)計語言法是采用計算機高級語言來描述邏輯函數(shù)并進行邏輯設(shè)計的方法，它應(yīng)用于可編程邏輯器件中。目前應(yīng)用最廣的硬件設(shè)計語言由ABLE-HDL、VHDL等。

以3-8譯碼器為例moduledecode(in,out);input[2:0]in;output[7:0]out;assignout[0]=(!in[2])&&(!in[1])&&(!in[0]);assignout[1]=(!in[2])&&(!in[1])&&(in[0]);assignout[2]=(!in[2])&&(in[1])&&(!in[0]);assignout[3]=(!in[2])&&(in[1])&&(in[0]);assignout[4]=(in[2])&&(!in[1])&&(!in[0]);assignout[5]=(in[2])&&(!in[1])&&(in[0]);assignout[6]=(in[2])&&(in[1])&&(!in[0]);assignout[7]=(in[2])&&(in[1])&&(in[0]);endmodule3.1組合邏輯函數(shù)及表達(dá)式正則邏輯表達(dá)式邏輯代數(shù)表述方法不唯一（真值表法唯一）引入正則表達(dá)式，用于邏輯線路的設(shè)計方法中給定一個邏輯函數(shù)的真值表用兩種格式寫出正則表達(dá)式：積之和：從函數(shù)的輸出值1寫出和之積：從函數(shù)的輸出值0寫出3.1組合邏輯函數(shù)及表達(dá)式正則邏輯表達(dá)式積之和(sumofproducts，SOP)：從函數(shù)的輸出值1寫出和之積(productsofsum，POS)：從函數(shù)的輸出值0寫出ABF積項產(chǎn)生輸出的積項正則表達(dá)式000A·BA·B+A·B011A·BA·B101A·BA·B110A·BABF和項產(chǎn)生輸出的和項正則表達(dá)式000A+BA+B(A+B)·(A+B)011A+B101A+B110A+BA+B3.1邏輯函數(shù)的化簡將一個邏輯函數(shù)變成一個形式更簡單、與之等效的邏輯函數(shù)，稱為化簡。由于每個邏輯表達(dá)式是和一個邏輯電路相對應(yīng)的，因此表達(dá)式的化簡也就能減少實現(xiàn)它的電路所用元件。兩種常用的化簡方法：公式化簡法卡諾圖化簡法。3.1邏輯函數(shù)的化簡同一個邏輯函數(shù)可以有多種不同的邏輯函數(shù)表達(dá)式。由于與－或表達(dá)式是比較常見的，同時與－或表達(dá)式容易和其他形式的表達(dá)式相互轉(zhuǎn)換，所以一般所指的化簡，是指要求化為最簡的與－或表達(dá)式，即要求乘積項的數(shù)目是最少的。且滿足乘積項最少的條件下，要求每個乘積項中變量的個數(shù)也是最少的。3.1邏輯函數(shù)的化簡公式化簡法（利用基本定律和恒等式進行化簡）并項法：利用A+A=1的公式，將兩項合并為一項，并消去一個變量。 如：ABC＋ABC＝AB(C+C)＝AB吸收法：利用A+AB=A的公式，消去多余的項。 如：AB＋ABCD(E＋F)＝AB消去法：利用A+AB=A+B的公式，消去多余的項。 如：AB+AC+BC＝AB+(A+B)C＝AB+ABC＝AB+C配項法：利用A=

A(B+B)，將它作配項用，然后消去更多的項。如：F=AB+AC+BC，在第三項配以因子A+A，則有

F＝AB+AC+(A+A)BC＝AB+AC+ABC+ABC ＝(AB+ABC)＋(AC+ABC)＝AB＋AC分配率反演率消去法反演率消去法3.2用于簡化邏輯函數(shù)的卡諾圖正則邏輯表達(dá)式可唯一表示邏輯函數(shù)，而且便于簡化卡諾圖是一種直觀的平面方塊圖。它將平面劃分為2n個小格，用來表示n個變量的全部2n個最小項。下圖給出了三變量和四變量的卡諾圖?？ㄖZ圖標(biāo)注規(guī)則3.2用于簡化邏輯函數(shù)的卡諾圖卡諾圖化簡規(guī)則任何一對相鄰單元的最小項可以結(jié)合起來產(chǎn)生一個積項，從而消去一個輸入變量。步驟：將邏輯函數(shù)表示在卡諾圖上；識別圍圈8方格的組合，如果不能則進行(3)；識別圍圈4方格的組合，如果不能則進行(4)；識別圍圈2方格的組合；將不能與任何其他方格組合的一個方格單獨圍圈將各圍圈組成的與項進行相加。實際應(yīng)用中，步驟(2)(5)的順序也可反過來進行。3.2用于簡化邏輯函數(shù)的卡諾圖卡諾圖化簡規(guī)則每個方格至少被包含一次；應(yīng)當(dāng)使各個組合包含盡可能多的方格；所有的方格包含在盡可能少的不同組合中；3.2用于簡化邏輯函數(shù)的卡諾圖用卡諾圖法化簡函數(shù)

F=ACD+ABC+ABD+BCD+AC+BCD+ABD首先，將函數(shù)F用卡諾圖表示。其次，合并最小項。

示例3.2用于簡化邏輯函數(shù)的卡諾圖忽略條件當(dāng)某個輸入變量組合不會出現(xiàn)或未加定義時，就構(gòu)成忽略條件。例：給出的圖中有6個單元帶有忽略條件。它們可能是表示BCD碼的情形，其1010至1111的輸入組合是不用的?；啎r，有時取1，有時取0最終F=BC+BD3.3組合邏輯線路的設(shè)計組合邏輯線路的設(shè)計步驟給定一個問題說明，分析它得到真值表來描述輸出變量和輸入變量的函數(shù)關(guān)系?；谡嬷当?，可以寫出輸出變量的邏輯函數(shù)正則表達(dá)式。用公式法或卡諾圖法來簡化邏輯表達(dá)式。利用基本門實現(xiàn)以外，還可以用中規(guī)模集成電路或大規(guī)模集成電路來實現(xiàn)。3.3組合邏輯線路的設(shè)計全加器設(shè)計(加法器是計算機基本運算部件之一)不考慮進位輸入時，兩數(shù)碼Xn，Yn相加稱為半加器。由真值表寫出半加和Hn的表達(dá)式如下：

Hn=Xn·Yn+Xn·Yn=XnYn

圖(b)是它的邏輯圖。半加器可用反相門及與或非門來實現(xiàn)，也可用異或門來實現(xiàn)。3.3組合邏輯線路的設(shè)計全加器設(shè)計若考慮低位進位輸入Cn-1相加，則稱為全加器。圖(a)是其功能表。全加和Fn和進位輸出Cn的表示式分別為：

Fn＝XnYnCn-1+XnYnCn-1 +XnYnCn-1+XnYnCn-1 Cn＝XnYnCn-1+XnYnCn-1 +XnYnCn-1+XnYnCn-13.3組合邏輯線路的設(shè)計全加器設(shè)計圖(b)是其邏輯圖。Fn＝XnYnCn-1+XnYnCn-1+XnYnCn-1+XnYnCn-1Cn＝XnYnCn-1+XnYnCn-1+XnYnCn-1+XnYnCn-1全加器還可用兩個半加器來形成。Fn是Xn、Yn相加再和Cn-1相加的結(jié)果其表達(dá)式為：Fn=XnYnCn-13.3組合邏輯線路的設(shè)計全加器設(shè)計將n個全加器相連可得n位加法器，但其加法時間較長。這是因為其位間進位是串行傳送的，本位全加和Fi必須等低位進位Ci-1來到后才能進行，加法時間與位數(shù)有關(guān)。簡單串行級聯(lián)的4位全加器，又稱為行波進位加法器3.4MSI組合電路模塊小規(guī)模集成電路(small-scaleintegration，SSI)模塊<10個門的芯片中規(guī)模集成電路(medium-scaleintegration，MSI)模塊10-100個門（多路轉(zhuǎn)接器，譯碼器，編碼器，等）大規(guī)模集成電路(large-scaleintegration，LSI)模塊100-10000個門（可編程邏輯器件PLD）超大規(guī)模集成電路(verylarge-scaleintegration，VLSI)模塊百萬以上個門（高性能微處理器）3.4MSI組合電路模塊多路轉(zhuǎn)接器MUXd0d1d2d3d3d5d6d7Es2s1s0yy3.4MS