數(shù)字邏輯與數(shù)字系統(tǒng)之時序邏輯電路

電子技術數(shù)字電路部分第五章

時序邏輯電路1第五章

時序邏輯電路§5.1概述§5.2寄存器

§5.4計數(shù)器的設計

§5.5計數(shù)器的應用舉例

§5.3計數(shù)器的分析2

時序電路必然具有記憶功能，因而組成時序電路的基本單元是觸發(fā)器。時序邏輯電路的特點

在數(shù)字電路中，凡是任一時刻的穩(wěn)定輸出不僅決定于該時刻的輸入，而且還和電路原來的狀態(tài)有關者，都叫做時序邏輯電路，簡稱時序電路。組合邏輯電路存儲功能............XQYD§5.1概述3xix1y1yi組合電路邏輯組合邏輯電路存儲電路yiy1x1xid1diqiq1時序邏輯電路的結構框圖組合邏輯電路的結構框圖外部輸入外部輸出F-F控制輸入F-F狀態(tài)輸出4X——外部輸入Y——外部輸出D——觸發(fā)器的控制輸入Q——觸發(fā)器的狀態(tài)輸出時序電路的結構：1）由組合電路和存儲電路（觸發(fā)器）構成。2）觸發(fā)器的狀態(tài)與電路的輸入信號共同決定了電路的輸出。5從電路結構上看組合電路不含存儲信息的觸發(fā)器等元件。時序電路定含有存儲信息的元件—觸發(fā)器。從功能描述上看 組合電路 時序電路1.輸出方程Y=F(X) 1.輸出方程Y=F1(X,Qn)2.真值表 2.驅動方程D= F2(X,Qn) 3.狀態(tài)方程Qn+1=F3(D,Qn) 4.狀態(tài)轉換圖6§5.2時序邏輯電路的一般分析方法一、分析時序邏輯電路的一般步驟1．由邏輯圖寫出下列各邏輯方程式：（1）各觸發(fā)器的時鐘方程。（2）時序電路的輸出方程。（3）各觸發(fā)器的驅動方程。2．將驅動方程代入相應觸發(fā)器的特性方程，求得時序邏輯電路的狀態(tài)方程。3．根據狀態(tài)方程和輸出方程，列出該時序電路的狀態(tài)表，畫出狀態(tài)圖或時序圖。4．根據電路的狀態(tài)表或狀態(tài)圖說明給定時序邏輯電路的邏輯功能。7解：該電路為同步時序邏輯電路，時鐘方程可以不寫。（1）寫出輸出方程：

（2）寫出驅動方程：二、同步時序邏輯電路的分析舉例例5.2.1：試分析圖5.2.2所示的時序邏輯電路。8（3）寫出JK觸發(fā)器的特性方程，然后將各驅動方程代入JK觸發(fā)器的特性方程，得各觸發(fā)器的次態(tài)方程：輸出方程簡化為：由此作出狀態(tài)表及狀態(tài)圖。1Q0Q000110/0/0/15.2.3X=0時的狀態(tài)圖（4）作狀態(tài)轉換表及狀態(tài)圖

①當X=0時：觸發(fā)器的次態(tài)方程簡化為：9由此作出狀態(tài)表及狀態(tài)圖。將X=0與X=1的狀態(tài)圖合并起來得完整的狀態(tài)圖。1QQ0001001/1/0/05.2.4X=1時的狀態(tài)圖①當X=1時：觸發(fā)器的次態(tài)方程簡化為：輸出方程簡化為：1Q0Q000110/0/0/15.2.3X=0時的狀態(tài)圖10（5）畫時序波形圖。根據狀態(tài)表或狀態(tài)圖，

可畫出在CP脈沖作用下電路的時序圖。11（6）邏輯功能分析：當X=1時，按照減1規(guī)律從10→01→00→10循環(huán)變化，并每當轉換為00狀態(tài)（最小數(shù)）時，輸出Z=1。該電路一共有3個狀態(tài)00、01、10。當X=0時，按照加1規(guī)律從00→01→10→00循環(huán)變化，并每當轉換為10狀態(tài)（最大數(shù)）時，輸出Z=1。所以該電路是一個可控的3進制計數(shù)器。0001100/00/00/11/11/01/0圖5.2.5例5.2.1完整的狀態(tài)圖12三、異步時序邏輯電路的分析舉例例5.2.2：試分析圖5.2.7所示的時序邏輯電路該電路為異步時序邏輯電路。具體分析如下：（1）寫出各邏輯方程式。①時鐘方程：CP0=CP（時鐘脈沖源的上升沿觸發(fā)。）CP1=Q0（當FF0的Q0由0→1時，Q1才可能改變狀態(tài)。）13（3）作狀態(tài)轉換表。（2）將各驅動方程代入D觸發(fā)器的特性方程，得各觸發(fā)器的次態(tài)方程：（CP由0→1時此式有效）

（Q0由0→1時此式有效）

②輸出方程：③各觸發(fā)器的驅動方程：14（5）邏輯功能分析由狀態(tài)圖可知：該電路一共有4個狀態(tài)00、01、10、11，在時鐘脈沖作用下，按照減1規(guī)律循環(huán)變化，所以是一個4進制減法計數(shù)器，Z是借位信號。（4）作狀態(tài)轉換圖、時序圖。15§5.2寄存器和移位寄存器5.2.1寄存器寄存器寄存器的定義

—能夠暫存數(shù)據的部件。

寄存器的功能

—接收、存放、傳送數(shù)據。

寄存器的組成

—觸發(fā)器及門電路。說明：對寄存器中的觸發(fā)器只要求它具有置1、置0的功能即可，因而無論用何種類型的觸發(fā)器都可組成觸發(fā)器。16寄存器的種類1）并行輸入寄存器

輸入數(shù)據可同時送入寄存器內。

2）串行輸入寄存器

亦稱“移位寄存器”，數(shù)據串行輸入，有左移、右移、雙向移位。

17Q3Q2Q1Q0&&&&QQDQQDQQDQQDA0A1A2A3CLR取數(shù)脈沖接收脈沖(CP)A0--A3：待存數(shù)據Q0--Q3：輸出數(shù)據

工作過程：接收脈沖到達后，將待存數(shù)據送至各D觸發(fā)器，取數(shù)脈沖加入后將所存數(shù)據送出。

四位數(shù)碼寄存器185.2.2移位寄存器

所謂“移位”，就是將寄存器所存各位數(shù)據，在每個移位脈沖的作用下，向左或向右移動一位。根據移位方向，常把它分成左移寄存器、右移寄存器和雙向移位寄存器三種：寄存器左移(a)寄存器右移(b)寄存器雙向移位(c)19

根據移位數(shù)據的輸入－輸出方式，又可將它分為串行輸入－串行輸出、串行輸入－并行輸出、并行輸入－串行輸出和并行輸入－并行輸出四種電路結構：FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF串入－串出串入－并出并入－串出并入－并出20用波形圖表示如下：輸入D

＝1011Q3Q2Q1Q0CP00010010101011011110011121223.74LS194—四位雙向移位寄存器1）框圖控制方式選擇Q0Q1Q3Q2D0D1D3D2DIRDILCPS1S074LS194右移送數(shù)端左移送數(shù)端異步清零并行數(shù)據輸入并行數(shù)據輸出移位時鐘232）工作方式控制S1 S0

RD CP

工作方式0 0 1

保持0 1 1 ↑ 右移（

DIL=）1 0 1↑

左移（

DIR=）1 1 1↑

并行加載0異步清零243）功能 這是一種功能較齊全的移位寄存器，具有清零、左移、右移、并行加載、保持五種功能。254）用74194實現(xiàn)左移、右移及并行加載。CP

Q0Q1Q3Q2D0D1D3D2DIRS1S074LS194DIL數(shù)據

011右移串出26CP

Q0Q1Q3Q2D0D1D3D2DIRS1S074LS194DIL

數(shù)據101左移串出27CPQ0Q1Q3Q2D0D1D3D2DIRS1S074LS194DIL

111并行加載（4位并行數(shù)據輸入）28Q0Q1Q3Q2D0D1D3D2DIRS1S074LS194DIL?

11CP1000用74194構成環(huán)型計數(shù)器：有2N-N種無效狀態(tài)，無自啟動能力。1000010000010010Q0Q1Q2Q3

啟動29Q0Q1Q3Q2D0D1D3D2DIRS1S074LS194DIL?

11CP0111Q0Q1Q3Q2D0D1D3D2DIRS1S074LS194DIL

111111??預置單脈沖?例：用74194構成廣告流水燈電路。30例3.M=7Q0Q1Q3Q2D0D1D3D2DIRS1S074LS194DIL

01CP

&Q0Q1Q2Q3

0000100000010011110011100111111131計數(shù)器的功能和分類1.計數(shù)器的功能記憶輸入脈沖的個數(shù)。用于定時、分頻、產生節(jié)拍脈沖及進行數(shù)字運算等等。2.計數(shù)器的分類同步計數(shù)器和異步計數(shù)器。加法計數(shù)器、減法計數(shù)器和可逆計數(shù)器。有時也用計數(shù)器的計數(shù)循環(huán)規(guī)律(或稱模數(shù))來區(qū)分各種不同的計數(shù)器，如二進制計數(shù)器、十進制計數(shù)器、二－十進制計數(shù)器等等。§5.4計數(shù)器325.4.1異步計數(shù)器工作原理：4個JK觸發(fā)器都接成T’觸發(fā)器。每當Q2由1變0，F(xiàn)F3向相反的狀態(tài)翻轉一次。每來一個CP的下降沿時，F(xiàn)F0向相反的狀態(tài)翻轉一次；每當Q0由1變0，F(xiàn)F1向相反的狀態(tài)翻轉一次；每當Q1由1變0，F(xiàn)F2向相反的狀態(tài)翻轉一次；一、二進制計數(shù)器1．二進制異步計數(shù)器（1）二進制異步加法計數(shù)器（4位）33由時序圖可以看出，Q0、Ql、Q2、Q3的周期分別是計數(shù)脈沖(CP)周期的2倍、4倍、8倍、16倍，因而計數(shù)器也可作為分頻器。用“觀察法”作出該電路的時序波形圖和狀態(tài)圖。34工作原理：D觸發(fā)器也都接成T’觸發(fā)器。由于是上升沿觸發(fā)，則應將低位觸發(fā)器的Q端與相鄰高位觸發(fā)器的時鐘脈沖輸入端相連，即從Q端取借位信號。它也同樣具有分頻作用。（2）二進制異步減法計數(shù)器用4個上升沿觸發(fā)的D觸發(fā)器組成的4位異步二進制減法計數(shù)器。35二進制異步減法計數(shù)器的時序波形圖和狀態(tài)圖。在異步計數(shù)器中，高位觸發(fā)器的狀態(tài)翻轉必須在相鄰觸發(fā)器產生進位信號（加計數(shù)）或借位信號（減計數(shù)）之后才能實現(xiàn)，所以工作速度較低。為了提高計數(shù)速度，可采用同步計數(shù)器。36由于該計數(shù)器的翻轉規(guī)律性較強，只需用“觀察法”就可設計出電路：因為是“同步”方式，所以將所有觸發(fā)器的CP端連在一起，接計數(shù)脈沖。

然后分析狀態(tài)圖，選擇適當?shù)腏K信號。2．二進制同步計數(shù)器（1）二進制同步加法計數(shù)器37分析狀態(tài)圖可見：FF0：每來一個CP，向相反的狀態(tài)翻轉一次。所以選J0=K0=1。FF1：當Q0=1時，來一個CP，向相反的狀態(tài)翻轉一次。所以選J1=K1=Q0

。FF2：當Q0Q1=1時，來一個CP，向相反的狀態(tài)翻轉一次。所以選J2=K2=Q0Q1FF3：當Q0Q1Q2=1時，

來一個CP，向相反的狀態(tài)翻轉一次。所以選J3=K3=Q0Q1Q238將加法計數(shù)器和減法計數(shù)器合并起來，并引入一加/減控制信號X便構成4位二進制同步可逆計數(shù)器，各觸發(fā)器的驅動方程為：就構成了4位二進制同步減法計數(shù)器。（3）二進制同步可逆計數(shù)器（2）二進制同步減法計數(shù)器分析4位二進制同步減法計數(shù)器的狀態(tài)表，很容易看出，只要將各觸發(fā)器的驅動方程改為：39作出二進制同步可逆計數(shù)器的邏輯圖：當控制信號X=0時，F(xiàn)F1～FF3中的各J、K端分別與低位各觸發(fā)器的端相連，作減法計數(shù)。實現(xiàn)了可逆計數(shù)器的功能。當控制信號X=1時，F(xiàn)F1～FF3中的各J、K端分別與低位各觸發(fā)器的Q端相連，作加法計數(shù)。40當N=2n時，就是前面討論的n位二進制計數(shù)器；當N≠2n時，為非二進制計數(shù)器。非二進制計數(shù)器中最常用的是十進制計數(shù)器。二、非二進制計數(shù)器N進制計數(shù)器又稱模N計數(shù)器。411．8421BCD碼同步十進制加法計數(shù)器用前面介紹的同步時序邏輯電路分析方法對該電路進行分析。（1）寫出驅動方程：42（2）轉換成次然后將各驅動方程代入JK觸發(fā)器的特性方程，得各觸發(fā)器的次態(tài)方程：

先寫出JK觸發(fā)器的特性方程43設初態(tài)為Q3Q2Q1Q0=0000，代入次態(tài)方程進行計算，得狀態(tài)轉換表如表5.3.5所示。（3）作狀態(tài)轉換表。44（4）作狀態(tài)圖及時序圖。45由于電路中有4個觸發(fā)器，它們的狀態(tài)組合共有16種。而在8421BCD碼計數(shù)器中只用了10種，稱為有效狀態(tài)。其余6種狀態(tài)稱為無效狀態(tài)。當由于某種原因，使計數(shù)器進入無效狀態(tài)時，如果能在時鐘信號作用下，最終進入有效狀態(tài)，我們就稱該電路具有自啟動能力。（5）檢查電路能否自啟動用同樣的分析的方法分別求出6種無效狀態(tài)下的次態(tài)，得到完整的狀態(tài)轉換圖?？梢姡撚嫈?shù)器能夠自啟動。46CP2=Q1（當FF1的Q1由1→0時，Q2才可能改變狀態(tài)。）用前面介紹的異步時序邏輯電路分析方法對該電路進行分析：（1）寫出各邏輯方程式。

①時鐘方程：

CP0=CP（時鐘脈沖源的下降沿觸發(fā)。）CP1=Q0（當FF0的Q0由1→0時，Q1才可能改變狀態(tài)。)CP3=Q0（當FF0的Q0由1→0時，Q3才可能改變狀態(tài))2．8421BCD碼異步十進制加法計數(shù)器47②各觸發(fā)器的驅動方程：48（2）將各驅動方程代入JK觸發(fā)器的特性方程，得各觸發(fā)器的次態(tài)方程：（CP由1→0時此式有效）（Q0由1→0時此式有效）

（Q1由1→0時此式有效）

（Q0由1→0時此式有效）

49設初態(tài)為Q3Q2Q1Q0=0000，代入次態(tài)方程進行計算，得狀態(tài)轉換表。（3）作狀態(tài)轉換表。50二-五-十進制異步計數(shù)器1.框圖M=5M=2Q0Q1Q2Q3Q0Q1Q2Q3

D0

D1

D2

D3中規(guī)模集成計數(shù)器51CP0CP1Q0Q1Q2Q3D0D1

D2D354LS196—M=2計數(shù)器的計數(shù)脈沖—M=5計數(shù)器的計數(shù)脈沖Q0~Q3—計數(shù)器的輸出D0~

D3—計數(shù)器的數(shù)據輸入—異步清零輸入端—異步清零輸入端52應用舉例1）M=2計數(shù)器CP0CP1Q0Q1Q2Q3D0D1D2D354LS196CP輸出532）M=5計數(shù)器CP輸出CP0CP1Q0Q1Q2Q3D0D1D2D354LS196543）M=10計數(shù)器CP?最低位最高位CP0CP1Q0Q1Q2Q3D0D1

D2D354LS19655例.M=100CP0CP1Q0Q1Q2Q3D0D1D2D354LS196(個位)CP?CP0CP1Q0Q1Q2Q3D0D1D2D354LS196(十位)??權：124810204080565758595.4.3N進制計數(shù)器1.由觸發(fā)器構成的N進制計數(shù)器例：設計8421BCD碼同步十進制加法計數(shù)器確定觸發(fā)器的級數(shù)和類型列狀態(tài)轉換表和狀態(tài)轉換條件表求驅動方程畫出邏輯圖校驗601.確定觸發(fā)器的級數(shù)和類型一般采用JK觸發(fā)器或D觸發(fā)器，因為集成產品中只提供這兩個品種。由于JK觸發(fā)器的邏輯功能最齊全，設計結果往往比較簡單，所以經常用JK觸發(fā)器，在大規(guī)模集成電路中則經常采用D觸發(fā)器。612.列狀態(tài)轉換表和狀態(tài)轉換條件表623.求驅動方程634.畫出邏輯圖5.校驗6465662.移位寄存器型N進制計數(shù)器1.環(huán)型計數(shù)器（M=N）D1Q1D2Q2D3Q3???D0Q0CPQ0Q1Q2Q3

1000010000010010主循環(huán)67110001101001001111011110101101111010000001011111無效循環(huán)68123CP41234Q0Q1Q2Q369自啟動邏輯電路的設計（1）將正常時序和多余狀態(tài)排列成表（2）根據要求寫出各狀態(tài)反饋的反饋函數(shù)的真值。70（3）做反饋函數(shù)的卡諾圖，求出反饋函數(shù)（4）斷開原來的反饋線，按求出的反饋邏輯重新設置反饋電路。71自啟動環(huán)型計數(shù)器的狀態(tài)轉換圖722.扭環(huán)型計數(shù)器D1Q1D2Q2D3Q3???D0Q0CPQ0Q1Q2Q3

00001000000100111100111001111111有效循環(huán)此為循環(huán)碼7300101001010110110100101001101101無效循環(huán)有2N-2N種無效狀態(tài)，無自啟動能力。74自啟動邏輯電路的設計（1）根據真值表填卡諾圖。找出異常時序進入正常時序的突破口。75標有r的方格應按原來的“1”看，兩個有s的方格視為“1”可使反饋函數(shù)最簡。則有：76773.用集成計數(shù)器芯片構成的N進制計數(shù)器集成計數(shù)器品種很多，最常用的有：2/10進制可預制同步加法計數(shù)器（異步清除），如74LS160、74HC160等。2/16進制可預制同步加法計數(shù)器（異步清除），如74LS161、74HC161等。2/10進制可預制同步加法計數(shù)器（同步清除），如74LS162、74HC162等。2/16進制可預制同步加法計數(shù)器（同步清除），如74LS163、74HC163等。782/10進制可預制同步可逆計數(shù)器（加減控制），如74LS190、74HC190等。2/16進制可預制同步可逆計數(shù)器（加減控制），如74LS191、74HC191等。2/5分頻異步加法計數(shù)器，如74LS90、74LS290等。792/10和2/16進制可預制同步加法計數(shù)器74LS160/161功能表808182計數(shù)器的擴展83例：用集成計數(shù)器74160和與非門組成的6進制計數(shù)器。組成任意進制計數(shù)器（1）異步清零法異步清零法適用于具有異步清零端的集成計數(shù)器。84（2）同步清零法同步清零法適用于具有同步清零端的集成計數(shù)器。例：用集成計數(shù)器74163和與非門組成的6進制計數(shù)器。85（3）異步預置數(shù)法異步預置數(shù)法適用于具有異步預置端的集成計數(shù)器。例：用集成計數(shù)器74191和與非門組成的余3碼10進制計數(shù)器。86（4）同步預置數(shù)法同步預置數(shù)法適用于具有同步預置端的集成計數(shù)器。例：用集成計數(shù)器74160和與非門組成的7進制計數(shù)器。87先將兩芯片采用同步級聯(lián)方式連接成100進制計數(shù)器，然后再用異步清零法組成了48進制計數(shù)器。解：因為N＝48，而74160為模10計數(shù)器，所以要用兩片74160構成此計數(shù)器。例用具有異步清零端的74160組成48進制計數(shù)器。88CP0CP1Q0Q1Q2Q3S91S92

R01

R0274LS90CP0—M=2計數(shù)器的計數(shù)脈沖CP1—M=5計數(shù)器的計數(shù)脈沖Q0—M=2計數(shù)器的進位輸出Q3—M=5計數(shù)器的進位輸出S91、S92—異步預置9輸入端R01、R02—異步清零輸入端892.功能表輸入輸出CPS91S92R01R02Q3Q2Q1Q0

111001

異步置9S91?

S92=10110

000

異步清零