高速電路傳輸線反射問題的分析與解決

./理工大學(xué)班級：___電子與通信工程153班_____：____________________學(xué)號：________39_______教師：________________高速電路傳輸線反射問題分析與解決〔理工大學(xué)信息工程學(xué)院,,430070摘要：高速數(shù)字信號的傳輸線反射問題是影響現(xiàn)代數(shù)字電路設(shè)計(jì)的重要原因因素之一,嚴(yán)重的反射將破壞信號的完整性,并引起過沖現(xiàn)象,從而出現(xiàn)錯(cuò)誤的數(shù)字邏輯和影響電路上元器件的正常使用。本文重點(diǎn)的分析高速電路號反射產(chǎn)生的原因,和給出解決反射問題的方案。關(guān)鍵詞：傳輸線；反射；解決方案Abstract:Reflectionhigh-speeddigitalsignalisanimportantfactoraffectingthemoderndigitalcircuitdesign,seriousreflectionwouldunderminetheintegrityofthesignal,andcauseovershootphenomenon,whichappearserroneousdigitallogicanddestructiondevices.Thispaperanalyzesindetailthecausesofsignalreflectionsandphenomena,andgiveareflectionsolution.Keyword:Transmissionline；reflection；solution引言反射就是在傳輸線上的回波,如果傳輸線的長度滿足長線時(shí),且沒有合適的終端匹配,那么來自于驅(qū)動(dòng)端的信號脈沖在接收端被反射,從而引起非預(yù)期效應(yīng),使信號輪廓失真。反射是傳輸線的基本效應(yīng),即當(dāng)信號沿著傳輸線傳輸時(shí),碰到阻抗不連續(xù)時(shí)會發(fā)生反射。當(dāng)信號在傳輸時(shí),碰到了比目前高的阻抗時(shí)會發(fā)生正向發(fā)射,使得信號邊沿的幅度增加,信號邊沿會出現(xiàn)過沖。過沖就是指接收信號的第一個(gè)峰值或者谷值超過了設(shè)定電壓,對于上升沿是指第一個(gè)峰值超過最高電壓；對于下降沿是指第一個(gè)谷值超過了最低電壓。當(dāng)信號在傳輸時(shí)碰到比目前阻抗低時(shí),會產(chǎn)生負(fù)向反射,使得信號邊沿的幅度減小,信號邊沿出現(xiàn)臺階,即欠沖。嚴(yán)重時(shí),可能會產(chǎn)生假時(shí)鐘信號,導(dǎo)致系統(tǒng)的讀寫出現(xiàn)誤讀或者誤寫等操作。在一個(gè)時(shí)鐘周期中,反復(fù)的出現(xiàn)過沖和欠沖,我們就稱之為振蕩。振蕩是電路中因?yàn)榉瓷涠a(chǎn)生的多余能力無法及時(shí)吸收的結(jié)果。在印制電路板中,反射通常由連線阻抗的不匹配造成,如：不同布線層阻抗不一樣、T型連接、過孔、線寬的變化、器件的輸入輸出阻抗,封裝寄生參數(shù)等等。以下圖1.1理想傳輸線模型來分析與信號反射有關(guān)的重要參數(shù)。理想傳輸線L被阻R0的數(shù)字信號驅(qū)動(dòng)源VS驅(qū)動(dòng),傳輸線的特性阻抗為Z0,負(fù)阻抗為Rl。理想的情況是當(dāng)且僅當(dāng)R0=Z0=RL時(shí),傳輸線的阻抗是連續(xù)的,不會發(fā)生任何反射,但能量一半消耗在源阻R0上,另一半消耗在負(fù)載電阻RL上。如果負(fù)載阻抗大于傳輸線的特性阻抗,Z0<RL那么負(fù)載端多余的能量就會反射回源端,由于負(fù)載端沒有吸收全部的能量,稱為欠阻尼。如果負(fù)載阻抗小于傳輸線的特性阻抗,即Z0<RL,負(fù)載試圖消耗比當(dāng)前源端提供的能量更多的能量,稱為過阻尼。欠阻尼與過阻尼都會產(chǎn)生反向傳播的波形,某些情況下在傳輸線上會形成駐波。當(dāng)Z0=RL時(shí),負(fù)載完全吸收到達(dá)的能量,沒有任何信號反射回源端,稱為臨界阻尼。從系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)來看,由于臨界阻尼情況很難滿足,所以最可靠適用的方式是輕微的過阻尼,因?yàn)檫@種情況下沒有足夠的能量反射回源端。負(fù)載端阻抗與傳輸線阻抗不匹配會發(fā)生在負(fù)載端,反射一部分信號回源端,反射電壓信號的幅度由負(fù)載反射系數(shù)ρ決定,見下式：ρ=〔RL-Z0/〔RL+Z0〔1.1上式中,ρ稱為負(fù)載電壓反射系數(shù),其定義是反射電壓與入射電壓之比。由〔1.1可知,-1<ρ<1,當(dāng)RL=Z0時(shí),ρ=0,將不會產(chǎn)生反射。即只要根據(jù)傳輸線的特性阻抗進(jìn)行終端匹配,就能消除反射。從原理上說,反射濾波的幅度可以大到入射電壓的幅度,極性可正可負(fù)。當(dāng)RL<Z0時(shí),ρ<0,處于過阻尼狀態(tài),反射濾波極性為負(fù)；當(dāng)RL>0時(shí),ρ>0處于欠阻尼狀態(tài),反射波極性為正。如果傳輸線由兩段不同特性阻抗的傳輸線組成,則連接點(diǎn)處也會產(chǎn)生信號的反射。傳輸線上出現(xiàn)的分叉點(diǎn)就是這樣一個(gè)阻抗不連續(xù)點(diǎn)。反射信號產(chǎn)生的原因有,過長的走線；未被匹配終端的傳輸線,過量電容或電感以及阻抗失配。當(dāng)信號在終端處的阻抗不連續(xù)點(diǎn)被反射時(shí),信號的一部分將反射回源頭。當(dāng)反射信號到達(dá)源頭時(shí),若源頭端阻抗不等于傳輸線阻抗就會產(chǎn)生第二次反射。因此若傳輸線的兩端在阻抗不連續(xù)的情況下,信號將在驅(qū)動(dòng)線路和接收線路之間來回反射。信號反射波因傳輸線的損耗將最后達(dá)到直流穩(wěn)態(tài)。2.產(chǎn)生反射現(xiàn)象的因素產(chǎn)生反射現(xiàn)象的原因的因素有信號上升沿時(shí)間、傳輸線的端接、短分支節(jié)線、容性分支節(jié)線、拐角和通孔、載重線、電感性間斷線等。2.1上升時(shí)間對反射的影響當(dāng)上升時(shí)間變得大于傳輸線延遲時(shí)間的兩倍時(shí),傳輸線為短線,上升時(shí)間對波的形狀不會存在影響。因?yàn)樾盘柕竭_(dá)負(fù)載端時(shí),產(chǎn)生了反射,反射信號回到源端,但是此時(shí)源端的信號正處于上升階段,這樣的反射會在信號緩慢的上升過程中被吸收掉,從而不會影響信號電平的幅值。但是如果上升時(shí)間小于傳輸線延時(shí)時(shí)間的兩倍時(shí),上升時(shí)間開始會對波的形狀產(chǎn)生重要影響。2.2串聯(lián)傳輸線的反射影響通常,電路板上走線的寬度必須被壓縮,因?yàn)樗赡芙?jīng)過通孔或在密集區(qū)域的周圍布線。如果走線的寬度有一小段發(fā)生變化,特性阻抗就會改變,一般是增加。有三個(gè)特征會決定短的傳輸線片段的影響：不連續(xù)性的延時(shí),不連續(xù)性特性阻抗,信號上升時(shí)間。當(dāng)延時(shí)與上升時(shí)間相比很長時(shí),反射系數(shù)將飽和。反射系數(shù)的最大值與不連續(xù)性的反射有關(guān)。2.3短分支傳輸線的反射影響分析短線的影響是比較復(fù)雜的,因?yàn)橐紤]很多反射的問題。當(dāng)信號離開驅(qū)動(dòng)端,首先會遇到分支點(diǎn)。這里我們會看到兩段傳輸線并聯(lián)產(chǎn)生一個(gè)低的阻抗,則一個(gè)負(fù)反射將會返回到源端。2.4容性分支在傳輸線中間引起的反射影響附著在走線中間的測試點(diǎn),通孔,封裝引線,甚至一小段分支,作用就像一個(gè)集總電容。發(fā)射信號最初不會受到影響,但是當(dāng)它從走線末端返回到源端時(shí),就會受到反射回到接收端就為負(fù)的電壓,使得接收到的信號下降,導(dǎo)致下沖。傳輸線中間理想電容的影響依賴于信號的上升時(shí)間和電容的大小。電容越大,阻抗越小,就會產(chǎn)生更大的負(fù)極性反射電壓,導(dǎo)致接收端出現(xiàn)更大的下沖。在時(shí)域,電容的阻抗為：Zcap=V/<Cdv/dt>2.5拐角和通孔的影響當(dāng)信號沿著均勻的互連線傳輸是,發(fā)射信號不存在反射集失真。如果均勻互連線存在90度的彎角,就有阻抗的改變,則發(fā)生反射及信號的失真。90度的拐角導(dǎo)致了均勻互連線阻抗的不連續(xù)性,影響了信號的完整性。將90度的拐角換成45度的彎曲將會減小這種影響,如果改用常寬的圓弧狀彎曲,影響會進(jìn)一步的減小。拐角對信號傳輸線的唯一影響是由于走線彎曲處的額外寬度,這個(gè)額外的線寬作用就像一個(gè)容性的不連續(xù)性。這個(gè)容性的不連續(xù)性導(dǎo)致了信號的反射和時(shí)延。如果走線的彎曲處是常寬的,走線寬度沒什么變化,信號在拐彎的每一點(diǎn)遇到的阻抗都是相同的,那么就不會有反射。3.抑制反射的端接技術(shù)消除反射現(xiàn)象的方法一般有：布線時(shí)的拓?fù)浞ê拖鄳?yīng)的端接技術(shù)。常用布線時(shí)的拓?fù)浣Y(jié)構(gòu)有：點(diǎn)到店,菊花鏈,星型,分支和周期性負(fù)載等結(jié)構(gòu)。如下圖所示：〔a點(diǎn)到點(diǎn)〔b菊花鏈〔c星型〔d遠(yuǎn)端分支<e>周期性負(fù)載點(diǎn)到點(diǎn)：點(diǎn)到點(diǎn)的拓?fù)浣Y(jié)構(gòu)比較簡單,只要在發(fā)送端或接受端進(jìn)行適當(dāng)?shù)淖杩蛊ヅ洹＞栈ㄦ湥寒?dāng)網(wǎng)絡(luò)的整個(gè)走線長度延時(shí)小于信號的上升或者下降時(shí)間時(shí),用菊花鏈拓?fù)浣Y(jié)構(gòu)會比較好,這時(shí)網(wǎng)絡(luò)上的負(fù)載都可以看作為容性負(fù)載。菊花鏈同時(shí)也限制了信號的速率,只能工作在低速電路中。星型：使用星型的拓?fù)浣Y(jié)構(gòu)時(shí),對每個(gè)分支都進(jìn)行均衡設(shè)計(jì),要求每個(gè)分支的接收端負(fù)載一致,并選擇適當(dāng)?shù)钠ヅ浞绞?。遠(yuǎn)端分支：跟星型類似,只不過分支是靠近接收端的。這種拓?fù)浣Y(jié)構(gòu)中,也要限制遠(yuǎn)端stub的長度,使stub上的傳輸延時(shí)小于信號的上升沿,這樣每個(gè)接收端都可以被看作為一個(gè)簡單的容性負(fù)載。周期性負(fù)載：周期性負(fù)載的拓?fù)浣Y(jié)構(gòu)同樣要求每段stub的長度足夠小,使得stub上的產(chǎn)生延時(shí)小于信號上升沿,這種主干傳輸和所有的stub端組合起來的結(jié)構(gòu)可以看作為一段新的傳輸線,其特征阻抗要比原來主干傳輸性的特征阻抗小,傳輸速率也比原來的低,因此在進(jìn)行足感匹配是要注意。3.1單端端接技術(shù)傳輸線的長度符合下式的條件應(yīng)使用端接技術(shù)：L>t/<2p>式中,L為傳輸線線長,t為源端信號的上升時(shí)間,p為傳輸線上每單位長度的帶載傳輸延時(shí)。傳輸線的端接原則：如果負(fù)載反射系數(shù)或源反射系數(shù)二者任一為零,反射將被消除。通常采用兩種方法〔1使負(fù)載阻抗與傳輸線阻抗匹配,即并行端；〔2是源阻抗與傳輸線阻抗匹配,即串行端接。并行端接主要是在盡量靠近負(fù)載端的位置加上拉或者下拉電阻以實(shí)現(xiàn)終端的阻抗匹配,根據(jù)不同的應(yīng)用環(huán)境,并行端接可以分成以下幾類：簡單的并行端接這種端接方式是簡單的在負(fù)載端加入一個(gè)下拉電阻來實(shí)現(xiàn)匹配,采用此端接的條件是驅(qū)動(dòng)端必須能夠提供輸出高電平是的驅(qū)動(dòng)電流以保證通過端接電阻的搞電平電壓滿足門限電壓要求。在輸出為高電平的狀態(tài)時(shí),這種并行端接電路消耗電流過大,對于50歐的端接負(fù)載,維持TTL搞電平消耗電流高達(dá)48mA,因此一般器件很難靠近的支持這種端接電路。優(yōu)點(diǎn)：并行端接提供了一簡單的設(shè)計(jì)方案。它是一種最簡單的終接方案。在大多數(shù)情況下,這種方法只需要一個(gè)附加元件,如果傳輸線的兩端需要端接就需要要個(gè)電阻。缺點(diǎn)：并行端接浪費(fèi)電阻的直流功耗。這種方法無論在高電平還是低電平,都需要驅(qū)動(dòng)端具有穩(wěn)定的直流,這樣就增加了驅(qū)動(dòng)端的直流負(fù)載。當(dāng)傳輸線的一端接容性負(fù)載時(shí),端接時(shí),上升沿斜率就會變化。當(dāng)末端接時(shí),在時(shí)間常數(shù)Z0c,電壓是激勵(lì)信號幅值的2倍。當(dāng)增加并行端接時(shí),上升的時(shí)間會更快。當(dāng)采用并行端接時(shí),必須注意到,對TTL級,線阻抗小于100歐姆時(shí)采用這種端接方式,要求直流輸出為24mA。因此對于電池驅(qū)動(dòng)系統(tǒng),不推薦采用并行端接方案。另外,端接電阻要消耗多達(dá)0.25W的功率,這對于僅消耗幾豪瓦功率的CMOS系統(tǒng)來說是不合適的,功耗的大小依賴于占空比：對于低占空比,連接電阻到底使用有最低功耗,對高占空比,連接電阻到VCC使得有最低的功耗。還有一點(diǎn)就是,大的下拉電阻可能會使下降沿比上升沿快,這會導(dǎo)致占空比信號的失真。戴維寧并行端接戴維寧端接機(jī)分壓器型端腳,如下圖所示：它采用的上拉電阻R1和下拉電阻R2構(gòu)成端接電阻,通過R1和R2吸收反射。R1和R2阻值的選擇由下面的條件決定。R1的最大值由可接受的信號的最大上升時(shí)間決定,R1的最小值由驅(qū)動(dòng)源的吸電流數(shù)值決定。R2的選擇應(yīng)該滿足當(dāng)傳輸線斷開時(shí)電流邏輯高電平的要求。戴維寧終端匹配的優(yōu)點(diǎn)：在這種匹配方式下,終端匹配電阻同時(shí)還作為上拉電阻和下拉電阻來使用,因而提高了系統(tǒng)的噪聲容限,降低了對源端器件驅(qū)動(dòng)能力的要求。這種方案能夠很好的抑制過沖。戴維寧終端匹配的缺點(diǎn)就是無論邏輯狀態(tài)時(shí)高還是低,在VCC到地之間都會有一個(gè)常量的直流電流存在,因而會導(dǎo)致終端匹配電阻中有靜態(tài)的直流功耗。信號負(fù)載為電容時(shí),相對于沒有匹配的信號線而言,戴維寧終端匹配技術(shù)同樣會改善信號的質(zhì)量,是的信號的擺動(dòng)縮小。主動(dòng)并行端接在此端接方法中,端接電阻RT〔RT=Z0將負(fù)載端信號拉至偏移電壓Vbias,如上圖所示。Vbais的選擇依據(jù)是使輸出驅(qū)動(dòng)源能夠?qū)Ω愣娖叫盘栍袔讌^(qū)電路能力。這種端接方式需要一個(gè)具有吸,灌電流能力的獨(dú)立的電壓源電壓,輸入為邏輯地電平的跳變速度的要求。在此端接方案中,如果偏移電壓為正電壓,輸入邏輯低電平是有DC直流功率損耗,如果偏移電壓為負(fù)電壓則輸入為邏輯搞電平是有直流功率損耗。并行AC端接如下圖所示,并行AC端接使用電阻和電容網(wǎng)絡(luò)〔串聯(lián)RC作為端接阻抗。理想的電容值將隨著傳輸線阻抗,邊沿速率,預(yù)期的信號質(zhì)量的變化而變化。這個(gè)值不是最關(guān)鍵的,但是測試表明,對于ＦＣＴ邏輯,１００ｐｆ的電容值能夠得到很好的折衷,將電容值增加到２００ｐｆ會改善信號的質(zhì)量,但是卻以功耗隨后為代價(jià)。把電容值減小到４７ｐｆ,降低了功耗隨后,但是信號質(zhì)量會變差。值低于４７ｐｆ會對濾波有非常高的頻率響應(yīng),對于傳輸線的端接是無效的。值高于２００ｐｆ,會曾加功耗而不會有附加的信號質(zhì)量的改善。二極管并行端接某些情況下可以使用肖特基二極管或者快速開關(guān)硅管進(jìn)行傳輸線端接,條件是二極管的開關(guān)速度必須至少比信號上升時(shí)間快４倍以上。在面包板和底板的線阻抗不好確定的情況下,使用二極管端接即方便又省事。如果在系統(tǒng)調(diào)試是發(fā)現(xiàn)振鈴問題,可以很容易的加入二極管來消除。3.２多負(fù)載端端接技術(shù)在實(shí)際電路中常常會遇到單一驅(qū)動(dòng)源驅(qū)動(dòng)多個(gè)負(fù)載的情況,這時(shí)需要根據(jù)負(fù)載的情況及電路的布線拓?fù)浣Y(jié)構(gòu)來確定端接方式和使用端接的數(shù)量。一般情況下可以考慮以下兩種方案。如果負(fù)載之間的距離比較近,可通過一條傳輸線與驅(qū)動(dòng)端連接,負(fù)載都位于這條傳輸線的終端,這是只需要一個(gè)端接電路。如采用串行端接,這在傳輸線源端加入一串行電阻即可。如果多個(gè)負(fù)載之間的距離較遠(yuǎn),需要通過多條傳輸線與驅(qū)動(dòng)端連接,這時(shí)每個(gè)負(fù)載都需要一個(gè)端接電路。如采用串行端接,則在傳輸線源端每條傳輸線上均加入一串行電阻。3.3端接技術(shù)比較4結(jié)束語本文基于課程要求,討論了阻抗匹配與端接方案隨著互聯(lián)長度和電路中邏輯器件的家族在不同也會有所不同,只有針對具體情況,使用正確適當(dāng)?shù)亩私臃椒ú拍苡行У臏p少信號的反射。參考文獻(xiàn)[1]鵬飛.高速PCB信號完整性設(shè)計(jì)與分析[D].大學(xué)2010[2]小榮.高速數(shù)?；旌想娐沸盘柾暾苑治雠cPCB設(shè)計(jì)[D].電子科技大學(xué)2010[3]吳毅杰.智能火災(zāi)監(jiān)控系統(tǒng)視頻采集與處理模塊的研制[D].航空航天大學(xué)2010[4]羅朋.電路板電磁兼容分析軟件研發(fā)[D].電子科技大學(xué)2010[5]喬明月.高速電路饋電接地系統(tǒng)的電源完整性和電磁兼容研究[D].交通大學(xué)

2008[6]閆宏.受電磁干擾的人臉圖像檢測與識別方法研究[D].工程大學(xué)2007[7]琳.基于ARM的平臺設(shè)計(jì)和系統(tǒng)移植[D].工業(yè)大學(xué)2006[8]渝.高速數(shù)字印制電路板中的電磁輻射分析[D].電子科技大學(xué)2006[9]吳聰達(dá).高速數(shù)字設(shè)計(jì)中的信號完整性研究[D].電子科技大學(xué)2005[10]EricBogatin.Signalintegrity:simplified..2004[11]Cory,Haim,Shiran,Shabtay.Importanceoflossesinthecouplingof

transmissionlines.IEEETransactionsonElectromagneticCompatibility.1988[12]M.Swaminathan,A.E.Engin.Powerintegritymodelinganddesignfor

se