電子技術(shù)課件：門(mén)電路

門(mén)電路8.1二極管和三極管的開(kāi)關(guān)特性8.2基本邏輯門(mén)電路8.3

TTL邏輯門(mén)電路8.4能力訓(xùn)練習(xí)題

集成邏輯門(mén)電路是數(shù)字電路中最基本的邏輯單元，因此了解各類(lèi)邏輯門(mén)電路的基本特性對(duì)于合理選擇和使用器件是十分必要的。本章簡(jiǎn)要介紹門(mén)電路中的二極管和三極管的工

作特性，以及TTL集成邏輯門(mén)電路的基本工作原理和主要外部特性。

用以實(shí)現(xiàn)基本邏輯運(yùn)算和復(fù)合邏輯運(yùn)算的電路稱(chēng)為門(mén)電路。常用的門(mén)電路有與門(mén)、非門(mén)、或門(mén)、與非門(mén)、或非門(mén)、與或非門(mén)、異或門(mén)、同或門(mén)等。門(mén)電路中以高低電平來(lái)表示邏輯狀態(tài)的“1”和“0”。

8.1二極管和三極管的開(kāi)關(guān)特性

在客觀世界中，沒(méi)有理想開(kāi)關(guān)，電子技術(shù)中常用開(kāi)關(guān)二極管和開(kāi)關(guān)三極管作為開(kāi)關(guān)使用。8.1.1二極管的開(kāi)關(guān)特性

1.靜態(tài)開(kāi)關(guān)特性二極管的伏安特性曲線(xiàn)如圖8－1所示。其等效電路見(jiàn)圖8－2、圖8－3。圖8－1二極管的伏安特性曲線(xiàn)圖8－2二極管導(dǎo)通等效電路圖8－3二極管截止等效電路

正向?qū)〞r(shí)，

UVD(ON)≈0.7V(硅)或0.3V(鍺)，

RVD約為幾歐姆到幾十歐姆，相當(dāng)于開(kāi)關(guān)閉合；反向截止時(shí)，反向飽和電流極小，反向電阻很大，相當(dāng)于開(kāi)關(guān)斷開(kāi)。

2.動(dòng)態(tài)開(kāi)關(guān)特性

二極管從截止變?yōu)閷?dǎo)通和從導(dǎo)通變?yōu)榻刂苟夹枰欢ǖ臅r(shí)間。通常，后者所需的時(shí)間要長(zhǎng)得多。

3.二極管的開(kāi)關(guān)參數(shù)

(1)最大正向電流:二極管正向?qū)娏鞯淖畲笤试S值，使用時(shí)不得超過(guò)這一數(shù)值。

(2)最高反向工作電壓:二極管反向工作時(shí)所加反向電壓的最大值。

(3)反向擊穿電壓:二極管在一定反向電流下的反向電壓。在此電壓下，認(rèn)為二極管已被擊穿。

(4)反向恢復(fù)時(shí)間:二極管從正向電流變化到反向電流一定值所需的時(shí)間。

8.1.2三極管的開(kāi)關(guān)特性

1.靜態(tài)開(kāi)關(guān)特性

在數(shù)字電路中，三極管作為開(kāi)關(guān)元件，主要工作在飽和與截止兩種開(kāi)關(guān)狀態(tài)，如圖8－4所示，放大區(qū)只是極短暫的過(guò)渡狀態(tài)。

截止?fàn)顟B(tài):發(fā)射結(jié)反偏，電流約為0。

飽和狀態(tài):發(fā)射結(jié)正偏，集電結(jié)正偏。圖8－4三極管的開(kāi)關(guān)等效電路

2.動(dòng)態(tài)開(kāi)關(guān)特性

在動(dòng)態(tài)情況下，即三極管在截止與飽和導(dǎo)通兩種狀態(tài)間迅速轉(zhuǎn)換時(shí)，三極管內(nèi)部電荷的建立和消散都需要一定的時(shí)間，因而集電極電流ic

的變化將滯后于輸入電壓ui

的變化。

在接成三極管開(kāi)關(guān)電路以后，開(kāi)關(guān)電路的輸出電壓uo

的變化也必然滯后于輸入電壓ui的變化，如圖8－5所示。圖8－5三極管的動(dòng)態(tài)開(kāi)關(guān)特性

3.晶體三極管的開(kāi)關(guān)參數(shù)

(1)最大集電極電流ICM:iC

在相當(dāng)大的范圍內(nèi)β值不變，但當(dāng)ic

的數(shù)值大到一定程度時(shí)β值將迅速減小。使β值明顯減小的iC

即為ICM

。

(2)極間反向擊穿電壓U(BR)CBO:發(fā)射極開(kāi)路時(shí)集電極—基極間的反向擊穿電壓，這是集電結(jié)所允許加的最高反向電壓。

8.2基本邏輯門(mén)電路

8.2.1三種基本門(mén)電路

1.與門(mén)最簡(jiǎn)單的與門(mén)可以用二極管和電阻構(gòu)成，如圖8－6所示圖8－6與門(mén)電路及邏輯符號(hào)

設(shè)UCC=5V，

A、B輸入端的高、低電平分別為UiH=3V，

UiL=0V，二極管VD1，VD2的正向?qū)▔航礥DF=0.7V。由圖可見(jiàn)，

A、B中只要有一個(gè)是低電平0V

，則必有一個(gè)二極管導(dǎo)通，使Y=0.7V。只有A、B同時(shí)為高電平3V時(shí)，

Y才為3.7V。

若規(guī)定3V以上為高電平，用邏輯1表示，0.7V以下為低電平，用邏輯0表示，則可得如表8－1所示的與邏輯運(yùn)算的真值表。

2.或門(mén)

最簡(jiǎn)單的或門(mén)也可以用二極管和電阻構(gòu)成，如圖8－7所示。圖8－7或門(mén)電路及邏輯符號(hào)

設(shè)A、B輸入端的高、低電平分別為UiH=3V，

UiL=0V，二極管VD1

，

VD2

的正向?qū)▔航礥DF

=0.7V。由圖可見(jiàn)，

A、B中只要有一個(gè)是高電平，輸出Y就是2.3V。只有A、B同時(shí)為低電平時(shí)，輸出Y才是0V。

若規(guī)定2.3V以上為高電平，用邏輯1表示，

0V以下為低電平，用邏輯0表示，則可得如表8－2所示的或邏輯運(yùn)算的真值表。

3.非門(mén)

最簡(jiǎn)單的非門(mén)可以用三極管和電阻構(gòu)成，如圖8－8所示。圖8－8非門(mén)電路及邏輯符號(hào)

當(dāng)A端輸入電壓Ui=0V時(shí)，三極管截止，輸出電壓Y=5V;當(dāng)A端輸入電壓Ui=5V時(shí)，三極管導(dǎo)通，輸出電壓Y為低電平。因此，非邏輯運(yùn)算的真值表如表8－3所示。

8.2.2DTL與非門(mén)

把一個(gè)電路中的所有元件，包括二極管、三極管、電阻及導(dǎo)線(xiàn)等都制作在一片半導(dǎo)體芯片上，封裝在一個(gè)管殼內(nèi)，就是集成電路。早期的簡(jiǎn)單集成與非門(mén)電路稱(chēng)為二極管—三

極管邏輯門(mén)電路，簡(jiǎn)稱(chēng)DTL電路。DTL與非門(mén)的電路結(jié)構(gòu)如圖8－9所示。圖8－9DTL與非門(mén)電路

DTL與非門(mén)電路的邏輯關(guān)系為:當(dāng)三輸入端都接高電平(即UA=UB=UC=5V時(shí))，二極管VD1~VD3

都截止，而VD4

、VD5

和V導(dǎo)通?？梢则?yàn)證，此時(shí)三極管飽和，

Y=UCES=0.3V，即輸出低電平;在三個(gè)輸入端中只要有一個(gè)為低電平0.3V時(shí)，則陰極接低電平的二極管導(dǎo)通，由于二極管正向?qū)〞r(shí)的鉗位作用，

UP=1V，從而使VD4

、VD5和V都截止，Y=UCC=5V，即輸出高電平。

與非門(mén)的邏輯符號(hào)如圖8－10所示。圖8－10與非門(mén)邏輯符號(hào)

8.3TTL邏輯門(mén)電路

8.3.1TTL與非門(mén)的工作原理圖8－11所示為T(mén)TL與非門(mén)的典型電路。其輸入端和輸出端均為三極管結(jié)構(gòu)，所以稱(chēng)為三極管—三極管邏輯電路(TransistorTransistorLogic)，簡(jiǎn)稱(chēng)TTL電路。該電路中輸入端為多發(fā)射極的三極管，我們可以將其看做兩個(gè)發(fā)射極獨(dú)立而基極和集電極分別并聯(lián)在一起的三極管，如圖－12所示。圖8－11TTL與非門(mén)電路圖8－12多發(fā)射極三極管

8.3.2TTL與非門(mén)的外特性及有關(guān)參數(shù)

1.輸入特性

在圖8－11給出的TTL與非門(mén)電路中，如果僅僅考慮輸入信號(hào)是高電平和低電平而不是某一個(gè)中間值的情況，可忽略V2

和V4

的b－c結(jié)反向電流以及R3

對(duì)V4

基極回路的影響，將輸入端的等效電路畫(huà)成如圖8－13所示的形式。圖8－13TTL與非門(mén)的輸入端等效電路

當(dāng)U

CC=5V，

ui

=UiL=0.2V時(shí)，輸入低電平電流為:

當(dāng)ui=UiH=3.4V時(shí)，

V1

管處于uBC>0，

uBE<0的狀態(tài)。在這種工作狀態(tài)下，相當(dāng)于把原來(lái)的集電極c1

當(dāng)作發(fā)射極使用，而把原來(lái)的發(fā)射極e1當(dāng)作集電極使用了。我們把晶體管的這種狀態(tài)稱(chēng)為倒置工作狀態(tài)。倒置工作狀態(tài)下三極管的電流放大系數(shù)βi極小(在0.01以下)，如果近似地認(rèn)為βi

=0，則這時(shí)的輸入電流只是be結(jié)的方向電流，所以高電平輸入電流IiH

很小。

根據(jù)圖8－13所示的等效電路可以畫(huà)出輸入電流隨輸入電壓變化的曲線(xiàn)—輸入特性曲線(xiàn)，如圖8－14所示圖8－14TTL與非門(mén)的輸入特性

2.輸出特性

1)高電平輸出特性

根據(jù)前述工作原理，當(dāng)uo=UoH時(shí)，圖8－11電路中的V3

和VD3

導(dǎo)通，

V4

截止，輸出端的等效電路可以畫(huà)成圖8－15所示的形式。由圖可見(jiàn)，這時(shí)V3工作在射極輸出狀態(tài)，電路的輸出電阻很小。在負(fù)載電流較小的范圍內(nèi)，負(fù)載電流的變化對(duì)UoH

的影響很小。圖8－15高電平輸出等效電路

隨著負(fù)載電流iL

絕對(duì)值的增加，

R4

上的壓降也隨之加大，最終將使V4的b－c結(jié)變?yōu)檎蚱茫?/p>

V4進(jìn)入飽和狀態(tài)。這時(shí)V4將失去射極跟隨功能，因而UoH

隨iL絕對(duì)值的增加幾乎線(xiàn)性地下降。圖8－16給出了74系列門(mén)電路在輸出為高電平時(shí)的輸出特性曲線(xiàn)。圖8－16高電平輸出特性

2)低電平輸出特性

當(dāng)輸出為低電平時(shí)，門(mén)電路輸出級(jí)的V5

飽和導(dǎo)通而V4

截止，輸出端的等效電路如圖8－17所示。

由于V5

飽和導(dǎo)通時(shí)c－e間的飽和導(dǎo)通內(nèi)阻很小(通常在10Ω以?xún)?nèi))，飽和導(dǎo)通壓降很低(通常約0.1V)，所以負(fù)載電流iL

增加時(shí)輸出的低電平UoL

僅稍有升高。圖818是低電平輸出特性曲線(xiàn)。圖8－17低電平輸出等效電路圖8－18低電平輸出特性曲線(xiàn)

以上以TTL與非門(mén)為例介紹了TTL門(mén)電路的外特性及有關(guān)參數(shù)，除此之外還有CMOS門(mén)電路，在此不再贅述，有興趣的讀者可參閱相關(guān)書(shū)籍和資料。

8.4能力訓(xùn)練

8.4.1集成與門(mén)集成與門(mén)芯片7408為雙列直插式芯片，共14個(gè)引腳，其功能圖如圖8－19所示。圖8－197408功能圖

7408為4個(gè)2輸入的與門(mén)芯片，其中14號(hào)引腳接電源，

7號(hào)引腳接地，其余引腳如圖8－19所示，分別構(gòu)成4個(gè)2輸入的與門(mén)。

另外，還有3個(gè)3輸入與門(mén)7411、雙4輸入與門(mén)7421等，引腳圖及功能等可查閱相關(guān)資料，這里不再一一贅述。

8.4.2集成或門(mén)

集成或門(mén)芯片7432為雙列直插式芯片，共14個(gè)引腳，其功能圖如圖8－20所示。

7432為4個(gè)2輸入的或門(mén)芯片，其中14號(hào)引腳接電源，

7號(hào)引腳接地，其余引腳如圖8－20所示，分別構(gòu)成4個(gè)2輸入的或門(mén)。圖8－207432功能圖

8.4.3集成反相器

集成反相器芯片7404為雙列直插式芯片，共14個(gè)引腳，其功能圖如圖8－21所示。

7404為六反相器芯片，其中14號(hào)引腳接電源，

7號(hào)引腳接地，其余引腳如圖8－21所示，分別構(gòu)成6個(gè)非門(mén)。圖8－217404功能圖

8.4.4集成與非門(mén)

1.7400

集成與非門(mén)芯片7400為雙列直插式芯片，共14個(gè)引腳，其功能圖如圖8－22所示。

7400為4個(gè)2輸入的與非門(mén)芯片，其中14號(hào)引腳接電源，

7號(hào)引腳接地，其余引腳如圖8－22所示，分別構(gòu)成4個(gè)2輸入的與非門(mén)。圖8－227400功能圖

2.7420

集成與非門(mén)芯片7420為雙列直插式芯片，共14個(gè)引腳，其功能圖如圖8－23所示。

7420為雙4輸入與非門(mén)芯片，其中14號(hào)引腳接電源，

7號(hào)引腳接地，其余引腳如圖8－23所示，分別構(gòu)成2個(gè)4輸入的與非門(mén)。

另外，還有3個(gè)3輸入與非門(mén)7410、8輸入與非門(mén)7430等，引腳圖及功能等可查閱相關(guān)資料，這里不再一一贅述。圖8－237420功能圖

習(xí)題圖8－24[題8.1]圖

[題8.1]試畫(huà)出圖8－24中各個(gè)門(mén)電路輸出端的電壓波形。輸入端A、B的電壓波形如圖中所示。

[