數(shù)字電子技術(shù)基礎(chǔ)課件：半導(dǎo)體存儲(chǔ)器

半導(dǎo)體存儲(chǔ)器6.1概述6.2只讀存儲(chǔ)器6.3隨機(jī)存儲(chǔ)器本章小結(jié)思考題與習(xí)題

6.1概述

在數(shù)字系統(tǒng)中,往往需要存儲(chǔ)大量的數(shù)據(jù),半導(dǎo)體存儲(chǔ)器就是一種能夠存放二值數(shù)據(jù)的集成電路,它是數(shù)字系統(tǒng)中非常重要的、不可缺少的組成部分。

1.半導(dǎo)體存儲(chǔ)器的分類

(1)按制造工藝分類:可分為雙極型存儲(chǔ)器和MOS型存儲(chǔ)器兩類。雙極型存儲(chǔ)器以雙極型觸發(fā)器為存儲(chǔ)單元,具有工作速度快、功耗大等特點(diǎn),主要用于對(duì)速度要求較高的場(chǎng)合,例如計(jì)算機(jī)的高速緩沖存儲(chǔ)器。

(2)按數(shù)據(jù)存取方式分類:可分為只讀存儲(chǔ)器(ROM)和隨機(jī)存取存儲(chǔ)器(RAM)兩大類。只讀存儲(chǔ)器(ROM)在正常工作時(shí),只能從存儲(chǔ)器的單元中讀出數(shù)據(jù)。存儲(chǔ)器中的數(shù)據(jù)是在存儲(chǔ)器生產(chǎn)時(shí)確定的,或事先用專門的寫入裝置寫入。ROM中存儲(chǔ)的數(shù)據(jù)可以長(zhǎng)期保持不變,即使斷電也不會(huì)丟失數(shù)據(jù)。

根據(jù)數(shù)據(jù)寫入的方式,只讀存儲(chǔ)器又可分為以下幾種:

①掩模只讀存儲(chǔ)器(ROM),即存儲(chǔ)器中的數(shù)據(jù)由生產(chǎn)廠家一次寫入,且只能讀出,不能改寫。

②可編程只讀存儲(chǔ)器(PROM),即存儲(chǔ)器中的數(shù)據(jù)由用戶通過特殊寫入器寫入,但只能寫一次,寫入后無(wú)法再改變。

③可擦除只讀存儲(chǔ)器(EPROM和E2PROM),即寫入的數(shù)據(jù)可以擦除,因此,可以多次改寫其中存儲(chǔ)的數(shù)據(jù)。

④快閃存儲(chǔ)器,這是新一代電信號(hào)擦除的可編程ROM,它既吸收了EPROM結(jié)構(gòu)簡(jiǎn)單、編程可靠的優(yōu)點(diǎn),又保留了E2PROM擦除快的優(yōu)點(diǎn),而且具有集成度高、容量大、成本低等優(yōu)點(diǎn)。

按照存儲(chǔ)單元的結(jié)構(gòu),隨機(jī)存取存儲(chǔ)器又可分為以下兩種:

①動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)。DRAM的存儲(chǔ)單元電路簡(jiǎn)單,集成度高,價(jià)格便宜,但需要刷新電路,因?yàn)樗怯秒娙荽鎯?chǔ)信息的,電容的漏電會(huì)導(dǎo)致信息丟失,因此要求定時(shí)刷新(即定時(shí)對(duì)電容充電)。大部分PC中的存儲(chǔ)器都使用DRAM。

②靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)。SRAM存儲(chǔ)單元的電路結(jié)構(gòu)復(fù)雜,集成度較低,但讀寫速度快,且不需要刷新電路,使用簡(jiǎn)單,因?yàn)镾RAM的存儲(chǔ)單元是觸發(fā)器,在不失電的情況下,觸發(fā)器的狀態(tài)不改變。SRAM主要用于高速緩沖存儲(chǔ)器。

2.存儲(chǔ)器的技術(shù)指標(biāo)

存儲(chǔ)器的技術(shù)指標(biāo)主要有兩個(gè):存儲(chǔ)容量和存取周期。

(1)存儲(chǔ)容量。存儲(chǔ)容量是指存儲(chǔ)器存放數(shù)據(jù)的多少,即存儲(chǔ)單元的總數(shù)。一個(gè)存儲(chǔ)器由許多存儲(chǔ)單元組成,每個(gè)存儲(chǔ)單元存放一位二值數(shù)據(jù)(0或1)。存儲(chǔ)單元通常以“字”為單位排列成矩陣形式,1個(gè)“字”的位數(shù)(“字”長(zhǎng))與其占用的存儲(chǔ)單元數(shù)相等,因此存儲(chǔ)容量不僅與存儲(chǔ)器存放的數(shù)據(jù)個(gè)數(shù)(“字”數(shù))有關(guān),而且與數(shù)據(jù)的長(zhǎng)度(位數(shù))有關(guān)。表示存儲(chǔ)容量的計(jì)算公式為

(2)存取周期。存儲(chǔ)器的存取周期指兩次連續(xù)讀取(或?qū)懭?數(shù)據(jù)之間的間隔時(shí)間。存儲(chǔ)器一次讀(或?qū)?操作后,其內(nèi)部電路需經(jīng)一定的時(shí)間恢復(fù),才能進(jìn)行下一次的讀(寫)操作。間隔時(shí)間越短,說明存儲(chǔ)周期越短,工作速率越高。

6.2只讀存儲(chǔ)器

1.掩模只讀存儲(chǔ)器(ROM)掩模ROM又稱固定ROM。這種ROM在制造時(shí),生產(chǎn)廠家利用掩模技術(shù)把數(shù)據(jù)寫入存儲(chǔ)器中,一旦制成,其內(nèi)部存儲(chǔ)的信息則固化在里邊,不能改變,使用時(shí)只能讀出,不能寫入。ROM的電路結(jié)構(gòu)由地址譯碼器、存儲(chǔ)矩陣和輸出緩沖器三部分組成,如圖6.2.1所示。圖6.2.1ROM的電路結(jié)構(gòu)圖

在圖6.2.1中,A0~An-1是地址譯碼器的輸入線,稱為地址線,一共有n條,由此輸入地址代碼。W0~W2n-1既是譯碼器的輸出線(即地址選擇線),又是存儲(chǔ)矩陣的輸入控制線,共有2n條,分別與存儲(chǔ)矩陣中的“字”相對(duì)應(yīng),簡(jiǎn)稱字線。n個(gè)輸入地址代碼對(duì)應(yīng)2n條字線。對(duì)應(yīng)地址碼的每一種組合,只要一條字線Wi被選中,在存儲(chǔ)矩陣中與Wi相應(yīng)的字也被選中。字中的m位信息被送至輸出緩沖器,由Dm-1~D0讀出,Dm-1~D0稱為數(shù)據(jù)線,簡(jiǎn)稱位線。

圖6.2.2是具有兩位地址輸入碼和四位數(shù)據(jù)輸出的ROM電路,其存儲(chǔ)單元由二極管或門構(gòu)成,地址譯碼器由二極管與門構(gòu)成。由圖6.2.2可見,ROM地址譯碼器由4個(gè)二極管與門組成。兩位地址代碼A1、A0可以給出四個(gè)不同的地址,即00、01、10、11。A1、A0每一種組合經(jīng)譯碼器譯碼后,可選中W0~W3中的一條字線,被選中的字線Wi為高電平。圖6.2.2二極管ROM結(jié)構(gòu)圖

由表6.2.1得出地址輸入與“字”線的關(guān)系如下:

位線與“字”線的關(guān)系如下:

可見,地址譯碼器實(shí)現(xiàn)的是地址輸入變量的“與”運(yùn)算,也稱為與陣列;存儲(chǔ)矩陣實(shí)現(xiàn)的是“字”線的“或”運(yùn)算,因此稱為或陣列。

制作固定ROM的順序應(yīng)是:先設(shè)計(jì)ROM矩陣(程序),后生產(chǎn)制作(固化程序)。比如:在ROM矩陣中,交叉點(diǎn)信息為“1”的單元需要制造管子;交叉點(diǎn)信息為“0”的單元不需要制造管子。因此,需要畫出存儲(chǔ)矩陣的點(diǎn)陣圖,為簡(jiǎn)化起見,可在存儲(chǔ)矩陣中有管子的地方用“碼點(diǎn)”(黑點(diǎn))表示。這樣,就使ROM的地址譯碼器和存儲(chǔ)矩陣之間的邏輯關(guān)系變得十分簡(jiǎn)捷而且直觀。簡(jiǎn)化了的ROM的點(diǎn)陣圖如圖6.2.3所示。圖6.2.3圖6.2.2ROM的點(diǎn)陣圖

為了更清楚地描述圖6.2.3所示的點(diǎn)陣圖中的“與”陣列及“或”陣列的邏輯關(guān)系,可以通過與門和或門來(lái)表示,如圖6.2.4所示。圖6.2.4圖6.2.2ROM的與或陣列圖

2.可編程只讀存儲(chǔ)器(PROM)

PROM的總體結(jié)構(gòu)與掩模ROM一樣,同樣由存儲(chǔ)矩陣、地址譯碼器和輸出緩沖器組成,不過在出廠時(shí)已經(jīng)在存儲(chǔ)矩陣的所有交叉點(diǎn)上制作了存儲(chǔ)元件,即在所有存儲(chǔ)單元里都存入0(或1),用戶可根據(jù)需要將某一單元改寫為1(或0),但只能改寫一次。因?yàn)檫@種ROM采用的是燒斷熔絲或擊穿PN結(jié)的方法,這些方法不可逆,一經(jīng)改寫再無(wú)法恢復(fù)。

在熔絲型PROM的存儲(chǔ)矩陣中,每一存儲(chǔ)單元都是由存儲(chǔ)管和串接的快速熔絲組成的,如圖6.2.5所示。熔絲沒有燒斷時(shí),相當(dāng)于所有的存儲(chǔ)單元都存儲(chǔ)的是1。需要編程時(shí),逐字逐位地選擇需要編程為0的單元,通過一定幅度和寬度的脈沖電流,將存儲(chǔ)單元中的熔絲熔斷,則該單元中的內(nèi)容由1被改寫為0。圖6.2.5熔絲型PROM存儲(chǔ)單元

用PN結(jié)擊穿法改寫PROM存儲(chǔ)單元的原理如圖6.2.6(a)所示。字線與位線相交處由兩個(gè)肖特基二極管反向串接,由于總有一個(gè)二極管處于反向截止,故相當(dāng)于存儲(chǔ)單元中存入0。編程時(shí),選擇需要存儲(chǔ)1的單元,用一定值的反向直流電流將VD1擊穿短路,如圖6.2.6(b)所示,相當(dāng)于將該單元的內(nèi)容由0改寫成1。圖6.2.6PN結(jié)擊穿法改寫PROM存儲(chǔ)單元

3.可擦除的可編程只讀存儲(chǔ)器

1)光擦除可編程存儲(chǔ)器(EPROM)EPROM存儲(chǔ)單元采用特殊結(jié)構(gòu)的疊柵注入MOS管,簡(jiǎn)稱SIMOS,其符號(hào)如圖6.2.7所示。這種MOS管有兩個(gè)重疊柵極,即控制柵Gc與浮置柵Gf。控制柵Gc有引線引出,與“字”線相接,用于控制讀出和寫入;浮置柵Gf沒有引線引出,用于長(zhǎng)期保存注入的負(fù)電荷。EPROM的存儲(chǔ)單元如圖6.2.8所示。圖6.2.7SIMOS符號(hào)圖6.2.8EPROM存儲(chǔ)單元

2)電擦除可編程只讀存儲(chǔ)器(E2PROM)

E2PROM的存儲(chǔ)單元如圖6.2.9(a)所示。圖中V2是選通管,V1采用的是浮柵隧道氧化層MOS管,簡(jiǎn)稱Flotox管。它與SIMOS管的相似之處是也有兩個(gè)柵極,即控制柵Gc和浮柵Gf;其不同之處是,漏區(qū)與浮柵之間有一個(gè)氧化層極薄的隧道區(qū),在一定的條件下,隧道區(qū)可形成導(dǎo)電隧道,電子可以雙向通過形成電流,此現(xiàn)象稱為隧道效應(yīng)。圖6.2.9E2PROM存儲(chǔ)單元及三種工作狀態(tài)

3)快閃存儲(chǔ)器

圖6.2.10所示的是快閃存儲(chǔ)器的存儲(chǔ)單元。這是新一代電信號(hào)可擦除的可編程ROM,它既吸收了EPROM結(jié)構(gòu)簡(jiǎn)單、編程可靠的優(yōu)點(diǎn),又保留了E2PROM用隧道效應(yīng)擦除快的優(yōu)點(diǎn),而且集成度可以做得很高。管子采用疊柵MOS管,其內(nèi)部結(jié)構(gòu)與EPROM中的SIMOS管極為相似。圖6.2.10快閃存儲(chǔ)器的存儲(chǔ)單元

快閃存儲(chǔ)器具有集成度高、容量大、成本低以及使用方便等優(yōu)點(diǎn),而且產(chǎn)品的集成度在逐年提高,目前已有64兆位的產(chǎn)品問世,因而引起了普遍的關(guān)注。有人推測(cè),在不久的將來(lái),快閃存儲(chǔ)器很可能成為較大容量磁存儲(chǔ)器的替代產(chǎn)品。

4.應(yīng)用舉例

例6.2.1使用ROM設(shè)計(jì)一個(gè)能夠?qū)崿F(xiàn)函數(shù)Y=X2-1的運(yùn)算電路,X是正整數(shù),取值范圍為1~7。解:因?yàn)檫壿?/p>

根據(jù)表6.2.2可以寫出Y的表達(dá)式:

根據(jù)上述表達(dá)式可畫出ROM存儲(chǔ)點(diǎn)陣圖,如圖6.2.11所示。圖6.2.11例6.2.1的ROM存儲(chǔ)點(diǎn)陣圖

例6.2.2試用PROM實(shí)現(xiàn)兩個(gè)2位二進(jìn)制數(shù)的乘法運(yùn)算。

解:設(shè)這兩個(gè)乘數(shù)為A=A1A0,B=B1B0,乘積Y=Y3Y2Y1Y0,列出乘法表如表6.2.3所示。

根據(jù)表6.2.3可以寫出Y的表達(dá)式:

根據(jù)上述表達(dá)式可畫出PROM存儲(chǔ)點(diǎn)陣圖,如圖6.2.12所示。

由于PROM的存儲(chǔ)單元是可擦除的,所以節(jié)點(diǎn)用“×”表示,其地址譯碼器單元不可擦除,故仍用“·”表示節(jié)點(diǎn)。圖6.2.12例6.2.2的PROM存儲(chǔ)點(diǎn)陣圖

6.3隨機(jī)存儲(chǔ)器

隨機(jī)存儲(chǔ)器也叫隨機(jī)讀/寫存儲(chǔ)器,簡(jiǎn)稱RAM。它可以在工作時(shí),隨時(shí)從任何一個(gè)指定的地址寫入(存入)或讀出(取出)信息。RAM最大的優(yōu)點(diǎn)是讀/寫方便,但也有信息容易丟失的缺點(diǎn),一旦電源關(guān)斷,所存儲(chǔ)的信息就會(huì)隨之消失,不利于長(zhǎng)期保存。根據(jù)存儲(chǔ)單元的不同,RAM可分為靜態(tài)RAM和動(dòng)態(tài)RAM。

1.RAM的結(jié)構(gòu)

隨機(jī)存儲(chǔ)器RAM的結(jié)構(gòu)與ROM類似,也是由地址譯碼器、存儲(chǔ)矩陣和讀寫控制電路組成的,如圖6.3.1所示。6.3.1RAM的電路結(jié)構(gòu)圖

1)存儲(chǔ)矩陣

存儲(chǔ)矩陣由大量的基本存儲(chǔ)單元組成,每個(gè)存儲(chǔ)單元可以存儲(chǔ)1位二進(jìn)制數(shù)碼(1或0)。與ROM存儲(chǔ)單元不同的是,RAM存儲(chǔ)單元的數(shù)據(jù)不是預(yù)先固定的,而取決于外部輸入的信息。要存得住這些信息,RAM存儲(chǔ)單元必須由具有記憶功能的電路構(gòu)成。

2)地址譯碼器

一個(gè)地址碼對(duì)應(yīng)著一條選擇線Wi。為了區(qū)別各個(gè)不同的字,將存放同一個(gè)字的存儲(chǔ)單元編為一組,并賦予一個(gè)號(hào)碼,即地址,故字單元也稱為地址單元。

存儲(chǔ)矩陣中存儲(chǔ)單元的編址方式有兩種:一種是單地址譯碼方式,適用于小容量存儲(chǔ)器;另一種是雙地址譯碼方式,適用于大容量存儲(chǔ)器。

單地址譯碼方式中,RAM內(nèi)部字線Wi選擇的是一個(gè)字的所有位。由于有n個(gè)地址輸入的RAM,具有2n個(gè)字,所以應(yīng)有2n根字線。圖6.3.2是16×8的存儲(chǔ)器單地址譯碼方式的結(jié)構(gòu)圖。圖6.3.2單地址譯碼方式的電路結(jié)構(gòu)圖

雙地址譯碼方式中,地址譯碼器分為兩個(gè),即行地址譯碼器和列地址譯碼器,圖6.3.3是雙地址譯碼方式的電路結(jié)構(gòu)圖。其輸出線分別為Xi、Yii。存儲(chǔ)矩陣中的某一個(gè)字能否被選中,由行地址線Xi和列地址線Yi共同決定。圖6.3.3雙地址譯碼方式的電路結(jié)構(gòu)

3)讀寫控制電路讀寫控制電路用于對(duì)電路的工作狀態(tài)進(jìn)行控制。當(dāng)?shù)刂纷g碼器選中相應(yīng)的存儲(chǔ)矩陣中的某個(gè)基本單元后,該基本存儲(chǔ)單元的輸出端與RAM內(nèi)部數(shù)據(jù)線D、D直接相連,是讀出該基本存儲(chǔ)單元中存儲(chǔ)的信息,還是將外部信息寫入到該基本存儲(chǔ)單元中,則由讀/寫控制電路的工作狀態(tài)決定?？刹捎酶唠娖交蛘叩碗娖阶鳛樽x/寫控制信,R/W為讀/寫控制輸入端。因?yàn)樵谕粫r(shí)間內(nèi),不可能同時(shí)把讀控制指令和寫控制指令送入RAM芯片,所以輸入數(shù)據(jù)線和輸出數(shù)據(jù)線可以合用一條,即雙向數(shù)據(jù)端I/O既可作為數(shù)據(jù)輸入端,將外部的數(shù)據(jù)信息寫入存儲(chǔ)矩陣;也可作為數(shù)據(jù)輸出端,讀出存儲(chǔ)矩陣中存儲(chǔ)的信息。

一片RAM芯片所能存儲(chǔ)的信息是有限的,往往需要把多片RAM組合組成一個(gè)容量更大的存儲(chǔ)器,以滿足實(shí)際工作的需要。這個(gè)存儲(chǔ)器進(jìn)行讀/寫操作時(shí),與哪一片RAM或者哪幾片RAM進(jìn)行數(shù)據(jù)交換工作,則需要通過片選控制信號(hào)進(jìn)行控制。CS即為片選控制輸入端,控制RAM芯片能否進(jìn)行數(shù)據(jù)交換。

(1)當(dāng)CS=0且R/W=1時(shí),讀/寫控制器工作在讀出狀態(tài),I/O=D,RAM存儲(chǔ)器中的信息被讀出;

(2)當(dāng)CS=0且R/W=0時(shí),讀/寫控制器工作在寫入狀態(tài),加到I/O端的輸入數(shù)據(jù)便被寫入指定的RAM存儲(chǔ)單元中;

(3)當(dāng)CS=1時(shí),所有的I/O端均處于禁止?fàn)顟B(tài),將存儲(chǔ)器內(nèi)部電路與外部連線隔離,既不能讀出,也不能寫入。

2.靜態(tài)RAM存儲(chǔ)單元(SRAM)

靜態(tài)存儲(chǔ)單元是在靜態(tài)觸發(fā)器的基礎(chǔ)上附加門控電路而構(gòu)成的,因此,它是靠觸發(fā)器的自保功能存儲(chǔ)數(shù)據(jù)的。

圖6.3.4是用六只N溝道增強(qiáng)型MOS管組成的靜態(tài)存儲(chǔ)單元。圖6.3.4六管靜態(tài)存儲(chǔ)單元

3.動(dòng)態(tài)RAM的存儲(chǔ)單元(DRAM)

動(dòng)態(tài)RAM存儲(chǔ)數(shù)據(jù)的原理是基于MOS管柵極電容存儲(chǔ)電荷效應(yīng)。由于漏電流的存在,電容上存儲(chǔ)的數(shù)據(jù)(電荷)不能長(zhǎng)久保存,必須定期給電容補(bǔ)充電荷,以避免存儲(chǔ)數(shù)據(jù)的丟失,這種操作稱為再生刷新。

早期采用的動(dòng)態(tài)存儲(chǔ)單元多為四管電路或三管電路。這兩種電路的優(yōu)點(diǎn)是,外圍控制電路比較簡(jiǎn)單,輸出信號(hào)也比較大;缺點(diǎn)是電路結(jié)構(gòu)仍不夠簡(jiǎn)單,不利于提高集成度。

單管動(dòng)態(tài)存儲(chǔ)單元是所有存儲(chǔ)單元中電路結(jié)構(gòu)最簡(jiǎn)單的一種。圖6.3.5是單管動(dòng)態(tài)MOS存儲(chǔ)單元的電路結(jié)構(gòu)圖。圖6.3.5單管動(dòng)態(tài)存儲(chǔ)單元

設(shè)CS上原來(lái)存儲(chǔ)有正電荷,其電壓UCS為高電平,而位線電壓UB=0,在執(zhí)行讀操作后,位線電平將上升為

4.RAM存儲(chǔ)容量的擴(kuò)展

在數(shù)字系統(tǒng)中,當(dāng)使用一片RAM器件不能滿足存儲(chǔ)容量要求時(shí),必須將若干片RAM連在一起,以擴(kuò)展存儲(chǔ)容量。擴(kuò)展的方法可以通過增加位數(shù)或字?jǐn)?shù)來(lái)實(shí)現(xiàn)。

1)位數(shù)的擴(kuò)展

當(dāng)實(shí)際需要的存儲(chǔ)系統(tǒng)的數(shù)據(jù)位數(shù)超過每一片存儲(chǔ)器的數(shù)據(jù)位數(shù),而每一片存儲(chǔ)數(shù)據(jù)的字?jǐn)?shù)夠用時(shí),需要進(jìn)行位數(shù)擴(kuò)展。

圖6.3.6是用8個(gè)256×1的RAM芯片擴(kuò)展成256×8位RAM的存儲(chǔ)系統(tǒng)框圖。圖中8片RAM的所有地址線、R/W、CS分別對(duì)應(yīng)連接在一起,而每一片的I/O端作為整個(gè)RAM的I/O端的一位,其總的存儲(chǔ)容量為每一片存儲(chǔ)容量的8倍。圖6.3.6RAM的位數(shù)擴(kuò)展連接法

2)字?jǐn)?shù)的擴(kuò)展

若每一片存儲(chǔ)數(shù)據(jù)位數(shù)夠用而字?jǐn)?shù)不夠用,則需要采用字?jǐn)?shù)擴(kuò)展方式。字?jǐn)?shù)的擴(kuò)展可以利用外加譯碼器控制存儲(chǔ)芯片的片選輸入端(CS)來(lái)實(shí)現(xiàn)。具體字?jǐn)?shù)擴(kuò)展的方法是:將幾片RAM的輸入/輸出端、讀/寫控制端、地址輸入端都對(duì)應(yīng)地并聯(lián)起來(lái),再用一個(gè)譯碼器控制各RAM芯片的片選端,其總字?jǐn)?shù)等于幾片RAM字?jǐn)?shù)之和。

圖6.3.7是采用字?jǐn)?shù)擴(kuò)展方式將4片256×8RAM芯片組成1024×8存儲(chǔ)器的連接圖。圖6.3.7RAM的字?jǐn)?shù)擴(kuò)展連接法

例如,A8A9=01,則RAM(2)片的CS=0,其余各片RAM的CS均為1,故第二片RAM被選中,只有該片的信息可以讀出并送至位線上,讀出的內(nèi)容則由低位地址A7~A0決定。4片RAM的地址分配情況如表6.3.1所示。顯然,四片RAM輪流工作,任何時(shí)候只有一片RAM處于工作狀態(tài),整個(gè)系統(tǒng)擴(kuò)大了4倍,而字長(zhǎng)仍為8位。

實(shí)際應(yīng)用中,常將兩種方法相互結(jié)合,以達(dá)到字?jǐn)?shù)和位數(shù)均擴(kuò)展的要求,因此,無(wú)論需要多大容量的存儲(chǔ)器系統(tǒng),均可利用容量有限的存儲(chǔ)器芯片,通過位數(shù)和字?jǐn)?shù)的擴(kuò)展來(lái)構(gòu)成。

例6.3.1

試用1024×4位RAM實(shí)現(xiàn)4096×8位存儲(chǔ)器。

解:4096×8位存儲(chǔ)器需要1024×4位RAM的芯片數(shù)為

根據(jù)字?jǐn)?shù)=2n可知,4096個(gè)字的地址線數(shù)n=12,利用兩片1024×4位RAM的并聯(lián)可以實(shí)現(xiàn)位擴(kuò)展,達(dá)到8位的要求。地址線A11、A10接譯碼器的輸入端,譯碼器的每一條輸出線對(duì)應(yīng)接到兩片1024×4位RAM的CS端,連接方式如圖6.3.8所示。圖6.3.8例6.3.1的RAM的字、位擴(kuò)展

本章小結(jié)

半導(dǎo)體存儲(chǔ)器是一種能夠存儲(chǔ)大量二值數(shù)據(jù)或信號(hào)的集成電路,其電路結(jié)構(gòu)由地址譯碼器、存儲(chǔ)矩陣和輸入/輸出電路三部分組成。根據(jù)讀、寫功能的不同,可將半導(dǎo)體存儲(chǔ)器分為只讀存儲(chǔ)器(ROM)和隨機(jī)存儲(chǔ)器(RAM)兩大類。

只讀存儲(chǔ)器(ROM)主要用于存儲(chǔ)固定數(shù)據(jù),其結(jié)構(gòu)可以用簡(jiǎn)化陣列圖來(lái)表示。根據(jù)數(shù)據(jù)寫入的方式,可將ROM分為掩模ROM(ROM)、可編程ROM(PROM)、可擦除可編程ROM(EPROM、E2PROM、快閃存儲(chǔ)器)。

隨機(jī)存儲(chǔ)器(RAM)可以隨機(jī)讀取或?qū)懭霐?shù)據(jù),但其存儲(chǔ)的數(shù)據(jù)只能在不斷電的情況下保存。根據(jù)隨機(jī)存儲(chǔ)器的結(jié)構(gòu),可將其分為靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)和動(dòng)態(tài)隨機(jī)存儲(chǔ)器(DRAM)。

當(dāng)存儲(chǔ)器的容量不能滿足存儲(chǔ)要求時(shí),可以將若干個(gè)存儲(chǔ)器的芯片組合起來(lái),采用擴(kuò)展的方法來(lái)擴(kuò)大存儲(chǔ)器的容量,構(gòu)成一個(gè)容量更大的存儲(chǔ)器。

半導(dǎo)體存儲(chǔ)器的應(yīng)用領(lǐng)域極為廣泛,是數(shù)字系統(tǒng)中不可缺少的重要組成部分,不僅在記錄數(shù)據(jù)或各種信號(hào)的場(chǎng)合需要用到存儲(chǔ)器,而且在設(shè)計(jì)組合邏輯電路時(shí)也可以利用存儲(chǔ)器,即:把地址輸入作為輸入邏輯變量,把數(shù)據(jù)輸出端作為函數(shù)輸出端,根據(jù)所需的邏輯函數(shù)寫入相應(yīng)的數(shù)據(jù),即可得到所需要的組合邏輯電路。

思考題與習(xí)題

6.1ROM有哪些種類,各有何特點(diǎn)。6.2指出下列ROM存儲(chǔ)系統(tǒng)各具有多少個(gè)存儲(chǔ)單元,應(yīng)有地址線、數(shù)據(jù)線、字線和位線各多少根。(1)256字×4位;(2)64K×1;(3)256K×4;(4)1M×8。6.3一個(gè)有16384個(gè)存儲(chǔ)單元的ROM,它的每個(gè)字是8位。試問它應(yīng)有多少個(gè)字,有多少根地址線和數(shù)據(jù)線。

6.4已知ROM如圖6.1所示,試列表說明ROM存儲(chǔ)的內(nèi)容。圖6.1題6.4圖

6.5ROM點(diǎn)陣圖及地址線上的波形圖如圖6.2所示,試畫出數(shù)據(jù)線D3~D0上的波形圖。圖6.2題6.5圖

6.6試用ROM設(shè)計(jì)一個(gè)組合邏輯電路,用來(lái)產(chǎn)生下列組邏輯函數(shù),并畫出存儲(chǔ)矩陣的點(diǎn)陣圖。

6.7試用ROM設(shè)計(jì)一個(gè)實(shí)現(xiàn)8421BCD碼到余3碼轉(zhuǎn)換的邏輯電路,要求選擇EPROM的容量,畫出簡(jiǎn)化陣列圖。

6.8圖6.3是用ROM構(gòu)成的七段譯碼電路框圖,A0~A3為ROM的輸入端;LT為試燈輸入端:當(dāng)LT=1時(shí),無(wú)論二進(jìn)制數(shù)為何值,數(shù)碼管七段全亮;當(dāng)LT=0時(shí),數(shù)碼管顯示與輸入的四位二進(jìn)制數(shù)對(duì)應(yīng)的十進(jìn)制數(shù)。試列出實(shí)現(xiàn)上述功能的ROM數(shù)據(jù)表,并畫出ROM的陣列圖(采用共陰極數(shù)碼管)圖6.3題6.8圖

6.9如圖6.4所示的電路是用3位二進(jìn)制計(jì)數(shù)器和8×4EPROM組成的波形發(fā)生器電路。在某時(shí)刻EPROM存儲(chǔ)的二進(jìn)制數(shù)據(jù)表如表6.1所示