微機(jī)原理第四章 16位微處理器

123概述8086/8088微處理器8086/8088的CPU總線第四章16位微處理器4主要操作時(shí)序

1微處理器概述

微處理器(microprocessor)是微型計(jì)算機(jī)的運(yùn)算及控制部件，也稱中央處理單元(CPU)。它本身不構(gòu)成獨(dú)立的工作系統(tǒng)，因而它也不能獨(dú)立地執(zhí)行程序。通常，微處理器由算術(shù)邏輯部件(ALU)、控制部件、寄存器組和片內(nèi)總線等幾部分組成。第一代微處理器是1971年Intel公司推出的4004，以后又推出了4040和8008。它們是4位及8位微處理器，只能進(jìn)行串行的十進(jìn)制運(yùn)算，集成度達(dá)到2000個(gè)晶體管／片，用在各種類型的計(jì)算器中已經(jīng)完全能滿足要求。第二代微處理器是1974年推出的8080，M6800及Z80等。它們是采用NMOS工藝的8位微處理器，集成度達(dá)到9000個(gè)晶體管／片。在許多要求不高的工業(yè)生產(chǎn)和科研開發(fā)中已可運(yùn)用。這些8位微處理器構(gòu)成的計(jì)算機(jī)系統(tǒng)對許多算術(shù)運(yùn)算和其他操作都必須編制程序。8位微處理器只有16位地址線，最多可尋址64K個(gè)存儲單元，對于具有大量數(shù)據(jù)的大型復(fù)雜程序都可能是不夠的。

1微處理器概述

20世紀(jì)70年代后期，超大規(guī)模集成電路(VLSI)投入使用，出現(xiàn)了第三代微處理器。Intel公司的8086／8088，Motorola公司的M68000和Zilog公司的Z8000等16位微處理器相繼問世，它們的運(yùn)算速度比8位微處理器快2～5倍，采用HMOS高密度工藝，集成度達(dá)29000個(gè)晶體管／片，趕上或超過了20世紀(jì)70年代小型機(jī)的水平。從此，傳統(tǒng)的小型計(jì)算機(jī)受到嚴(yán)峻的挑戰(zhàn)。20世紀(jì)80年代以來，Intel公司又推出了高性能的16位微處理器80186及80286。它們與8086／8088向上兼容。80286是為滿足多用戶和多任務(wù)系統(tǒng)的微處理器，速度比8086快5～6倍。處理器本身包含存儲器管理和保護(hù)部件，支持虛擬存儲體系。

1微處理器概述

1985年，第四代微處理器80386及M68020推出市場，集成度達(dá)45萬個(gè)晶體管／片。它們是32位微處理器，時(shí)鐘頻率達(dá)40MHz，速度之快、性能之高，足以同高檔小型機(jī)相匹敵?？傊?0世紀(jì)70年代至今，微處理器的發(fā)展是其他許多技術(shù)領(lǐng)域望塵莫及的，如1989年推出了80486，1993年推出了Pentium及80586等更高性能的32位及64位微處理器，它也促進(jìn)了其他技術(shù)的進(jìn)步。本章以講解16位8086／8088微處理器為中心，第5章再介紹80386，80486及Pentium等芯片的原理。因?yàn)樗鼈兪钱?dāng)今許多流行的微型計(jì)算機(jī)，如IBMPC及許多兼容機(jī)聯(lián)想，同方，COMPAQ等個(gè)人計(jì)算機(jī)的CPU。213概述8086/8088微處理器8086/8088的CPU總線16位微處理器4主要操作時(shí)序

微型機(jī)是由具有不同功能的一些部件組成的。中央處理單元(CPU)是微型機(jī)的心臟，它決定了微型機(jī)的結(jié)構(gòu)。要構(gòu)成一臺微型計(jì)算機(jī)，必須了解CPU的結(jié)構(gòu)。本節(jié)將詳細(xì)介紹8086/8088CPU的結(jié)構(gòu)，它是掌握80x86微處理器和IBMPC微型計(jì)算機(jī)的基礎(chǔ)。

8086和8088CPU的內(nèi)部基本相同，但它們的外部性能是有區(qū)別的。8086是16位數(shù)據(jù)總線，而8088是8位數(shù)據(jù)總線，在處理一個(gè)16位數(shù)據(jù)字時(shí)，8088需要兩步操作而8086只需要一步。8086和8088CPU的內(nèi)部都采用16位字進(jìn)行操作及存儲器尋址，兩者的軟件完全兼容，程序的執(zhí)行也完全相同。然而，由于8088要比8086有較多的外部存取操作，所以，對相同的程序，它將執(zhí)行得較慢。這兩種微處理器都封裝在相同的40腳雙列直插組件(DIP)中。

2.18086/8088CPU的結(jié)構(gòu)

8086CPU從功能上可分為兩部分，即總線接口部件(businterfaceunit，縮寫為BIU)和執(zhí)行部件EU(executionunit)。8086的內(nèi)部結(jié)構(gòu)如下圖所示。圖的左半部分為執(zhí)行單元EU，右半部分為總線接口單元BIU。EU不與外部總線(或稱外部世界)相聯(lián)，它只負(fù)責(zé)執(zhí)行指令。而BIU則負(fù)責(zé)從存儲器或外部設(shè)備中讀取指令和讀/寫數(shù)據(jù)，即完成所有的總線操作。這兩個(gè)單元處于并行工作狀態(tài)，可以同時(shí)進(jìn)行讀/寫操作和執(zhí)行指令的操作。這樣就可以充分利用各部分電路和總線，提高微處理器執(zhí)行指令的速度。

2.18086/8088CPU的結(jié)構(gòu)直接尋址的執(zhí)行MOVAX,DS:[2000H]（1）執(zhí)行單元EU(executionunit)（2）總線接口單元BIU(businterfaceunit)EU負(fù)責(zé)執(zhí)行指令，完成兩種操作：算術(shù)邏輯運(yùn)算、計(jì)算存儲器操作數(shù)的偏移地址BIU完成所有的總線操作EU和BIU并行工作，可以同時(shí)進(jìn)行讀/寫操作和執(zhí)行指令的操作2.18086/8088CPU的結(jié)構(gòu)8個(gè)通用寄存器2個(gè)控制寄存器4個(gè)段寄存器2.28086/8088的寄存器通用寄存器共8個(gè)：AX,BX,CX,DX,SP,BP,SI,DI，均為16位,在EU部件中AX,BX,CX,DX均可分成高8位和低8位，作為獨(dú)立的8位寄存器使用：AH,AL,BH,BL,CH,CL,DH,DLAX——累加器，BX——基址寄存器CX——計(jì)數(shù)寄存器，DX——數(shù)據(jù)寄存器SP——堆棧指示器，BP——基址指示器SI——源變址寄存器，DI——目的變址寄存器1.通用寄存器2.28086/8088的寄存器IP——硬件電路，能自動跟蹤指令地址。

在開始執(zhí)行程序時(shí),賦給IP第一條指令的地址,然后每取一條指令,IP的值就自動指向下一條指令的地址2.指令指示器IP(instructionpoint)2.28086/8088的寄存器9個(gè)標(biāo)志位，其中6個(gè)狀態(tài)標(biāo)志，3個(gè)控制標(biāo)志3.狀態(tài)標(biāo)志寄存器(statusflags)2.28086/8088的寄存器進(jìn)位標(biāo)志位CF加減運(yùn)算執(zhí)行后，最高位有進(jìn)位或借位，CF=1；無進(jìn)位或借位，CF=0主要用于多字節(jié)加減運(yùn)算輔助進(jìn)位標(biāo)志位AF最低4位D3～D0位有進(jìn)位或借位，AF=1；無進(jìn)位或借位，AF=0用于BCD數(shù)的算術(shù)運(yùn)算(調(diào)整)指令

（1）狀態(tài)標(biāo)志反映EU執(zhí)行算術(shù)或邏輯運(yùn)算后的結(jié)果2.28086/8088的寄存器溢出標(biāo)志位OF運(yùn)算結(jié)果超出了機(jī)器數(shù)所能表示的數(shù)的范圍OF=1；反之，OF=0該標(biāo)志表示運(yùn)算結(jié)果是否產(chǎn)生了溢出符號標(biāo)志位SF結(jié)果為負(fù)數(shù)，SF=1；結(jié)果為正數(shù)，SF=0零標(biāo)志位結(jié)果為0，ZF=1；結(jié)果不為0，ZF=0奇偶標(biāo)志位PF結(jié)果低八位中1的個(gè)數(shù)為偶數(shù)，PF=1；為奇數(shù)，PF=0。用于檢查數(shù)據(jù)在傳送過程中是否發(fā)生錯(cuò)誤

2.28086/8088的寄存器方向標(biāo)志位DF控制數(shù)據(jù)串操作指令的步進(jìn)方向

DF=1,地址增址;DF=0,地址減址中斷允許標(biāo)志位IF控制CPU是否開中斷.IF=1,

CPU開中斷IF=0,

CPU關(guān)中斷追蹤標(biāo)志位TF（陷阱標(biāo)志位）TF=1，CPU單步執(zhí)行程序，常用于程序的調(diào)試TF=0，CPU正常執(zhí)行程序

（2）控制標(biāo)志用于控制CPU的操作。2.28086/8088的寄存器8086/8088有20條地址線，存儲器的物理地址必須用20位二進(jìn)制數(shù)表示。ALU只能處理16位的地址運(yùn)算，與地址有關(guān)的寄存器都只有16位。因此8086/8088把20位的存儲器地址分成若干個(gè)段來表示。段寄存器就是用來存放段基址（段的起始地址的高16位地址）的寄存器。段內(nèi)再由16位二進(jìn)制數(shù)來尋址，段內(nèi)尋址的16位二進(jìn)制數(shù)是段起始地址到存儲單元的字節(jié)距離，稱為段內(nèi)偏移地址。存儲單元的地址由段基址或段寄存器和偏移地址兩部分組成，用冒號連接段基址或段寄存器和偏移地址，像這樣表示的地址稱為邏輯地址。

段基址：偏移地址或段寄存器：偏移地址4.段寄存器2.28086/8088的寄存器CS——存放代碼段的段基址SS——存放堆棧段的段基址DS——存放數(shù)據(jù)段的段基址ES——存放附加數(shù)據(jù)段的段基址代碼段的邏輯地址——CS:IP堆棧段的邏輯地址——SS:SP

1.存儲器分段

8086/8088有20條地址線，可以尋址1M字節(jié)，每個(gè)字節(jié)所對應(yīng)的20位的地址稱為物理地址。20位的物理地址在CPU內(nèi)部就應(yīng)有20位的地址寄存器，而機(jī)內(nèi)的寄存器是16位的，16位寄存器只能尋址64KB。所以把1M字節(jié)的存儲器分為若干個(gè)邏輯段，其中每一個(gè)段最多可尋址64KB。存儲器的分段并不是唯一的，段與段之間可以部分重疊、完全重疊、連續(xù)排列、斷續(xù)排列，允許它們在整個(gè)存儲空間浮動，非常靈活。對于一個(gè)具體的存儲單元來說，它可以屬于一個(gè)邏輯段，也可以同時(shí)屬于幾個(gè)邏輯段。如下圖所示，地址00000H～0FFFFH為一個(gè)段，地址00010～1000FH為一個(gè)段，……，地址F0000H～FFFFFH為一個(gè)段。00020H單元既屬于00000H～0FFFFH段，又屬于00010H～1000FH段，同時(shí)還屬于00020H～1001FH段。段基址和偏移地址一樣都是16位無符號二進(jìn)制整數(shù)，其值可為0000H～FFFFH，這樣每一個(gè)段就一定開始于一個(gè)能被16整除的地址(即該地址的最低四位為全0)。2.3存儲器分段和物理地址的生成2.3存儲器分段和物理地址的生成將段寄存器的值即段基址乘以10H(將16位二進(jìn)制數(shù)邏輯左移4位)得到20位的段首址，然后與16位的偏移地址相加得到20位的物理地址，如右圖所示。

2.物理地址的形成：

段寄存器的值×10H+偏移地址2.3存儲器分段和物理地址的生成例如：邏輯地址0001H：1010H對應(yīng)的物理地址為00010H+1010H=01020H再如：邏輯地址0101H：0010H對應(yīng)的物理地址為01010H+0010H=01020H2.3存儲器分段和物理地址的生成321概述8086/8088微處理器8086/8088的CPU總線16位微處理器4主要操作時(shí)序3.18086/8088的引線及功能

8086/8088均為40條引線、雙列直插式封裝，某些引線有多重功能，其功能轉(zhuǎn)換有兩種情況：一種是分時(shí)復(fù)用，另一種是按組態(tài)定義.最小組態(tài)→用8088微處理器構(gòu)成一個(gè)較小系統(tǒng)，即所連的存儲器容量不大，I/O端口也不多，此時(shí)系統(tǒng)的控制總線由8088直接提供.最大組態(tài)→用8088構(gòu)成一個(gè)較大系統(tǒng)時(shí)，系統(tǒng)的控制信號不能由CPU直接提供，而必須由總線控制器控制產(chǎn)生.用8088微處理器構(gòu)成系統(tǒng)時(shí)，有兩種不同的組態(tài)：數(shù)據(jù)與低8位地址分時(shí)復(fù)用狀態(tài)與高4位地址分時(shí)復(fù)用最大（最小）組態(tài)下的控制信號8088CPU引線的排列

與組態(tài)無關(guān)的引線電源和定時(shí)線控制工作在什么組態(tài)8088CPU的引線信號：1.地址和數(shù)據(jù)線2.控制和狀態(tài)線3.電源和定時(shí)線（1）AD7～AD0低8位地址/數(shù)據(jù)線.利用內(nèi)部的多路開關(guān)，數(shù)據(jù)與低8位地址分時(shí)復(fù)用這些引線.當(dāng)CPU訪問存儲器或外設(shè)時(shí)，先輸出訪問地址，由外部鎖存器鎖存地址，再讀/寫所需要的數(shù)據(jù)（2）A15～A8中間8位地址線.8088內(nèi)部鎖存1.地址和數(shù)據(jù)線3.18086/8088的引線及功能（3）A19～A16/S6～S3高四位地址/狀態(tài)線.地址與狀態(tài)分時(shí)復(fù)用.訪問外設(shè)時(shí)，4位地址線不用.存儲器的讀/寫和I/O操作時(shí)這些線用來輸出狀態(tài)信息：S6S5S4S30F的IF位00ES01SS10CS11DS3.18086/8088的引線及功能分兩種：一種8088組態(tài)有關(guān)的線，另一類是與組態(tài)無關(guān)的線(1)MN/MX

控制8088工作與什么組態(tài).接電源（+5V），8088處于最小組態(tài)，接地，8088處于最大組態(tài)(2)最小組態(tài)下的控制信號線IO/M輸入輸出/存儲器選擇信號.輸出低電平→訪存；輸出高電平→訪問I/O端口WR寫信號.低電平有效，在執(zhí)行存儲器或I/O端口的寫操作時(shí)輸出的一個(gè)選通信號INTA中斷響應(yīng)信號.低電平有效.是8088響應(yīng)外部INTR而發(fā)出的中斷響應(yīng)信號2.控制和狀態(tài)線3.18086/8088的引線及功能ALE地址鎖存允許信號.是8088發(fā)出的選通脈沖，將AD7～AD0和A19/S6～A16/S3上出現(xiàn)的地址鎖存到外部地址鎖存器中DT/R數(shù)據(jù)發(fā)送/接收信號.低電平→接收數(shù)據(jù)，高電平→發(fā)送數(shù)據(jù)DEN數(shù)據(jù)允許信號.低電平有效SSO系統(tǒng)狀態(tài)輸出信號.與IO/M、DT/R一起，反映8088所執(zhí)行的操作HOLD保持請求信號.用于直接存儲器存取操作，即DMA請求輸入信號HLDA保持響應(yīng)信號.DMA響應(yīng)回答信號3.18086/8088的引線及功能(3)最大組態(tài)下的控制信號線S2，S1，S03個(gè)狀態(tài)信號.其譯碼輸出作為8088工作在最大組態(tài)時(shí)，對存儲器和I/O端的口讀/寫操作信號.3個(gè)狀態(tài)信號與CPU所執(zhí)行的操作見P177,表4-1RQ/GT0、RQ/GT1

總線請求/允許信號.雙向，低電平有效.兩個(gè)外設(shè)同時(shí)發(fā)出總線請求時(shí)，RQ/GT0優(yōu)先權(quán)高于RQ/GT1LOCK鎖定信號.低電平有效.該信號由前綴指令LOCK使其有效；有效時(shí)，別的總線設(shè)備不能取得對系統(tǒng)3總線的控制權(quán)QS0，QS1

隊(duì)列狀態(tài)信號.用于提供8088指令隊(duì)列狀態(tài)3.18086/8088的引線及功能(4)與組態(tài)無關(guān)的引線RD讀選通信號.低電平時(shí)有效，表示正在進(jìn)行存儲器或I/O讀操作READY準(zhǔn)備就緒信號.是CPU尋址的存儲器或I/O口送來的響應(yīng)信號TEST測試信號.它是由WAIT指令測試的信號.低電平時(shí)，執(zhí)行WAIT后面的指令；高電平時(shí)，CPU進(jìn)入空轉(zhuǎn)等待狀態(tài)INTR中斷請求信號.它是外設(shè)發(fā)來的可屏蔽中斷請求信號，可由標(biāo)志寄存器中的中斷允許標(biāo)志位來屏蔽NMI非屏蔽中斷請求信號.它是邊沿觸發(fā)信號，是不可屏蔽的RESET

復(fù)位信號3.18086/8088的引線及功能VCC電源線.要求加5V±10%的電壓GND地線.8086/8088有兩條地線，這兩條地線都要接地CLK時(shí)鐘信號.一般由時(shí)鐘信號發(fā)生器8284輸出，它提供8088的定時(shí)操作.8088的標(biāo)準(zhǔn)時(shí)鐘頻率為5MHz

3.電源和定時(shí)線3.18086/8088的引線及功能3.28088的CPU系統(tǒng)1.地址鎖存器8088在訪問存儲器或I/O設(shè)備時(shí)，低8位/高4位地址與數(shù)據(jù)/狀態(tài)分時(shí)復(fù)用，先輸出地址，后輸出數(shù)據(jù)/狀態(tài)，為了不使先送出的地址丟失，用8088組建系統(tǒng)時(shí)，必須用地址鎖存器

三態(tài)地址鎖存器8282、74LS37374LS373→8D鎖存器，其引線排列和功能為：3.28088的CPU系統(tǒng)2.雙向總線驅(qū)動器74LS245→8總線傳送器，引線排列如圖：功能：輸出允許G傳送方向DIR

操作

LHA→BLLB→AH×

隔離→增強(qiáng)8088的負(fù)載能力3.28088的CPU系統(tǒng)3.時(shí)鐘發(fā)生器8284A

8088內(nèi)部沒有時(shí)鐘信號產(chǎn)生電路。而用8284向8088及系統(tǒng)提供符合定時(shí)要求的時(shí)鐘信號CLK、準(zhǔn)備好信號READY、復(fù)位信號RESET其內(nèi)部結(jié)構(gòu)的框圖如下圖所示：3.28088的CPU系統(tǒng)8284A的框圖3.28088的CPU系統(tǒng)4.總線控制器8288

作用：工作在最大組態(tài)時(shí)，8088不直接提供總線控制信號（如ALE、存儲器讀/寫、I/O讀寫等），它只提供狀態(tài)信號S0～S2，8288對狀態(tài)信號譯碼轉(zhuǎn)換為總線控制信號電路：狀態(tài)譯碼器

→對S0～S2譯碼命令信號發(fā)生器→產(chǎn)生命令信號控制信號產(chǎn)生器→產(chǎn)生總線控制信號；控制邏輯→控制8288工作方式。3.28088的CPU系統(tǒng)命令信號

MRDC存儲器讀命令.通知被選中單元，把數(shù)據(jù)發(fā)送到數(shù)據(jù)總線上MWTC存儲器寫命令.把數(shù)據(jù)線上的數(shù)據(jù)，寫入被選中存儲單元IORCI/O讀命令.通知被選中I/O口，把數(shù)據(jù)發(fā)送到數(shù)據(jù)總線上IOWCI/O寫命令.把數(shù)據(jù)線上的數(shù)據(jù)寫入被選中I/O口AMWC存儲器超前寫.同MWTC，只是提前一個(gè)時(shí)鐘脈沖AIOWCI/O超前寫.同IOWC，超前一個(gè)時(shí)鐘脈沖INTA中斷響應(yīng)命令4.總線控制器8288

3.28088的CPU系統(tǒng)總線控制信號

DT/R數(shù)據(jù)發(fā)送/接收信號DEN數(shù)據(jù)允許信號MCE/PDEN設(shè)備級聯(lián)允許/外部數(shù)據(jù)允許信號ALE地址鎖存信號4.總線控制器8288

3.28088的CPU系統(tǒng)5.最小組態(tài)下的8088CPU系統(tǒng)

8088工作于最小組態(tài)系統(tǒng)地址總線系統(tǒng)數(shù)據(jù)總線系統(tǒng)控制總線3.28088的CPU系統(tǒng)A19～A16，A7～A0為分時(shí)復(fù)用線，必須用地址鎖存器74LS373或8282把這12位地址鎖存.A15～A8不用鎖存.在此全部鎖存數(shù)據(jù)線可加雙向驅(qū)動器，也可直接輸出（小系統(tǒng)）.用8088的數(shù)據(jù)允許信號DEN接245的OE，8088的的收發(fā)控制DT/R接245的DIR8088的控制線可直接作系統(tǒng)控制總線，RD、WR和IO/M經(jīng)組合形成存儲器讀/寫信號和I/O讀/寫信號.組合邏輯電路如右圖所示。5.最小組態(tài)下的8088CPU系統(tǒng)

3.28088的CPU系統(tǒng)6.最大組態(tài)下的8088CPU系統(tǒng)

8088工作于最大組態(tài)8288工作在系統(tǒng)總線方式管理系統(tǒng)中斷系統(tǒng)地址總線系統(tǒng)數(shù)據(jù)總線8288控制形成控制總線3.28088的CPU系統(tǒng)423概述8086/8088微處理器8086/8088的CPU總線16位微處理器1主要操作時(shí)序計(jì)算機(jī)是在程序控制下工作的，每條指令的執(zhí)行，都要經(jīng)過取指，譯碼，執(zhí)行三個(gè)階段，這些操作都是在時(shí)鐘脈沖CLK的統(tǒng)一控制下一步一步進(jìn)行的，它們都需要一定的時(shí)間

T狀態(tài)→CPU處理動作的最小單位，即一個(gè)時(shí)鐘周期.如：8088的時(shí)鐘頻率為5MHz，故時(shí)鐘周期或1個(gè)T狀態(tài)為200ns

指令周期→執(zhí)行一條指令所需要的時(shí)間.8088中不同指令的指令周期是不等長的.最短2個(gè)時(shí)鐘周期，最長200個(gè)時(shí)鐘周期（如：16位乘除法指令）

總線周期→把指令周期劃分為一個(gè)個(gè)總線周期.基本的總線周期有存儲器讀/寫、I/O端口讀/寫和中斷響應(yīng)周期如,從存儲器存取一個(gè)字節(jié)就是一個(gè)總線周期4.1指令周期、總線周期和T狀態(tài)8086／8088CPU中各單元之間以及與外設(shè)的數(shù)據(jù)交換，都是通過總線來進(jìn)行的?？偩€周期有兩種情況，即總線讀周期及總線寫周期?？偩€讀周期指CPU從存儲器或外設(shè)端口讀取數(shù)據(jù)?？偩€寫周期指CPU把數(shù)據(jù)寫入存儲器或外設(shè)端口。1.最小模式下的總線操作4.2最小組態(tài)下的時(shí)序CLKM/IOM/IO=1,讀M,M/IO=0,讀I/O.

A19/S6~A16/S3

地址輸出 狀態(tài)輸出T1T2T3TWTWT4BHE/S7

A15~A8AD7~AD0地址輸出 數(shù)據(jù)輸入ALE

RD

DT/RDEN圖8086/8088最小組態(tài)讀周期時(shí)序BHE/S7：在T1狀態(tài)，輸出的BHE信號常常作為奇地址存儲體的體選信號，偶地址存儲體的體選信號用地址A0。AD15～AD0：在T1狀態(tài)，輸出地址信息；在T2狀態(tài)，進(jìn)入高阻狀態(tài)，為讀入數(shù)據(jù)作準(zhǔn)備；T3~T4狀態(tài)，數(shù)據(jù)呈現(xiàn)在該總線上。ALE：在T1狀態(tài)，輸出地址鎖存信號。RD：在T2~T4期間，輸出讀脈沖。DT/R、DEN：DT/R用作控制數(shù)據(jù)的傳輸方向，DEN實(shí)現(xiàn)數(shù)據(jù)的選通。TW狀態(tài)：CPU在T3狀態(tài)的前沿（下降沿處）對READY信號進(jìn)行采樣，以確定是否增加TW。在最后一個(gè)TW狀態(tài)中，總線的動作和在T3狀態(tài)時(shí)完全一樣。T4狀態(tài)：在T4狀態(tài)和前一個(gè)狀態(tài)交界的下降沿處，CPU對數(shù)據(jù)總線進(jìn)行采樣，從而獲得數(shù)據(jù)。（1）M/IO：從T1狀態(tài)到T4狀態(tài)一直保持有效。A19/A6～A16/S3：在T1狀態(tài)，輸出地址信息；在其它狀態(tài) 輸出狀態(tài)信息S6～S3。M/IO:

當(dāng)CPU準(zhǔn)備開始一個(gè)總線讀周期時(shí)，用M/IO信號指出當(dāng)前執(zhí)行的讀操作是從存儲器讀，還是從I/O端口讀。M/IO信號的有效電平一直保持到整個(gè)總線周期的結(jié)束。AD7～AD0,A8～A15,A19/S7～A16/S3:在T1狀態(tài)，CPU經(jīng)地址/數(shù)據(jù)復(fù)用線AD7～AD0,A8～A15，地址/狀態(tài)復(fù)用線A19/S7～A16/S3發(fā)出20位地址信息。(1)T1狀態(tài)

BHE,ALE:發(fā)出地址信息的同時(shí)BHE和ALE控制信號有效。BHE信號用來表示高位數(shù)據(jù)線上的信息可以使用，用該信號作為奇地址存儲體的選擇信號，配合地址信號來實(shí)現(xiàn)對存儲單元的尋址。ALE信號作為地址鎖存信號，啟動鎖存器8212，在ALE信號下降沿將20位地址和BHE信號鎖存。從而把地址信息和狀態(tài)信息分開。

(2)T2狀態(tài)

A19/S6～A16/S3:在T2狀態(tài)時(shí)，A19/S6～A16/S3上的地址信號消失，而出現(xiàn)S6～S3狀態(tài)信號，這些狀態(tài)信號保持到讀周期結(jié)束，狀態(tài)信號用來表明當(dāng)前正在使用哪一個(gè)段寄存器，指示可屏蔽中斷允許標(biāo)志IF的狀態(tài)，以及表明8086CPU當(dāng)前是連在總線上。AD7～AD0,A8～A15:變成高阻狀態(tài)，為讀入數(shù)據(jù)作準(zhǔn)備。RD:有效信號為由高電平變成低電平，送至存儲器或I/O端口，開始從被選中的存儲單元或I/O端口讀取數(shù)據(jù)。

DEN:也變成低電平有效信號，啟動收發(fā)器8286，與在T1狀態(tài)時(shí)已有效的DT/信號一樣，做好了接收來自存儲器或I/O端口的數(shù)據(jù)。

(3)T3狀態(tài)

AD7～AD0,A8～A15：若存儲器或I/O端口已做好數(shù)據(jù)準(zhǔn)備而不需要等待狀態(tài)時(shí)，在T3期間將數(shù)據(jù)放到數(shù)據(jù)總線上，在T3結(jié)束時(shí)，CPU從AD7～AD0,A8～A15上讀取數(shù)據(jù)。(4)TW狀態(tài)若存儲器或I/O設(shè)備來不及把數(shù)據(jù)放到數(shù)據(jù)總線上，則發(fā)出一個(gè)低電平信號到CPU的READY端，使CPU在T3和T4之間插入一個(gè)或幾個(gè)TW狀態(tài)等待存儲器或I/O端口的數(shù)據(jù)。8086CPU這時(shí)的工作過程是：在T3狀態(tài)開始測試READY引腳信號，若發(fā)現(xiàn)為高電平，則表示存儲器或I/O端口能按時(shí)將數(shù)據(jù)送上數(shù)據(jù)總線，T3狀態(tài)之后即進(jìn)入T4狀態(tài)；若測試到READY為低電平，則在T3狀態(tài)結(jié)束后，不進(jìn)入T4狀態(tài)，而插入一個(gè)或幾個(gè)TW狀態(tài)，在每個(gè)TW狀態(tài)開始，CPU都測試READY線，只有發(fā)現(xiàn)它為高電平后，才在該TW結(jié)束后進(jìn)入T4狀態(tài)。

在最后一個(gè)TW狀態(tài)，數(shù)據(jù)已經(jīng)出現(xiàn)在數(shù)據(jù)總線上。所以，在最后一個(gè)TW狀態(tài)中，總線的動作和基本總線周期中T3狀態(tài)所完成的動作完全一樣。而在其他的TW狀態(tài)，所有控制信號的電平和T3狀態(tài)的一樣，但數(shù)據(jù)尚未出現(xiàn)在數(shù)據(jù)總線上。(5)T4狀態(tài)

所有引腳：恢復(fù)T1前狀態(tài)。在T4狀態(tài)和前一個(gè)狀態(tài)交界的下降沿處，CPU對數(shù)據(jù)總線進(jìn)行采樣，讀取數(shù)據(jù)。

圖

最小組態(tài)下的總線寫周期時(shí)序：CLK

T1T2T3TW…TWT4

M/IO

A19/S6~A16/S3地址輸出狀態(tài)輸出

BHE/S7

地址數(shù)據(jù)輸出

ALE

WRDT/RDENM/IO=1,讀M,M/IO=0,讀I/O.

A15~A8AD7~AD02.8086CPU最小模式下的總線寫周期(1)T1狀態(tài)

首先使M/IO控制信號有效，指明是對存儲器還是對I/O接口進(jìn)行操作。此有效電平一直保持到T4狀態(tài)才結(jié)束。同時(shí)由A19/S6～A16/S3和AD15～AD0

的復(fù)用引腳發(fā)出將要訪問的存儲單元或I/O接口的20位地址。發(fā)出地址鎖存信號ALE。ALE的下降沿對地址信號進(jìn)行鎖存，同時(shí)也對M/IO信號和BHE