2024全國(guó)職業(yè)院校技能大賽GZ099集成電路應(yīng)用開(kāi)發(fā)賽項(xiàng)賽題

1集成電路應(yīng)用開(kāi)發(fā)賽項(xiàng)來(lái)源于集成電路行業(yè)真實(shí)工作一、集成電路設(shè)計(jì)驗(yàn)證(一)子任務(wù)1使用集成電路設(shè)計(jì)軟件，根據(jù)下面功能要求，使用0.18μm工藝PDK,設(shè)計(jì)集成電路原理圖并進(jìn)行功能仿真；在此基礎(chǔ)上完成版圖設(shè)計(jì)和驗(yàn)證。設(shè)計(jì)一個(gè)鑒幅器，它有兩個(gè)穩(wěn)定狀態(tài)，從一個(gè)狀態(tài)到另一個(gè)狀態(tài)的轉(zhuǎn)換取決于輸入信號(hào)的幅度，可以將非矩形脈沖(1)根據(jù)給定的工藝庫(kù)選擇P和N兩種MOS管，其溝(2)設(shè)置電路引腳，包括1個(gè)電源VCC(電源值為5V)、1個(gè)地信號(hào)GND、1個(gè)輸入信號(hào)端VIN、1個(gè)信號(hào)輸出端(3)根據(jù)裁判現(xiàn)場(chǎng)抽取確定VTP、VTN值，選手運(yùn)行仿真程序，確定相應(yīng)管子的溝道寬度，并展示輸出結(jié)果。2(4)完成版圖設(shè)計(jì)，需考慮放置焊盤(pán)和布局的合理性，(1)只允許展示已完成的電路圖、仿真圖、DRC檢查和LVS驗(yàn)證結(jié)果、版圖及尺寸。(2)不能進(jìn)行增加、刪除、修改、連線等操作。(二)子任務(wù)2利用給定的FPGA芯片內(nèi)部資源，根據(jù)要求設(shè)計(jì)邏輯模塊，完成功能仿真驗(yàn)證并下載至FPGA芯片驗(yàn)證功能。(1)FPGA應(yīng)用系統(tǒng)板開(kāi)發(fā)場(chǎng)提供的已經(jīng)設(shè)計(jì)完成的FPGA應(yīng)用基礎(chǔ)板，另外一部分是首先根據(jù)比賽所提供的PCB板和電子元器件以及相關(guān)裝配圖等，進(jìn)行FPGA應(yīng)用開(kāi)發(fā)板的設(shè)計(jì)及焊接；在此基礎(chǔ)上將比賽現(xiàn)場(chǎng)提供的FPGA應(yīng)用基礎(chǔ)板裝接到FPGA應(yīng)用開(kāi)(2)FPGA程序設(shè)計(jì)與下載驗(yàn)證設(shè)計(jì)一個(gè)狀態(tài)機(jī)，該狀態(tài)機(jī)包括1個(gè)時(shí)鐘信號(hào)，1個(gè)信號(hào)輸入端IN和3個(gè)信號(hào)輸出端OUT1、OUT0、HZ。狀態(tài)機(jī)的狀態(tài)轉(zhuǎn)移要求如表1所示，在CLK上升沿觸發(fā)進(jìn)行狀態(tài)3轉(zhuǎn)移。比賽選手采用VerilogHDL語(yǔ)言，并使用相關(guān)軟件完成電路設(shè)計(jì)和功能仿真，并將設(shè)計(jì)下載到FPGA應(yīng)用系統(tǒng)板序號(hào)狀態(tài)轉(zhuǎn)移轉(zhuǎn)移條件12345678(1)采用FPGA應(yīng)用系統(tǒng)板頻率為32MHz的晶振；(2)選手設(shè)計(jì)一個(gè)分頻器，將32MHz進(jìn)行分頻，產(chǎn)生的信號(hào)作為表1所示狀態(tài)機(jī)的時(shí)鐘輸入；(3)設(shè)計(jì)表1所示的狀態(tài)機(jī)；(4)使用VerilogHDL設(shè)計(jì)七段數(shù)碼管譯碼電路；(5)將OUT1OUT0組合的二進(jìn)制數(shù)經(jīng)譯碼后，送到FPGA應(yīng)用系統(tǒng)擴(kuò)展板的七段數(shù)碼管上進(jìn)行顯示，從數(shù)碼管上直接讀出0,1,2,3這四個(gè)數(shù)。4(1)只允許展示已完成的電路圖、驗(yàn)證結(jié)果等。(2)FPGA系統(tǒng)板不能進(jìn)行增加、刪除、修改、連線等5(一)子任務(wù)1基于集成電路工藝仿真平臺(tái)，回答集成電路制造環(huán)節(jié)相(1)二氧化硅厚度的測(cè)量方法中最精確的是：()。B、光學(xué)干涉法C、橢圓偏振光法(2)視頻中正在進(jìn)行塑封作業(yè)，若①部件閉合壓力不足，可能會(huì)造成()。A.塑封料填充不足B.開(kāi)模失敗C.溢料D.塑封體變色(3)二氧化硅的干法刻蝕所采用的等離子體為()。6(4)使用有機(jī)溶劑清洗時(shí)，按()的順序進(jìn)行才能收到(5)氮化硅腐蝕一般采用以()為基礎(chǔ)的水溶液。A、鹽酸B、硝酸C、氫氟酸D、磷酸(6)以立式氧化擴(kuò)散爐為例，以下氧化擴(kuò)散方式正確的1)產(chǎn)品放置完成后在電腦終端輸入控制片ID。2)在電腦終端輸入操作設(shè)備ID、硅片批號(hào)等。3)放置硅片盒后，在設(shè)備上確認(rèn)硅片批號(hào)等信息后按下4)將一定數(shù)量的硅片盒放在立式氧化擴(kuò)散爐設(shè)備的loader窗口，確認(rèn)放好后按下按鈕進(jìn)行操作。5)等待設(shè)備傳片，傳完片后石英舟上升進(jìn)入爐管。76)按同樣的方法將控制片放置在氧化爐窗口。中現(xiàn)象②表示的環(huán)節(jié)是()。B.植球C.走線況。若發(fā)現(xiàn)針痕有異常，應(yīng)()。8(9)氣相外延生長(zhǎng)硅常常采用哪種氣體進(jìn)行拋光?()。(10)含有薄膜所需要的原子或分子的化學(xué)物質(zhì)在反應(yīng)室內(nèi)混合并在氣態(tài)下發(fā)生化學(xué)反應(yīng)，其原子或分子淀積在晶圓表面并聚集，形成薄膜的工藝是()。(1)封裝工藝中，晶圓劃片機(jī)顯示區(qū)可以進(jìn)行()等操A、給其他操作人員發(fā)送消息B、設(shè)置參數(shù)C、切割道對(duì)位D、操作過(guò)程中做筆記(2)IC制造中用的光刻膠一般由()組成。B、增感劑9D、去離子水(3)影響顯影工藝的因素有()。B、顯影液濃度D、工序的溫度和時(shí)間(4)由沙子到多晶硅的化學(xué)反應(yīng)有哪些?()(5)切筋成型前進(jìn)行芯片檢查，下列需要進(jìn)行剔除的芯B、引線框架不平C、鍍錫露銅D、引腳斷裂(6)光刻膠膜的最終厚度是由哪些因素決定的?()。A、光刻膠黏度B、旋轉(zhuǎn)速度C、表面張力D、光刻膠干燥性(7)SC-2清洗液的成分是什么?()。(8)能夠去除金屬離子的清洗液是什么?()。(9)制備二氧化硅常常采用的CVD方法有()。D、ALD原子沉積(10)硅常用的濕法刻蝕溶液為()。A、熱磷酸C、硝酸D、硫酸(二)子任務(wù)2基于集成電路工藝仿真平臺(tái)，進(jìn)行集成電路制造環(huán)節(jié)相(1)考核技能點(diǎn)熔融和凈化過(guò)程、晶體生長(zhǎng)的控制和優(yōu)化、晶體形態(tài)和尺寸的調(diào)整、晶體切割和拋光、晶圓的平整化和清潔處理，確保(2)具體操作在虛擬仿真中通過(guò)設(shè)置拉晶機(jī)、切片機(jī)等設(shè)備參數(shù)、執(zhí)行工藝流程并以操作、圖片或問(wèn)答的形式考查對(duì)材料準(zhǔn)備、爐管轉(zhuǎn)載、生長(zhǎng)區(qū)域形成、晶柱拉伸、切割拋光等工藝流程2.氧化工藝(1)考核技能點(diǎn)考查操作氧化爐分批自動(dòng)進(jìn)料，并在爐管內(nèi)開(kāi)始氧化的過(guò)程，同時(shí)為保證后續(xù)工藝質(zhì)量，需要檢驗(yàn)氧化層的質(zhì)量，確認(rèn)本次氧化情況，同時(shí)監(jiān)控氧化爐工作是否正常。(2)具體操作在虛擬仿真中通過(guò)設(shè)置氧化爐的設(shè)備參數(shù)、執(zhí)行工藝流程并以操作、圖片或問(wèn)答的形式考查對(duì)氣氛控制、溫度控制、時(shí)間與速率、氧化層評(píng)估等工藝流程的理解。3.光刻工藝(1)考核技能點(diǎn)考查對(duì)光刻技術(shù)的認(rèn)知與設(shè)備參數(shù)設(shè)置，通過(guò)涂膠顯影機(jī)、光刻機(jī)、烘烤設(shè)備等實(shí)現(xiàn)晶圓涂膠光刻的工藝流程。(2)具體操作在虛擬仿真中通過(guò)設(shè)置離子注入機(jī)的設(shè)備參數(shù)、執(zhí)行工藝流程并以操作、圖片或問(wèn)答的形式考查對(duì)加載晶圓、表面處理、噴涂涂膠、烘干、光刻、顯影、堅(jiān)膜等工藝流程的理4.干法刻蝕與濕法刻蝕(1)考核技能點(diǎn)考查運(yùn)行蝕刻設(shè)備進(jìn)行干法蝕刻與濕法蝕刻兩種工藝(2)具體操作在虛擬仿真中通過(guò)設(shè)置兩種蝕刻方式的設(shè)備參數(shù)、執(zhí)行工藝流程并以操作、圖片或問(wèn)答的形式考查對(duì)預(yù)處理、曝光與顯影、蝕刻溶液、蝕刻、清洗等工藝流程的理解。5.切筋成型(1)考核技能點(diǎn)考查對(duì)切筋成型工藝的認(rèn)知與設(shè)備參數(shù)設(shè)置，將在金屬板材上進(jìn)行的工藝，用于剪斷和彎曲金屬以獲得所需形狀并(2)具體操作在虛擬仿真中通過(guò)設(shè)置切筋成型機(jī)的設(shè)備參數(shù)、執(zhí)行工藝流程并以操作、圖片或問(wèn)答的形式考查設(shè)計(jì)定位、切割操作、折彎成型以及后續(xù)檢測(cè)等工藝流程的理解。參賽選手從現(xiàn)場(chǎng)下發(fā)的元器件中選取待測(cè)試芯片及工裝所需元件和材料，參考現(xiàn)場(chǎng)下發(fā)的技術(shù)資料(芯片手冊(cè)、元器件清單等),在規(guī)定時(shí)間內(nèi)，按照相關(guān)電路原理與電子使用測(cè)試儀器與工具，實(shí)施并完成測(cè)試任務(wù)。集成電路測(cè)試共分為數(shù)字集成電路測(cè)試、模擬集成電路測(cè)試和專(zhuān)用集成電路測(cè)試三項(xiàng)子任務(wù)。(一)子任務(wù)一：數(shù)字集成電路測(cè)試?yán)绱郎y(cè)芯片：數(shù)據(jù)選擇器(例如74HC151),引腳圖如圖1所示。(1)輸入嵌位電壓測(cè)試：2)測(cè)試要求：測(cè)試I0、I1、I2、I3、I4、I5、I6、I7引腳，輸出測(cè)試結(jié)果并標(biāo)注單位；(2)VoH輸出高電平電壓測(cè)試1)測(cè)試條件：Vcc=4.75V,Ion=-0.4mA;2)測(cè)試要求：測(cè)試Y、W引腳，輸出測(cè)試結(jié)果并標(biāo)注(3)Ior輸出低電平電流測(cè)試2)測(cè)試要求：測(cè)試Y、W引腳，輸出測(cè)試結(jié)果并標(biāo)注(4)Im輸入低電平電流測(cè)試2)測(cè)試要求：測(cè)試I0、I1、I2、I3、I4、I5、腳，輸出測(cè)試結(jié)果并標(biāo)注單位；設(shè)計(jì)、焊接、調(diào)試完成測(cè)試工裝，用該數(shù)據(jù)選擇器搭建并配置測(cè)試環(huán)境，實(shí)現(xiàn)三位表決功能,測(cè)試Y輸出電壓值(二)子任務(wù)二：模擬集成電路測(cè)試LM324是四運(yùn)放集成電路，它采用14腳雙列直插塑料封裝，內(nèi)部包含四組形式完全相同的運(yùn)算放大器，除電源共用外，四組運(yùn)放相互獨(dú)立。其引腳功能如圖2所示：測(cè)試電路圖如圖3所示：(1)Icc靜態(tài)工作電流測(cè)試1)測(cè)試條件：?jiǎn)坞娫?.5V供電，雙電源±2.5V供電；2)測(cè)試要求：分別記錄單電源及雙電源供電時(shí)的測(cè)試結(jié)果并標(biāo)注單位；(2)Vos失調(diào)電壓測(cè)試1)測(cè)試條件：雙電源±2.5V供電；2)測(cè)試要求：記錄測(cè)試結(jié)果并標(biāo)注單位；2)測(cè)試要求：記錄測(cè)試結(jié)果并標(biāo)注單位；利用比賽現(xiàn)場(chǎng)提供的LM324芯片、萬(wàn)能板、各類(lèi)阻容元件等，搭建頻率為1KHz左右的方波信號(hào)發(fā)生器，如圖4所(2)三角波信號(hào)的波形、周期、Vpp。(三)子任務(wù)三：存儲(chǔ)集成電路測(cè)試芯片，該芯片利用IIC通信協(xié)議進(jìn)行工作，是一種掉電后數(shù)據(jù)不丟失的存儲(chǔ)芯片。選手根據(jù)參考驅(qū)動(dòng)代碼，將其在自行編寫(xiě)的測(cè)試程序里行開(kāi)短路測(cè)試，輸出測(cè)試結(jié)果并標(biāo)注單位；(2)Leackage測(cè)試1)測(cè)試條件：Vcc=5V,Vm=0V,Vih=5.5V;2)測(cè)試要求：輸出測(cè)試結(jié)果并標(biāo)注單位；(3)讀寫(xiě)功能測(cè)試2)測(cè)試要求：輸出測(cè)試結(jié)果并標(biāo)注單位。1集成電路應(yīng)用開(kāi)發(fā)賽項(xiàng)來(lái)源于集成電路行業(yè)真實(shí)工作一、集成電路設(shè)計(jì)驗(yàn)證(一)子任務(wù)1使用集成電路設(shè)計(jì)軟件，根據(jù)下面功能要求，使用0.18μm工藝PDK,設(shè)計(jì)集成電路原理圖并進(jìn)行功能仿真；在此基礎(chǔ)上完成版圖設(shè)計(jì)和驗(yàn)證。設(shè)計(jì)一個(gè)鑒幅器，它有兩個(gè)穩(wěn)定狀態(tài)，從一個(gè)狀態(tài)到另一個(gè)狀態(tài)的轉(zhuǎn)換取決于輸入信號(hào)的幅度，可以將非矩形脈沖(1)根據(jù)給定的工藝庫(kù)選擇P和N兩種MOS管，其溝(2)設(shè)置電路引腳，包括1個(gè)電源VCC(電源值為5V)、1個(gè)地信號(hào)GND、1個(gè)輸入信號(hào)端VIN、1個(gè)信號(hào)輸出端(3)根據(jù)裁判現(xiàn)場(chǎng)抽取確定VTP、VTN值，選手運(yùn)行仿真程序，確定相應(yīng)管子的溝道寬度，并展示輸出結(jié)果。2(4)完成版圖設(shè)計(jì)，需考慮放置焊盤(pán)和布局的合理性，(1)只允許展示已完成的電路圖、仿真圖、DRC檢查和LVS驗(yàn)證結(jié)果、版圖及尺寸。(2)不能進(jìn)行增加、刪除、修改、連線等操作。(二)子任務(wù)2利用給定的FPGA芯片內(nèi)部資源，根據(jù)要求設(shè)計(jì)邏輯模塊，完成功能仿真驗(yàn)證并下載至FPGA芯片驗(yàn)證功能。(1)FPGA應(yīng)用系統(tǒng)板開(kāi)發(fā)場(chǎng)提供的已經(jīng)設(shè)計(jì)完成的FPGA應(yīng)用基礎(chǔ)板，另外一部分是首先根據(jù)比賽所提供的PCB板和電子元器件以及相關(guān)裝配圖等，進(jìn)行FPGA應(yīng)用開(kāi)發(fā)板的設(shè)計(jì)及焊接；在此基礎(chǔ)上將比賽現(xiàn)場(chǎng)提供的FPGA應(yīng)用基礎(chǔ)板裝接到FPGA應(yīng)用開(kāi)(2)FPGA程序設(shè)計(jì)與下載驗(yàn)證設(shè)計(jì)一個(gè)狀態(tài)機(jī)，該狀態(tài)機(jī)包括1個(gè)時(shí)鐘信號(hào)，1個(gè)信號(hào)輸入端IN和3個(gè)信號(hào)輸出端OUT1、OUT0、HZ。狀態(tài)機(jī)的狀態(tài)轉(zhuǎn)移要求如表1所示，在CLK上升沿觸發(fā)進(jìn)行狀態(tài)3轉(zhuǎn)移。比賽選手采用VerilogHDL語(yǔ)言，并使用相關(guān)軟件完成電路設(shè)計(jì)和功能仿真，并將設(shè)計(jì)下載到FPGA應(yīng)用系統(tǒng)板序號(hào)狀態(tài)轉(zhuǎn)移轉(zhuǎn)移條件12345678(1)采用FPGA應(yīng)用系統(tǒng)板頻率為32MHz的晶振；(2)選手設(shè)計(jì)一個(gè)分頻器，將32MHz進(jìn)行分頻，產(chǎn)生的信號(hào)作為表1所示狀態(tài)機(jī)的時(shí)鐘輸入；(3)設(shè)計(jì)表1所示的狀態(tài)機(jī)；(4)使用VerilogHDL設(shè)計(jì)七段數(shù)碼管譯碼電路；(5)將OUT1OUT0組合的二進(jìn)制數(shù)經(jīng)譯碼后，送到FPGA應(yīng)用系統(tǒng)擴(kuò)展板的七段數(shù)碼管上進(jìn)行顯示，從數(shù)碼管上直接讀出0,1,2,3這四個(gè)數(shù)。4(1)只允許展示已完成的電路圖、驗(yàn)證結(jié)果等。(2)FPGA系統(tǒng)板不能進(jìn)行增加、刪除、修改、連線等5(一)子任務(wù)1基于集成電路工藝仿真平臺(tái)，回答集成電路制造環(huán)節(jié)相(1)將預(yù)行制好的掩膜版直接和涂有光刻膠的晶片表面接觸，再用紫外光照射來(lái)進(jìn)行曝光的方法，稱(chēng)為()曝光。B、接近式C、投影式(2)用四氯化硅氫還原法進(jìn)行硅提純時(shí)，通過(guò)()可以A、高溫還原爐B、精餾塔C、多晶沉積設(shè)備D、單晶爐(3)視頻中是某臺(tái)正在作業(yè)的設(shè)備，當(dāng)該區(qū)域的液體供應(yīng)不足時(shí)，可能會(huì)造成下列選項(xiàng)中的哪種現(xiàn)象?()6針位置的調(diào)試后，用()遮擋住晶圓四周，完全避光后再進(jìn)(5)在視頻中，()不屬于沒(méi)有被粘接而留在藍(lán)膜上的B.正常良品D.針印偏出PAD點(diǎn)7(6)濺射法是由()轟擊靶材表面，使靶原子從靶表面飛濺出來(lái)淀積在襯底上形成薄膜。(7)通常一個(gè)片盒中最多裝()片晶圓。(8)利用全自動(dòng)探針臺(tái)進(jìn)行扎針測(cè)試時(shí)，關(guān)于上片的步驟，下列所述正確的是()。(9)晶圓切割的作用是()。8A、對(duì)晶圓邊緣進(jìn)行修正B、將完整的晶圓分割成單獨(dú)的晶粒C、在完整的晶圓上劃出切割道的痕跡，方便后續(xù)晶粒的分離D、切除電氣性能不良的晶粒(10)點(diǎn)銀漿時(shí)，銀漿的覆蓋范圍需要()。A、小于50%B、大于50%C、大于75%D、不小于90%(1)雜質(zhì)以恒定的表面雜質(zhì)濃度源源不斷的通入，該擴(kuò)散過(guò)程稱(chēng)為()。B、預(yù)淀積(2)工藝用水中可能存在的污染物有()。A、顆粒D、溶解氧9(3)晶圓框架盒的主要作用為()。A、固定并保護(hù)晶圓，避免其隨意滑動(dòng)而發(fā)生碰撞口B、用于儲(chǔ)存晶圓的容器C、保護(hù)藍(lán)膜，防止晶圓上的藍(lán)膜受到污染(4)二氧化硅作為選擇性擴(kuò)散掩蔽層的條件有()。C、雜質(zhì)在二氧化硅中的擴(kuò)散系數(shù)遠(yuǎn)遠(yuǎn)小于在硅中的擴(kuò)散系數(shù)(5)摻氯氧化的好處是()。D、迫使原子更快的穿越氧化層(6)光刻膠的最重要的性能指標(biāo)有()。B、分辨率C、粘附性(7)切片是拋光片制備中一道重要的工序，因?yàn)檫@一工序基本上決定了硅片的四個(gè)重要參數(shù)，即晶向以及()。A、平行度C、翹度D、厚度(8)軟烘(softbake)的目的是什么?()。A、將硅片上覆蓋的光刻膠溶劑去除B、增強(qiáng)光刻膠的粘附性以便在顯影時(shí)光刻膠可以很好地粘附C、緩和在旋轉(zhuǎn)過(guò)程中光刻膠膜內(nèi)產(chǎn)生的應(yīng)力D、使顯影后的膠膜更加堅(jiān)硬(9)在全自動(dòng)探針臺(tái)上進(jìn)行扎針調(diào)試時(shí)，需要根據(jù)晶圓測(cè)試隨件單在探針臺(tái)輸入界面輸入的信息包括()。A、晶圓產(chǎn)品名稱(chēng)C、晶圓片號(hào)(10)砷化鎵的濕法腐蝕溶液包括()。(二)子任務(wù)2基于集成電路工藝仿真平臺(tái)，進(jìn)行集成電路制造環(huán)節(jié)相(1)考核技能點(diǎn)(2)具體操作在虛擬仿真中通過(guò)設(shè)置拋光片清洗設(shè)備參數(shù)、執(zhí)行工藝流程并以操作、圖片或問(wèn)答的形式考查對(duì)清洗的目的、清洗劑的類(lèi)型、不同有機(jī)污染物的處理方法等內(nèi)容。2.擴(kuò)散工藝(1)考核技能點(diǎn)考查操作氧化爐進(jìn)行擴(kuò)散工藝，并在爐管內(nèi)開(kāi)始擴(kuò)散的過(guò)程，同時(shí)為保證后續(xù)工藝質(zhì)量，需要檢驗(yàn)擴(kuò)散層的質(zhì)量，確認(rèn)本次擴(kuò)散情況，同時(shí)監(jiān)控氧化爐工作是否正常。(2)具體操作在虛擬仿真中通過(guò)設(shè)置氧化爐的設(shè)備參數(shù)、執(zhí)行工藝流程并以操作、圖片或問(wèn)答的形式考查對(duì)雜質(zhì)源選擇、溫度控制、擴(kuò)散時(shí)間及速率等工藝流程的理解。3.離子注入(1)考核技能點(diǎn)考查對(duì)離子注入技術(shù)的認(rèn)知與設(shè)備參數(shù)設(shè)置，通過(guò)設(shè)置所需的半導(dǎo)體摻雜類(lèi)型，并能夠在注入完成后退火以緩和注(2)具體操作在虛擬仿真中通過(guò)設(shè)置離子注入機(jī)的設(shè)備參數(shù)、執(zhí)行工藝流程并以操作、圖片或問(wèn)答的形式考查對(duì)雜質(zhì)摻入、電學(xué)性質(zhì)改變、硬化表面等工藝流程的理解。4.晶圓減薄與劃片(1)考核技能點(diǎn)考查準(zhǔn)確設(shè)置減薄機(jī)與劃片機(jī)工作參數(shù)的能力。(2)具體操作在虛擬仿真中需要選擇適當(dāng)?shù)牡毒咭约皽?zhǔn)確設(shè)置刀具參數(shù)的能力，如刀盤(pán)速度、刀盤(pán)深度；劃片工藝中調(diào)節(jié)參數(shù)的能力，如刀盤(pán)壓力、過(guò)渡速度等。檢查劃片面質(zhì)量，測(cè)量劃片線的精度和平整度等。5.注塑與電鍍?nèi)ヒ缌?1)考核技能點(diǎn)考查塑封和電鍍?nèi)ヒ缌霞夹g(shù)的認(rèn)知與設(shè)備參數(shù)設(shè)置，通過(guò)塑封膠注保護(hù)和封裝集成電路芯片，并通過(guò)電鍍的方式去(2)具體操作在虛擬仿真中通過(guò)設(shè)置注塑機(jī)與電鍍機(jī)等的設(shè)備參數(shù)、執(zhí)行工藝流程并以操作、圖片或問(wèn)答的形式考查對(duì)塑封膠注入時(shí)間、固化溫度、電鍍處理、清洗等工藝流程的理解。參賽選手從現(xiàn)場(chǎng)下發(fā)的元器件中選取待測(cè)試芯片及工元器件清單等),在規(guī)定時(shí)間內(nèi)，按照相關(guān)電路原理與電子圖1所示。(1)靜態(tài)測(cè)試：(2)Voh輸出高電平電壓測(cè)試1)測(cè)試條件：Vcc=4.75V,Ion=-0.42)測(cè)試要求：測(cè)試4、5、6、7引腳，輸出測(cè)試結(jié)果(3)Ior輸出低電平電流測(cè)試1)測(cè)試條件：Ior=4mA,Vcc=2)測(cè)試要求：測(cè)試4、5、6、7引腳，輸出測(cè)試結(jié)果(4)Iπ輸入低電平電流測(cè)試2)測(cè)試要求：測(cè)試4、5、6、7引腳，輸出測(cè)試結(jié)果設(shè)計(jì)、焊接、調(diào)試完成測(cè)試工裝，用該譯碼器驅(qū)動(dòng)四位LED循環(huán)顯示，搭建并配置測(cè)試環(huán)境，測(cè)試Ooa-O?a輸出電壓值并標(biāo)注單位。(二)子任務(wù)二：模擬集成電路測(cè)試它采用8腳雙列直插塑料封裝，內(nèi)部包含四組形式完全相同的運(yùn)算放大器，除電源共用外，兩組運(yùn)放相互獨(dú)立。其引腳功能如圖2所示：端；+IN為同相輸入端；OUT為輸出端。其工作條件為：?jiǎn)坞娫矗?V～36V;雙電源：±2V~±16V。測(cè)試電路圖如圖3(1)Ig輸入偏置電流測(cè)試1)測(cè)試條件：?jiǎn)坞娫?V供電；2)測(cè)試要求：分別記錄單電源及雙電源供電時(shí)的測(cè)試結(jié)果并標(biāo)注單位；(2)Vos失調(diào)電壓測(cè)試1)測(cè)試條件：?jiǎn)坞娫?0V供電；2)測(cè)試要求：記錄測(cè)試結(jié)果并標(biāo)注單位；(3)CMRR共模抑制比測(cè)試1)測(cè)試條件：?jiǎn)坞娫?0V供電；2)測(cè)試要求：記錄測(cè)試結(jié)果并標(biāo)注單位；(4)Aol開(kāi)環(huán)增益測(cè)試1)測(cè)試條件：雙電源±10V供電；2)測(cè)試要求：記錄測(cè)試結(jié)果并標(biāo)注單位；2.應(yīng)用電路測(cè)試?yán)帽荣惉F(xiàn)場(chǎng)提供的LM324芯片、萬(wàn)能板、各類(lèi)阻容元件等，搭建一個(gè)如圖4所示300mA的恒流源。測(cè)試并記錄以下數(shù)據(jù)；(2)恒流源輸出電流穩(wěn)定性；(3)負(fù)載兩端的電壓以及紋波系數(shù)；(4)恒流源的效率；(三)子任務(wù)三：光感集成電路測(cè)試光感芯片，該芯片利用IIC通信協(xié)議進(jìn)行工作。選手根據(jù)參考驅(qū)動(dòng)代碼，將其在自行編寫(xiě)的測(cè)試程序里面進(jìn)行實(shí)現(xiàn)：行開(kāi)短路測(cè)試，輸出測(cè)試結(jié)果并標(biāo)注單位；(2)Leackage測(cè)試1)測(cè)試條件：Vcc=5V,Vπ=0V2)測(cè)試要求：輸出測(cè)試結(jié)果并標(biāo)注單位；(3)讀寫(xiě)功能測(cè)試1)測(cè)試條件：a、Vcc=5V,輸入一組數(shù)據(jù)b、Vcc=5V,讀取存入寄存器的數(shù)據(jù)；3)測(cè)試要求：輸出測(cè)試結(jié)果并標(biāo)注單位。1集成電路應(yīng)用開(kāi)發(fā)賽項(xiàng)來(lái)源于集成電路行業(yè)真實(shí)工作一、集成電路設(shè)計(jì)驗(yàn)證(一)子任務(wù)1使用集成電路設(shè)計(jì)軟件，根據(jù)下面功能要求，使用0.18μm工藝PDK,設(shè)計(jì)集成電路原理圖并進(jìn)行功能仿真；在此基礎(chǔ)上完成版圖設(shè)計(jì)和驗(yàn)證。設(shè)計(jì)一個(gè)鑒幅器，它有兩個(gè)穩(wěn)定狀態(tài)，從一個(gè)狀態(tài)到另一個(gè)狀態(tài)的轉(zhuǎn)換取決于輸入信號(hào)的幅度，可以將非矩形脈沖(1)根據(jù)給定的工藝庫(kù)選擇P和N兩種MOS管，其溝(2)設(shè)置電路引腳，包括1個(gè)電源VCC(電源值為5V)、1個(gè)地信號(hào)GND、1個(gè)輸入信號(hào)端VIN、1個(gè)信號(hào)輸出端(3)根據(jù)裁判現(xiàn)場(chǎng)抽取確定VTP、VTN值，選手運(yùn)行仿真程序，確定相應(yīng)管子的溝道寬度，并展示輸出結(jié)果。2(4)完成版圖設(shè)計(jì)，需考慮放置焊盤(pán)和布局的合理性，(1)只允許展示已完成的電路圖、仿真圖、DRC檢查和LVS驗(yàn)證結(jié)果、版圖及尺寸。(2)不能進(jìn)行增加、刪除、修改、連線等操作。(二)子任務(wù)2利用給定的FPGA芯片內(nèi)部資源，根據(jù)要求設(shè)計(jì)邏輯模塊，完成功能仿真驗(yàn)證并下載至FPGA芯片驗(yàn)證功能。(1)FPGA應(yīng)用系統(tǒng)板開(kāi)發(fā)場(chǎng)提供的已經(jīng)設(shè)計(jì)完成的FPGA應(yīng)用基礎(chǔ)板，另外一部分是首先根據(jù)比賽所提供的PCB板和電子元器件以及相關(guān)裝配圖等，進(jìn)行FPGA應(yīng)用開(kāi)發(fā)板的設(shè)計(jì)及焊接；在此基礎(chǔ)上將比賽現(xiàn)場(chǎng)提供的FPGA應(yīng)用基礎(chǔ)板裝接到FPGA應(yīng)用開(kāi)(2)FPGA程序設(shè)計(jì)與下載驗(yàn)證設(shè)計(jì)一個(gè)狀態(tài)機(jī)，該狀態(tài)機(jī)包括1個(gè)時(shí)鐘信號(hào)，1個(gè)信號(hào)輸入端IN和3個(gè)信號(hào)輸出端OUT1、OUT0、HZ。狀態(tài)機(jī)的狀態(tài)轉(zhuǎn)移要求如表1所示，在CLK上升沿觸發(fā)進(jìn)行狀態(tài)3轉(zhuǎn)移。比賽選手采用VerilogHDL語(yǔ)言，并使用相關(guān)軟件完成電路設(shè)計(jì)和功能仿真，并將設(shè)計(jì)下載到FPGA應(yīng)用系統(tǒng)板序號(hào)狀態(tài)轉(zhuǎn)移轉(zhuǎn)移條件12345678(1)采用FPGA應(yīng)用系統(tǒng)板頻率為32MHz的晶振；(2)選手設(shè)計(jì)一個(gè)分頻器，將32MHz進(jìn)行分頻，產(chǎn)生的信號(hào)作為表1所示狀態(tài)機(jī)的時(shí)鐘輸入；(3)設(shè)計(jì)表1所示的狀態(tài)機(jī)；(4)使用VerilogHDL設(shè)計(jì)七段數(shù)碼管譯碼電路；(5)將OUT1OUT0組合的二進(jìn)制數(shù)經(jīng)譯碼后，送到FPGA應(yīng)用系統(tǒng)擴(kuò)展板的七段數(shù)碼管上進(jìn)行顯示，從數(shù)碼管上直接讀出0,1,2,3這四個(gè)數(shù)。4(1)只允許展示已完成的電路圖、驗(yàn)證結(jié)果等。(2)FPGA系統(tǒng)板不能進(jìn)行增加、刪除、修改、連線等5(一)子任務(wù)1基于集成電路工藝仿真平臺(tái)，回答集成電路制造環(huán)節(jié)相(1)單晶硅生長(zhǎng)完成后，需要進(jìn)行質(zhì)量檢驗(yàn)，其中熱探針?lè)梢詼y(cè)量單晶硅的()參數(shù)。A、電阻率C、少數(shù)載流子壽命D、導(dǎo)電類(lèi)型(2)清洗是晶圓制程中不可缺少的環(huán)節(jié)，使用S-2清洗液進(jìn)行清洗時(shí)，可以去除的物質(zhì)是()。C、金屬(3)植球時(shí)，球和焊盤(pán)金屬形成冶金結(jié)合，此時(shí)形成的焊點(diǎn)為()。A、第一焊點(diǎn)B、第二焊點(diǎn)6(4)引線鍵合最常使用的原材料是()。(5)制作開(kāi)關(guān)器件通常背面蒸金，目的是()。A、減小摻雜濃度B、抑制寄生效應(yīng)C、提高開(kāi)關(guān)速度(6)摻雜結(jié)束后，要對(duì)硅片進(jìn)行質(zhì)量檢測(cè)，造成硅片表面有顆粒污染的原因可能是()。B、注入機(jī)未清洗干凈C、注入過(guò)程中晶圓的傾斜角度不合適D、離子束電流檢測(cè)不夠精確(7)在傳統(tǒng)光刻機(jī)的光學(xué)鏡頭與晶圓之間的介質(zhì)可用水替代空氣，以縮短曝光光源波長(zhǎng)和增大鏡頭的數(shù)值孔徑，從而提高分辨率的光刻技術(shù)是()。A、極紫外光光刻7D、浸潤(rùn)式光刻(8)切割完的晶圓取出后先用氣槍將晶圓表面的()和硅粉塵進(jìn)行初步的清理。B、不良晶粒D、切割時(shí)產(chǎn)生的火花(9)芯片檢測(cè)工藝中，在外觀檢查時(shí)發(fā)現(xiàn)料管破損，應(yīng)B、及時(shí)更換C、對(duì)破損部位進(jìn)行修補(bǔ)(10)以下哪種情況，探針針尖無(wú)法進(jìn)行修復(fù)?()。A、探針針尖被磨平B、探針針尖異常C、探針針尖有異物D、探針針尖氧化(1)高壓氧化的作用有()。8B、壓力增強(qiáng)，迫使原子更快的穿越氧化層C、高壓氧化，可以降低溫度D、相同溫度，速率更快(2)進(jìn)行增粘處理式，涂布HMDS的方法有()。C、手動(dòng)涂抹(3)探針卡是晶圓測(cè)試重要的材料，對(duì)測(cè)試結(jié)果起到重要作用。當(dāng)探針卡使用次數(shù)過(guò)多會(huì)影響扎針測(cè)試結(jié)果。過(guò)多使用探針卡的表現(xiàn)有()。A、探針針尖過(guò)短B、探針針尖變粗C、探針針尖變細(xì)D、探針針尖斷裂(4)晶圓檢測(cè)工藝中，晶圓在烘烤過(guò)程所采用的設(shè)備稱(chēng)B、高溫干燥箱(5)下列情況中，需要更換點(diǎn)膠頭的有()。A、點(diǎn)膠頭工作超過(guò)2小時(shí)9B、更換銀漿類(lèi)型C、點(diǎn)膠頭堵塞D、點(diǎn)膠頭損壞(6)堅(jiān)膜常常采用的加熱方式有()。D、真空烘焙(7)晶圓劃片后對(duì)其外觀進(jìn)行檢查，觀察到視頻中的不良現(xiàn)象，出現(xiàn)該異常的原因可能有()。A.載片臺(tái)步進(jìn)過(guò)大B.劃片刀磨損C.劃片刀轉(zhuǎn)速過(guò)大D.冷卻水流量過(guò)小(8)砷化鎵的濕法腐蝕溶液包括()。(9)退火的方式有()。B、快速熱退火C、電阻絲退火(10)裝片機(jī)主要由()系統(tǒng)組成。A、視覺(jué)識(shí)別(二)子任務(wù)2基于集成電路工藝仿真平臺(tái)，進(jìn)行集成電路制造環(huán)節(jié)相1.CMP平坦化工藝(1)考核技能點(diǎn)考查對(duì)CMP技術(shù)的認(rèn)知與設(shè)備參數(shù)設(shè)置，通過(guò)操作設(shè)備完成平坦化表面、去除殘留物等工作。(2)具體操作在虛擬仿真中通過(guò)設(shè)置CMP設(shè)備參數(shù)、執(zhí)行工藝流程并以操作、圖片或問(wèn)答的形式考查對(duì)研漿、拋光、清洗等工2.引線鍵合(1)考核技能點(diǎn)考查對(duì)引線鍵合工藝的認(rèn)知與設(shè)備參數(shù)設(shè)置，將芯片與封裝基座連接的關(guān)鍵工藝，用于實(shí)現(xiàn)電信號(hào)傳輸和電源供應(yīng)，并提供機(jī)械支撐和保護(hù)作用。(2)具體操作在虛擬仿真中通過(guò)設(shè)置引線鍵合機(jī)的設(shè)備參數(shù)、執(zhí)行工藝流程并以操作、圖片或問(wèn)答的形式考查焊球制備、芯片定位、焊接加熱與壓力施加、焊點(diǎn)形成以及后續(xù)檢測(cè)等工藝流3.薄膜淀積(1)考核技能點(diǎn)考查對(duì)薄膜淀積技術(shù)的認(rèn)知與設(shè)備參數(shù)設(shè)置，通過(guò)在材料表面上形成一層均勻、致密且具有特定功能的薄膜，以改變或增強(qiáng)材料的性質(zhì)和實(shí)現(xiàn)特定應(yīng)用需求。(2)具體操作在虛擬仿真中通過(guò)設(shè)置薄膜淀積機(jī)的設(shè)備參數(shù)、執(zhí)行工藝流程并以操作、圖片或問(wèn)答的形式考查對(duì)清洗與預(yù)處理、薄膜淀積、后處理和退火等工藝流程的理解。4.芯片粘接與銀漿固化(1)考核技能點(diǎn)考查對(duì)固晶技術(shù)的認(rèn)知與設(shè)備參數(shù)設(shè)置，將芯片與載體基底牢固連接在一起，并建立電氣連接，同時(shí)利用銀漿的導(dǎo)電性能實(shí)現(xiàn)良好的信號(hào)傳輸。(2)具體操作在虛擬仿真中通過(guò)設(shè)置粘接機(jī)與銀漿固化機(jī)的設(shè)備參數(shù)、執(zhí)行工藝流程并以操作、圖片或問(wèn)答的形式考查對(duì)粘接劑選擇、對(duì)準(zhǔn)、壓合、固化等工藝流程的理解。5.晶圓施加探針測(cè)試(1)考核技能點(diǎn)考查對(duì)基于測(cè)試機(jī)，對(duì)圓片施加探針，進(jìn)行功能和性能(2)具體操作準(zhǔn)確設(shè)置探針臺(tái)參數(shù)，以確保測(cè)試的準(zhǔn)確性和穩(wěn)定性。此外完成扎針前的調(diào)參，以保證探針與晶圓良好接觸，并避免損壞或測(cè)試誤差；同時(shí)核對(duì)MAP圖信息以確保在正確的位置進(jìn)行晶圓測(cè)試；最后需要記錄不合格品，準(zhǔn)確記錄測(cè)試結(jié)果并標(biāo)記不合格晶圓，以便進(jìn)一步處理和排查。參賽選手從現(xiàn)場(chǎng)下發(fā)的元器件中選取待測(cè)試芯片及工裝所需元件和材料，參考現(xiàn)場(chǎng)下發(fā)的技術(shù)資料(芯片手冊(cè)、元器件清單等),在規(guī)定時(shí)間內(nèi)，按照相關(guān)電路原理與電子使用測(cè)試儀器與工具，實(shí)施并完成測(cè)試任務(wù)。集成電路測(cè)試共分為數(shù)字集成電路測(cè)試、模擬集成電路測(cè)試和專(zhuān)用集成電路測(cè)試三項(xiàng)子任務(wù)。(一)子任務(wù)一：數(shù)字集成電路測(cè)試?yán)绱郎y(cè)芯片：譯碼器(例如CD4511BE),引腳圖如圖1所示。DDeg立岳9ABub8(1)Ipp靜態(tài)工作電流測(cè)試1)測(cè)試條件：Vpp=3V,LE=1,/Br=1,/Lr=1;2)測(cè)試要求：輸出測(cè)試結(jié)果并標(biāo)注單位；(2)VoH輸出高電平電壓測(cè)試2)測(cè)試要求：測(cè)試a、b、c、d、e、f、g引腳，輸出測(cè)試(3)Ior輸出低電平電流測(cè)試1)測(cè)試條件：Vpp=5V,Vor=0.6V;2)測(cè)試要求：測(cè)試a、b、c、d、e、f、g引腳，輸出測(cè)試(4)Iπ輸入低電平電流測(cè)試2)測(cè)試要求：測(cè)試A、B、C、D引腳，輸出測(cè)試結(jié)果并設(shè)計(jì)、焊接、調(diào)試完成測(cè)試工裝，用該譯碼器驅(qū)動(dòng)數(shù)碼(二)子任務(wù)二：模擬集成電路測(cè)試可以提供最大400mA的電流輸出。它們的輸入輸出最小壓降可以達(dá)到75mV,且輸出端無(wú)須外接濾波電容也可以保持用先進(jìn)的雙極互補(bǔ)金屬氧化物半導(dǎo)體(BiCMOS)工藝在保持高精度輸出的同時(shí)，提供極低輸入輸出壓降和接地電流。此類(lèi)擁有極低輸入輸出壓降能力的穩(wěn)壓器通常也稱(chēng)為L(zhǎng)DO。而接地電流極低也意味著待機(jī)功耗極低，對(duì)于一些便攜式產(chǎn)品來(lái)說(shuō)是很好的選擇。芯片封裝及引腳說(shuō)明如圖2所示：型號(hào)芯片尺寸NCNR/FBNCNC1)測(cè)試條件：lour=4002)測(cè)試要求：記錄測(cè)試結(jié)果并標(biāo)注單位；(2)Ict輸出電流范圍2)測(cè)試要求：記錄測(cè)試結(jié)果并標(biāo)注單位；1)測(cè)試條件：Iour=4002)測(cè)試要求：記錄測(cè)試結(jié)果并標(biāo)注單位；(4)Isc輸出短路電流測(cè)試2)測(cè)試要求：記錄測(cè)試結(jié)果并標(biāo)注單位；搭建一個(gè)輸出電壓為5V的穩(wěn)壓源。(1)輸出電源(2)最大輸出電流(3)輸入輸出壓差(4)接地電流(5)負(fù)載調(diào)整率(6)線性調(diào)整率(7)電源抑制比(8)輸出噪聲電源(三)子任務(wù)三：專(zhuān)用集成電路測(cè)試芯片，該芯片利用SPI通信協(xié)議進(jìn)行工作。選手根據(jù)參考驅(qū)動(dòng)代碼，將其在自行編寫(xiě)的測(cè)試程序里面進(jìn)行實(shí)現(xiàn)：行開(kāi)短路測(cè)試，輸出測(cè)試結(jié)果并標(biāo)注單位；(2)Leackage測(cè)試2)測(cè)試要求：輸出測(cè)試結(jié)果并標(biāo)注單位；(3)讀寫(xiě)功能測(cè)試2)測(cè)試要求：輸出測(cè)試結(jié)果并標(biāo)注單位。1集成電路應(yīng)用開(kāi)發(fā)賽項(xiàng)來(lái)源于集成電路行業(yè)真實(shí)工作一、集成電路設(shè)計(jì)驗(yàn)證(一)子任務(wù)1使用集成電路設(shè)計(jì)軟件，根據(jù)下面功能要求，使用0.18μm工藝PDK,設(shè)計(jì)集成電路原理圖并進(jìn)行功能仿真；在此基礎(chǔ)上完成版圖設(shè)計(jì)和驗(yàn)證。設(shè)計(jì)一個(gè)兩級(jí)CMOS反相器驅(qū)動(dòng)電路。(1)根據(jù)給定的工藝庫(kù)選擇P和N兩種MOS管，MOS(2)設(shè)置電路引腳，包括1個(gè)電源VCC(電源值為5V)、1個(gè)地信號(hào)GND、1個(gè)輸入信號(hào)端VIN、1個(gè)信號(hào)輸出端(3)根據(jù)裁判現(xiàn)場(chǎng)抽取確定輸出高電平電流值，選手運(yùn)行仿真程序，確定主要影響輸出高電平電流值的MOS管溝道寬度，并根據(jù)通常CMOS數(shù)字電路設(shè)計(jì)原則確定其它MOS管的溝道寬度，展示輸出結(jié)果。2(4)完成版圖設(shè)計(jì)，需考慮放置焊盤(pán)和布局的合理性，(1)只允許展示已完成的電路圖、仿真圖、DRC檢查和LVS驗(yàn)證結(jié)果、版圖及尺寸。(2)不能進(jìn)行增加、刪除、修改、連線等操作。(二)子任務(wù)2利用給定的FPGA芯片內(nèi)部資源，根據(jù)要求設(shè)計(jì)邏輯模塊，完成仿真并下載至FPGA應(yīng)用系統(tǒng)板上進(jìn)行功能驗(yàn)證。完成圖1所示算術(shù)邏輯單元的設(shè)計(jì)、仿真，并下載到FPGA應(yīng)用系統(tǒng)板上進(jìn)行功能驗(yàn)證。圖1算術(shù)邏輯單元功能框圖3端口及功能描述如表1所示。序號(hào)端口功能描述1第一組8位輸入信號(hào)2第二組8位輸入信號(hào)32位輸入控制信號(hào)，分別實(shí)現(xiàn)加法、減法、按位與操作、按位或操作等功能49位的輸出信號(hào)(1)FPGA程序設(shè)計(jì)與下載驗(yàn)證針對(duì)圖1所示的算術(shù)邏輯單元功能框圖，使用相關(guān)軟件、VerilogHDL語(yǔ)言，完成電路設(shè)計(jì)和功能仿真驗(yàn)證。(2)FPGA應(yīng)用系統(tǒng)板開(kāi)發(fā)根據(jù)比賽所提供的物料和裝配圖等，完成FPGA應(yīng)用系(3)FPGA程序設(shè)計(jì)與下載驗(yàn)證將設(shè)計(jì)好的算術(shù)邏輯單元Verilog代碼下載到FPGA應(yīng)用系統(tǒng)板上，利用系統(tǒng)板上相關(guān)的資源進(jìn)行驗(yàn)證，確保該單(1)只允許展示已完成的電路圖、驗(yàn)證結(jié)果等。(2)FPGA系統(tǒng)板不能進(jìn)行增加、刪除、修改、連線等4(一)子任務(wù)1基于集成電路工藝仿真平臺(tái)，回答集成電路制造環(huán)節(jié)相(1)二氧化硅厚度的測(cè)量方法中最精確的是：()。B、光學(xué)干涉法C、橢圓偏振光法(2)視頻中正在進(jìn)行塑封作業(yè)，若①部件閉合壓力不足，可能會(huì)造成()。A.塑封料填充不足B.開(kāi)模失敗C.溢料D.塑封體變色(3)二氧化硅的干法刻蝕所采用的等離子體為()。5(4)使用有機(jī)溶劑清洗時(shí)，按()的順序進(jìn)行才能收到(5)氮化硅腐蝕一般采用以()為基礎(chǔ)的水溶液。A、鹽酸B、硝酸C、氫氟酸D、磷酸(6)以立式氧化擴(kuò)散爐為例，以下氧化擴(kuò)散方式正確的1)產(chǎn)品放置完成后在電腦終端輸入控制片ID。2)在電腦終端輸入操作設(shè)備ID、硅片批號(hào)等。3)放置硅片盒后，在設(shè)備上確認(rèn)硅片批號(hào)等信息后按下4)將一定數(shù)量的硅片盒放在立式氧化擴(kuò)散爐設(shè)備的loader窗口，確認(rèn)放好后按下按鈕進(jìn)行操作。5)等待設(shè)備傳片，傳完片后石英舟上升進(jìn)入爐管。66)按同樣的方法將控制片放置在氧化爐窗口。中現(xiàn)象②表示的環(huán)節(jié)是()。B.植球C.走線況。若發(fā)現(xiàn)針痕有異常，應(yīng)()。7(9)氣相外延生長(zhǎng)硅常常采用哪種氣體進(jìn)行拋光?()。(10)含有薄膜所需要的原子或分子的化學(xué)物質(zhì)在反應(yīng)室內(nèi)混合并在氣態(tài)下發(fā)生化學(xué)反應(yīng)，其原子或分子淀積在晶圓表面并聚集，形成薄膜的工藝是()。(1)封裝工藝中，晶圓劃片機(jī)顯示區(qū)可以進(jìn)行()等操A、給其他操作人員發(fā)送消息B、設(shè)置參數(shù)C、切割道對(duì)位D、操作過(guò)程中做筆記(2)IC制造中用的光刻膠一般由()組成。B、增感劑8D、去離子水(3)影響顯影工藝的因素有()。B、顯影液濃度D、工序的溫度和時(shí)間(4)由沙子到多晶硅的化學(xué)反應(yīng)有哪些?()(5)切筋成型前進(jìn)行芯片檢查，下列需要進(jìn)行剔除的芯B、引線框架不平C、鍍錫露銅D、引腳斷裂(6)光刻膠膜的最終厚度是由哪些因素決定的?()。A、光刻膠黏度B、旋轉(zhuǎn)速度C、表面張力9(8)能夠去除金屬離子的清洗液是什么?()。(9)制備二氧化硅常常采用的CVD方法有()。D、ALD原子沉積(10)硅常用的濕法刻蝕溶液為()。C、硝酸(二)子任務(wù)2基于集成電路工藝仿真平臺(tái)，進(jìn)行集成電路制造環(huán)節(jié)相(1)考核技能點(diǎn)熔融和凈化過(guò)程、晶體生長(zhǎng)的控制和優(yōu)化、晶體形態(tài)和尺寸的調(diào)整、晶體切割和拋光、晶圓的平整化和清潔處理，確保(2)具體操作在虛擬仿真中通過(guò)設(shè)置拉晶機(jī)、切片機(jī)等設(shè)備參數(shù)、執(zhí)行工藝流程并以操作、圖片或問(wèn)答的形式考查對(duì)材料準(zhǔn)備、爐管轉(zhuǎn)載、生長(zhǎng)區(qū)域形成、晶柱拉伸、切割拋光等工藝流程2.氧化工藝(1)考核技能點(diǎn)考查操作氧化爐分批自動(dòng)進(jìn)料，并在爐管內(nèi)開(kāi)始氧化的過(guò)程，同時(shí)為保證后續(xù)工藝質(zhì)量，需要檢驗(yàn)氧化層的質(zhì)量，確認(rèn)本次氧化情況，同時(shí)監(jiān)控氧化爐工作是否正常。(2)具體操作在虛擬仿真中通過(guò)設(shè)置氧化爐的設(shè)備參數(shù)、執(zhí)行工藝流程并以操作、圖片或問(wèn)答的形式考查對(duì)氣氛控制、溫度控制、時(shí)間與速率、氧化層評(píng)估等工藝流程的理解。3.光刻工藝(1)考核技能點(diǎn)考查對(duì)光刻技術(shù)的認(rèn)知與設(shè)備參數(shù)設(shè)置，通過(guò)涂膠顯影機(jī)、光刻機(jī)、烘烤設(shè)備等實(shí)現(xiàn)晶圓涂膠光刻的工藝流程。(2)具體操作在虛擬仿真中通過(guò)設(shè)置離子注入機(jī)的設(shè)備參數(shù)、執(zhí)行工藝流程并以操作、圖片或問(wèn)答的形式考查對(duì)加載晶圓、表面處理、噴涂涂膠、烘干、光刻、顯影、堅(jiān)膜等工藝流程的理4.干法刻蝕與濕法刻蝕(1)考核技能點(diǎn)考查運(yùn)行蝕刻設(shè)備進(jìn)行干法蝕刻與濕法蝕刻兩種工藝(2)具體操作在虛擬仿真中通過(guò)設(shè)置兩種蝕刻方式的設(shè)備參數(shù)、執(zhí)行工藝流程并以操作、圖片或問(wèn)答的形式考查對(duì)預(yù)處理、曝光與顯影、蝕刻溶液、蝕刻、清洗等工藝流程的理解。5.切筋成型(1)考核技能點(diǎn)考查對(duì)切筋成型工藝的認(rèn)知與設(shè)備參數(shù)設(shè)置，將在金屬板材上進(jìn)行的工藝，用于剪斷和彎曲金屬以獲得所需形狀并(2)具體操作在虛擬仿真中通過(guò)設(shè)置切筋成型機(jī)的設(shè)備參數(shù)、執(zhí)行工藝流程并以操作、圖片或問(wèn)答的形式考查設(shè)計(jì)定位、切割操作、折彎成型以及后續(xù)檢測(cè)等工藝流程的理解。參賽選手從現(xiàn)場(chǎng)下發(fā)的元器件中選取待測(cè)試芯片及工裝所需元件和材料，參考現(xiàn)場(chǎng)下發(fā)的技術(shù)資料(芯片手冊(cè)、元器件清單等),在規(guī)定時(shí)間內(nèi)，按照相關(guān)電路原理與電子使用測(cè)試儀器與工具，實(shí)施并完成測(cè)試任務(wù)。集成電路測(cè)試共分為數(shù)字集成電路測(cè)試、模擬集成電路測(cè)試和專(zhuān)用集成電路測(cè)試三項(xiàng)子任務(wù)。(一)子任務(wù)一：數(shù)字集成電路測(cè)試?yán)绱郎y(cè)FV轉(zhuǎn)換器(例如GP8101)。引腳圖如圖1所以下測(cè)試參數(shù)均在VCC供電+12V的條件下進(jìn)行測(cè)試。(1)對(duì)芯片各個(gè)管腳進(jìn)行開(kāi)短路測(cè)試，并記錄數(shù)據(jù)。(2)測(cè)量靜態(tài)下額定工作電流(ICC)。(3)測(cè)量靜態(tài)工作下第8管腳(V5V)的電壓值。(4)測(cè)量靜態(tài)工作下第8管腳(V5V)的最大驅(qū)動(dòng)電流根據(jù)芯片手冊(cè)，設(shè)計(jì)、焊接、調(diào)試完成測(cè)試工裝，用該數(shù)據(jù)FV轉(zhuǎn)換器搭建并配置測(cè)試環(huán)境，并進(jìn)行相關(guān)測(cè)試。(1)測(cè)試芯片輸出電壓誤差值1)測(cè)試條件：PWM占空比30%、50%、70%、100%2)測(cè)試要求：測(cè)量輸出電壓并計(jì)算誤差值；(2)測(cè)量芯片輸出電壓范圍2)測(cè)試要求：輸出測(cè)試結(jié)果并標(biāo)注單位；(3)測(cè)量芯片在PWM占空比50%時(shí)輸出驅(qū)動(dòng)電流。2)輸出測(cè)試結(jié)果并標(biāo)注單位。(二)子任務(wù)二：模擬集成電路測(cè)試可以提供最大400mA的電流輸出。它們的輸入輸出最小壓降可以達(dá)到75mV,且輸出端無(wú)須外接濾波電容也可以保持穩(wěn)定的輸出。TPS736xx系列器件的另一個(gè)顯著優(yōu)點(diǎn)是它們采用先進(jìn)的雙極互補(bǔ)金屬氧化物半導(dǎo)體(BiCMOS)工藝在保持高精度輸出的同時(shí)，提供極低輸入輸出壓降和接地電流。此類(lèi)擁有極低輸入輸出壓降能力的穩(wěn)壓器通常也稱(chēng)為L(zhǎng)DO。而接地電流極低也意味著待機(jī)功耗極低，對(duì)于一些便攜式產(chǎn)品來(lái)說(shuō)是很好的選擇。芯片封裝及引腳說(shuō)明如圖2所示：型號(hào)芯片尺寸NCNR/FBNCNC手冊(cè)所示。1.參數(shù)測(cè)試(1)Vw輸出電源波動(dòng)1)測(cè)試條件：Ir=400mA;2)測(cè)試要求：記錄測(cè)試結(jié)果并標(biāo)注單位；(2)Ia.輸出電流范圍1)測(cè)試條件：3.6V≤V≤4.2V2)測(cè)試要求：記錄測(cè)試結(jié)果并標(biāo)注單位；(3)Iom地電流1)測(cè)試條件：Ior=400mA2)測(cè)試要求：記錄測(cè)試結(jié)果并標(biāo)注單位；(4)Isc輸出短路電流測(cè)試1)測(cè)試條件：Vr=0V2)測(cè)試要求：記錄測(cè)試結(jié)果并標(biāo)注單位；2.應(yīng)用電路測(cè)試?yán)帽荣惉F(xiàn)場(chǎng)提供的TPS736XX芯片、萬(wàn)能板、各類(lèi)阻容元件、晶體管器件等，根據(jù)提供芯片手冊(cè)提供的典型應(yīng)用，搭建一個(gè)輸出電壓為5V的穩(wěn)壓源。測(cè)試并記錄以下數(shù)據(jù)；(1)輸出電源(2)最大輸出電流(3)輸入輸出壓差(4)接地電流(5)負(fù)載調(diào)整率(6)線性調(diào)整率(7)電源抑制比(8)輸出噪聲電源(三)子任務(wù)三：光感集成電路測(cè)試感芯片，該芯片利用IIC通信協(xié)議進(jìn)行工作。選手根據(jù)參考驅(qū)動(dòng)代碼，將其在自行編寫(xiě)的測(cè)試程序里面進(jìn)行實(shí)現(xiàn)：編寫(xiě)測(cè)試程序，對(duì)該芯片所有管腳施加-100μA的電流進(jìn)行開(kāi)短路測(cè)試，輸出測(cè)試結(jié)果并標(biāo)注單位；2)測(cè)試要求：輸出測(cè)試結(jié)果并標(biāo)注單位；(3)讀寫(xiě)功能測(cè)試1)測(cè)試條件：a、Vα=5V,輸入一組數(shù)據(jù)至寄存器；3)測(cè)試要求：輸出測(cè)試結(jié)果并標(biāo)注單位。1集成電路應(yīng)用開(kāi)發(fā)賽項(xiàng)來(lái)源于集成電路行業(yè)真實(shí)工作一、集成電路設(shè)計(jì)驗(yàn)證(一)子任務(wù)1使用集成電路設(shè)計(jì)軟件，根據(jù)下面功能要求，使用0.18μm工藝PDK,設(shè)計(jì)集成電路原理圖并進(jìn)行功能仿真；在此基礎(chǔ)上完成版圖設(shè)計(jì)和驗(yàn)證。設(shè)計(jì)一個(gè)兩級(jí)CMOS反相器驅(qū)動(dòng)電路。(1)根據(jù)給定的工藝庫(kù)選擇P和N兩種MOS管，MOS(2)設(shè)置電路引腳，包括1個(gè)電源VCC(電源值為5V)、1個(gè)地信號(hào)GND、1個(gè)輸入信號(hào)端VIN、1個(gè)信號(hào)輸出端(3)根據(jù)裁判現(xiàn)場(chǎng)抽取確定輸出高電平電流值，選手運(yùn)行仿真程序，確定主要影響輸出高電平電流值的MOS管溝道寬度，并根據(jù)通常CMOS數(shù)字電路設(shè)計(jì)原則確定其它MOS管的溝道寬度，展示輸出結(jié)果。2(4)完成版圖設(shè)計(jì)，需考慮放置焊盤(pán)和布局的合理性，(1)只允許展示已完成的電路圖、仿真圖、DRC檢查和LVS驗(yàn)證結(jié)果、版圖及尺寸。(2)不能進(jìn)行增加、刪除、修改、連線等操作。(二)子任務(wù)2利用給定的FPGA芯片內(nèi)部資源，根據(jù)要求設(shè)計(jì)邏輯模塊，完成仿真并下載至FPGA應(yīng)用系統(tǒng)板上進(jìn)行功能驗(yàn)證。完成圖1所示算術(shù)邏輯單元的設(shè)計(jì)、仿真，并下載到FPGA應(yīng)用系統(tǒng)板上進(jìn)行功能驗(yàn)證。圖1算術(shù)邏輯單元功能框圖3端口及功能描述如表1所示。序號(hào)端口功能描述1第一組8位輸入信號(hào)2第二組8位輸入信號(hào)32位輸入控制信號(hào)，分別實(shí)現(xiàn)加法、減法、按位與操作、按位或操作等功能49位的輸出信號(hào)(1)FPGA程序設(shè)計(jì)與下載驗(yàn)證針對(duì)圖1所示的算術(shù)邏輯單元功能框圖，使用相關(guān)軟件、VerilogHDL語(yǔ)言，完成電路設(shè)計(jì)和功能仿真驗(yàn)證。(2)FPGA應(yīng)用系統(tǒng)板開(kāi)發(fā)根據(jù)比賽所提供的物料和裝配圖等，完成FPGA應(yīng)用系(3)FPGA程序設(shè)計(jì)與下載驗(yàn)證將設(shè)計(jì)好的算術(shù)邏輯單元Verilog代碼下載到FPGA應(yīng)用系統(tǒng)板上，利用系統(tǒng)板上相關(guān)的資源進(jìn)行驗(yàn)證，確保該單(1)只允許展示已完成的電路圖、驗(yàn)證結(jié)果等。(2)FPGA系統(tǒng)板不能進(jìn)行增加、刪除、修改、連線等4(一)子任務(wù)1基于集成電路工藝仿真平臺(tái)，回答集成電路制造環(huán)節(jié)相(1)將預(yù)行制好的掩膜版直接和涂有光刻膠的晶片表面接觸，再用紫外光照射來(lái)進(jìn)行曝光的方法，稱(chēng)為()曝光。B、接近式C、投影式(2)用四氯化硅氫還原法進(jìn)行硅提純時(shí)，通過(guò)()可以A、高溫還原爐B、精餾塔C、多晶沉積設(shè)備D、單晶爐(3)視頻中是某臺(tái)正在作業(yè)的設(shè)備，當(dāng)該區(qū)域的液體供應(yīng)不足時(shí)，可能會(huì)造成下列選項(xiàng)中的哪種現(xiàn)象?()5針位置的調(diào)試后，用()遮擋住晶圓四周，完全避光后再進(jìn)(5)在視頻中，()不屬于沒(méi)有被粘接而留在藍(lán)膜上的B.正常良品D.針印偏出PAD點(diǎn)6(6)濺射法是由()轟擊靶材表面，使靶原子從靶表面飛濺出來(lái)淀積在襯底上形成薄膜。(7)通常一個(gè)片盒中最多裝()片晶圓。(8)利用全自動(dòng)探針臺(tái)進(jìn)行扎針測(cè)試時(shí)，關(guān)于上片的步驟，下列所述正確的是()。(9)晶圓切割的作用是()。7A、對(duì)晶圓邊緣進(jìn)行修正B、將完整的晶圓分割成單獨(dú)的晶粒C、在完整的晶圓上劃出切割道的痕跡，方便后續(xù)晶粒的分離D、切除電氣性能不良的晶粒(10)點(diǎn)銀漿時(shí)，銀漿的覆蓋范圍需要()。A、小于50%B、大于50%C、大于75%D、不小于90%(1)雜質(zhì)以恒定的表面雜質(zhì)濃度源源不斷的通入，該擴(kuò)散過(guò)程稱(chēng)為()。B、預(yù)淀積(2)工藝用水中可能存在的污染物有()。A、顆粒D、溶解氧8(3)晶圓框架盒的主要作用為()。A、固定并保護(hù)晶圓，避免其隨意滑動(dòng)而發(fā)生碰撞口B、用于儲(chǔ)存晶圓的容器C、保護(hù)藍(lán)膜，防止晶圓上的藍(lán)膜受到污染(4)二氧化硅作為選擇性擴(kuò)散掩蔽層的條件有()。C、雜質(zhì)在二氧化硅中的擴(kuò)散系數(shù)遠(yuǎn)遠(yuǎn)小于在硅中的擴(kuò)散系數(shù)(5)摻氯氧化的好處是()。D、迫使原子更快的穿越氧化層(6)光刻膠的最重要的性能指標(biāo)有()。B、分辨率C、粘附性(7)切片是拋光片制備中一道重要的工序，因?yàn)檫@一工序基本上決定了硅片的四個(gè)重要參數(shù)，即晶向以及()。9A、平行度C、翹度D、厚度(8)軟烘(softbake)的目的是什么?()。A、將硅片上覆蓋的光刻膠溶劑去除B、增強(qiáng)光刻膠的粘附性以便在顯影時(shí)光刻膠可以很好地粘附C、緩和在旋轉(zhuǎn)過(guò)程中光刻膠膜內(nèi)產(chǎn)生的應(yīng)力D、使顯影后的膠膜更加堅(jiān)硬(9)在全自動(dòng)探針臺(tái)上進(jìn)行扎針調(diào)試時(shí)，需要根據(jù)晶圓測(cè)試隨件單在探針臺(tái)輸入界面輸入的信息包括()。A、晶圓產(chǎn)品名稱(chēng)C、晶圓片號(hào)(10)砷化鎵的濕法腐蝕溶液包括()。(二)子任務(wù)2基于集成電路工藝仿真平臺(tái)，進(jìn)行集成電路制造環(huán)節(jié)相(1)考核技能點(diǎn)(2)具體操作在虛擬仿真中通過(guò)設(shè)置拋光片清洗設(shè)備參數(shù)、執(zhí)行工藝流程并以操作、圖片或問(wèn)答的形式考查對(duì)清洗的目的、清洗劑的類(lèi)型、不同有機(jī)污染物的處理方法等內(nèi)容。2.擴(kuò)散工藝(1)考核技能點(diǎn)考查操作氧化爐進(jìn)行擴(kuò)散工藝，并在爐管內(nèi)開(kāi)始擴(kuò)散的過(guò)程，同時(shí)為保證后續(xù)工藝質(zhì)量，需要檢驗(yàn)擴(kuò)散層的質(zhì)量，確認(rèn)本次擴(kuò)散情況，同時(shí)監(jiān)控氧化爐工作是否正常。(2)具體操作在虛擬仿真中通過(guò)設(shè)置氧化爐的設(shè)備參數(shù)、執(zhí)行工藝流程并以操作、圖片或問(wèn)答的形式考查對(duì)雜質(zhì)源選擇、溫度控制、擴(kuò)散時(shí)間及速率等工藝流程的理解。3.離子注入(1)考核技能點(diǎn)考查對(duì)離子注入技術(shù)的認(rèn)知與設(shè)備參數(shù)設(shè)置，通過(guò)設(shè)置所需的半導(dǎo)體摻雜類(lèi)型，并能夠在注入完成后退火以緩和注(2)具體操作在虛擬仿真中通過(guò)設(shè)置離子注入機(jī)的設(shè)備參數(shù)、執(zhí)行工藝流程并以操作、圖片或問(wèn)答的形式考查對(duì)雜質(zhì)摻入、電學(xué)性質(zhì)改變、硬化表面等工藝流程的理解。4.晶圓減薄與劃片(1)考核技能點(diǎn)考查準(zhǔn)確設(shè)置減薄機(jī)與劃片機(jī)工作參數(shù)的能力。(2)具體操作在虛擬仿真中需要選擇適當(dāng)?shù)牡毒咭约皽?zhǔn)確設(shè)置刀具參數(shù)的能力，如刀盤(pán)速度、刀盤(pán)深度；劃片工藝中調(diào)節(jié)參數(shù)的能力，如刀盤(pán)壓力、過(guò)渡速度等。檢查劃片面質(zhì)量，測(cè)量劃片線的精度和平整度等。5.注塑與電鍍?nèi)ヒ缌?1)考核技能點(diǎn)考查塑封和電鍍?nèi)ヒ缌霞夹g(shù)的認(rèn)知與設(shè)備參數(shù)設(shè)置，通過(guò)塑封膠注保護(hù)和封裝集成電路芯片，并通過(guò)電鍍的方式去(2)具體操作在虛擬仿真中通過(guò)設(shè)置注塑機(jī)與電鍍機(jī)等的設(shè)備參數(shù)、執(zhí)行工藝流程并以操作、圖片或問(wèn)答的形式考查對(duì)塑封膠注入時(shí)間、固化溫度、電鍍處理、清洗等工藝流程的理解。參賽選手從現(xiàn)場(chǎng)下發(fā)的元器件中選取待測(cè)試芯片及工裝所需元件和材料，參考現(xiàn)場(chǎng)下發(fā)的技術(shù)資料(芯片手冊(cè)、元器件清單等),在規(guī)定時(shí)間內(nèi)，按照相關(guān)電路原理與電子使用測(cè)試儀器與工具，實(shí)施并完成測(cè)試任務(wù)。集成電路測(cè)試分為數(shù)字集成電路測(cè)試、模擬集成電路測(cè)試和專(zhuān)用集成電路測(cè)試三項(xiàng)子任務(wù)。(一)子任務(wù)一：數(shù)字集成電路測(cè)試?yán)绱郎y(cè)芯片：數(shù)據(jù)選擇器(例如74HC151),引腳圖如圖1所示。(1)輸入嵌位電壓測(cè)試：1)測(cè)試條件：Vcc=5V,V?=-18mA;2)測(cè)試要求：測(cè)試I0、I1、I2、I3、I4、I5、I6、I7引腳，輸出測(cè)試結(jié)果并標(biāo)注單位；(2)Voh輸出高電平電壓測(cè)試2)測(cè)試要求：測(cè)試Y、W引腳，輸出測(cè)試結(jié)果并標(biāo)注(3)Ior輸出低電平電流測(cè)試2)測(cè)試要求：測(cè)試Y、W引腳，輸出測(cè)試結(jié)果并標(biāo)注(4)Im輸入低電平電流測(cè)試2)測(cè)試要求：測(cè)試I0、I1、I2、I3、I4、I5、I6、I7引腳，輸出測(cè)試結(jié)果并標(biāo)注單位；設(shè)計(jì)、焊接、調(diào)試完成測(cè)試工裝，用該數(shù)據(jù)選擇器搭建并配置測(cè)試環(huán)境，實(shí)現(xiàn)三位表決功能,測(cè)試Y輸出電壓值(二)子任務(wù)二：模擬集成電路測(cè)試它采用8腳雙列直插塑料封裝，內(nèi)部包含二組形式完全相同的運(yùn)算放大器，除電源共用外，二組運(yùn)放相互獨(dú)立。其引腳功能如圖2所示：端；+IN為同相輸入端；OUT為輸出端。其工作條件為：?jiǎn)坞娫矗?V～36V;雙電源：±2V~±16V。測(cè)試電路圖如圖3所1.參數(shù)測(cè)試(1)I?輸入偏置電流測(cè)試1)測(cè)試條件：?jiǎn)坞娫?V供電；2)測(cè)試要求：分別記錄單電源及雙電源供電時(shí)的測(cè)試結(jié)果并標(biāo)注單位；(2)Vus失調(diào)電壓測(cè)試1)測(cè)試條件：?jiǎn)坞娫?0V供電；2)測(cè)試要求：記錄測(cè)試結(jié)果并標(biāo)注單位；1)測(cè)試條件：?jiǎn)坞娫?0V供電；2)測(cè)試要求：記錄測(cè)試結(jié)果并標(biāo)注單位；(4)Am開(kāi)環(huán)增益測(cè)試1)測(cè)試條件：雙電源±10V供電；2)測(cè)試要求：記錄測(cè)試結(jié)果并標(biāo)注單位；2.應(yīng)用電路測(cè)試?yán)帽荣惉F(xiàn)場(chǎng)提供的LM324芯片、萬(wàn)能板、各類(lèi)阻容元件等，搭建一個(gè)如圖3-3所示300mA的恒流源。(2)恒流源輸出電流穩(wěn)定性；(3)負(fù)載兩端的電壓以及紋波系數(shù)；(4)恒流源的效率；(三)子任務(wù)三：專(zhuān)用集成電路測(cè)試片，該芯片利用SPI通信協(xié)議進(jìn)行工作。選手根據(jù)參考驅(qū)動(dòng)代碼，將其在自行編寫(xiě)的測(cè)試程序里面進(jìn)行實(shí)現(xiàn)：編寫(xiě)測(cè)試程序，對(duì)該芯片所有管腳施加-100μA的電流進(jìn)行開(kāi)短路測(cè)試，輸出測(cè)試結(jié)果并標(biāo)注單位；2)測(cè)試要求：輸出測(cè)試結(jié)果并標(biāo)注單位；(3)讀寫(xiě)功能測(cè)試2)測(cè)試要求：輸出測(cè)試結(jié)果并標(biāo)注單位。1集成電路應(yīng)用開(kāi)發(fā)賽項(xiàng)來(lái)源于集成電路行業(yè)真實(shí)工作一、集成電路設(shè)計(jì)驗(yàn)證(一)子任務(wù)1使用集成電路設(shè)計(jì)軟件，根據(jù)下面功能要求，使用0.18μm工藝PDK,設(shè)計(jì)集成電路原理圖并進(jìn)行功能仿真；在此基礎(chǔ)上完成版圖設(shè)計(jì)和驗(yàn)證。設(shè)計(jì)一個(gè)兩級(jí)CMOS反相器驅(qū)動(dòng)電路。(1)根據(jù)給定的工藝庫(kù)選擇P和N兩種MOS管，MOS(2)設(shè)置電路引腳，包括1個(gè)電源VCC(電源值為5V)、1個(gè)地信號(hào)GND、1個(gè)輸入信號(hào)端VIN、1個(gè)信號(hào)輸出端(3)根據(jù)裁判現(xiàn)場(chǎng)抽取確定輸出高電平電流值，選手運(yùn)行仿真程序，確定主要影響輸出高電平電流值的MOS管溝道寬度，并根據(jù)通常CMOS數(shù)字電路設(shè)計(jì)原則確定其它MOS管的溝道寬度，展示輸出結(jié)果。2(4)完成版圖設(shè)計(jì)，需考慮放置焊盤(pán)和布局的合理性，(1)只允許展示已完成的電路圖、仿真圖、DRC檢查和LVS驗(yàn)證結(jié)果、版圖及尺寸。(2)不能進(jìn)行增加、刪除、修改、連線等操作。(二)子任務(wù)2利用給定的FPGA芯片內(nèi)部資源，根據(jù)要求設(shè)計(jì)邏輯模塊，完成仿真并下載至FPGA應(yīng)用系統(tǒng)板上進(jìn)行功能驗(yàn)證。完成圖1所示算術(shù)邏輯單元的設(shè)計(jì)、仿真，并下載到FPGA應(yīng)用系統(tǒng)板上進(jìn)行功能驗(yàn)證。圖1算術(shù)邏輯單元功能框圖3端口及功能描述如表1所示。序號(hào)端口功能描述1第一組8位輸入信號(hào)2第二組8位輸入信號(hào)32位輸入控制信號(hào)，分別實(shí)現(xiàn)加法、減法、按位與操作、按位或操作等功能49位的輸出信號(hào)(1)FPGA程序設(shè)計(jì)與下載驗(yàn)證針對(duì)圖1所示的算術(shù)邏輯單元功能框圖，使用相關(guān)軟件、VerilogHDL語(yǔ)言，完成電路設(shè)計(jì)和功能仿真驗(yàn)證。(2)FPGA應(yīng)用系統(tǒng)板開(kāi)發(fā)根據(jù)比賽所提供的物料和裝配圖等，完成FPGA應(yīng)用系(3)FPGA程序設(shè)計(jì)與下載驗(yàn)證將設(shè)計(jì)好的算術(shù)邏輯單元Verilog代碼下載到FPGA應(yīng)用系統(tǒng)板上，利用系統(tǒng)板上相關(guān)的資源進(jìn)行驗(yàn)證，確保該單(1)只允許展示已完成的電路圖、驗(yàn)證結(jié)果等。(2)FPGA系統(tǒng)板不能進(jìn)行增加、刪除、修改、連線等4(一)子任務(wù)1基于集成電路工藝仿真平臺(tái)，回答集成電路制造環(huán)節(jié)相(1)單晶硅生長(zhǎng)完成后，需要進(jìn)行質(zhì)量檢驗(yàn)，其中熱探針?lè)梢詼y(cè)量單晶硅的()參數(shù)。A、電阻率C、少數(shù)載流子壽命D、導(dǎo)電類(lèi)型(2)清洗是晶圓制程中不可缺少的環(huán)節(jié)，使用S-2清洗液進(jìn)行清洗時(shí)，可以去除的物質(zhì)是()。C、金屬(3)植球時(shí)，球和焊盤(pán)金屬形成冶金結(jié)合，此時(shí)形成的焊點(diǎn)為()。A、第一焊點(diǎn)B、第二焊點(diǎn)5(4)引線鍵合最常使用的原材料是()。(5)制作開(kāi)關(guān)器件通常背面蒸金，目的是()。A、減小摻雜濃度B、抑制寄生效應(yīng)C、提高開(kāi)關(guān)速度(6)摻雜結(jié)束后，要對(duì)硅片進(jìn)行質(zhì)量檢測(cè)，造成硅片表面有顆粒污染的原因可能是()。B、注入機(jī)未清洗干凈C、注入過(guò)程中晶圓的傾斜角度不合適D、離子束電流檢測(cè)不夠精確(7)在傳統(tǒng)光刻機(jī)的光學(xué)鏡頭與晶圓之間的介質(zhì)可用水替代空氣，以縮短曝光光源波長(zhǎng)和增大鏡頭的數(shù)值孔徑，從而提高分辨率的光刻技術(shù)是()。A、極紫外光光刻6D、浸潤(rùn)式光刻(8)切割完的晶圓取出后先用氣槍將晶圓表面的()和硅粉塵進(jìn)行初步的清理。B、不良晶粒D、切割時(shí)產(chǎn)生的火花(9)芯片檢測(cè)工藝中，在外觀檢查時(shí)發(fā)現(xiàn)料管破損，應(yīng)B、及時(shí)更換C、對(duì)破損部位進(jìn)行修補(bǔ)(10)以下哪種情況，探針針尖無(wú)法進(jìn)行修復(fù)?()。A、探針針尖被磨平B、探針針尖異常C、探針針尖有異物D、探針針尖氧化(1)高壓氧化的作用有()。7B、壓力增強(qiáng)，迫使原子更快的穿越氧化層C、高壓氧化，可以降低溫度D、相同溫度，速率更快(2)進(jìn)行增粘處理式，涂布HMDS的方法有()。C、手動(dòng)涂抹(3)探針卡是晶圓測(cè)試重要的材料，對(duì)測(cè)試結(jié)果起到重要作用。當(dāng)探針卡使用次數(shù)過(guò)多會(huì)影響扎針測(cè)試結(jié)果。過(guò)多使用探針卡的表現(xiàn)有()。A、探針針尖過(guò)短B、探針針尖變粗C、探針針尖變細(xì)D、探針針尖斷裂(4)晶圓檢測(cè)工藝中，晶圓在烘烤過(guò)程所采用的設(shè)備稱(chēng)B、高溫干燥箱(5)下列情況中，需要更換點(diǎn)膠頭的有()。A、點(diǎn)膠頭工作超過(guò)2小時(shí)8B、更換銀漿類(lèi)型C、點(diǎn)膠頭堵塞D、點(diǎn)膠頭損壞(6)堅(jiān)膜常常采用的加熱方式有()。D、真空烘焙(7)晶圓劃片后對(duì)其外觀進(jìn)行檢查，觀察到視頻中的不良現(xiàn)象，出現(xiàn)該異常的原因可能有()。A.載片臺(tái)步進(jìn)過(guò)大B.劃片刀磨損C.劃片刀轉(zhuǎn)速過(guò)大D.冷卻水流量過(guò)小(8)砷化鎵的濕法腐蝕溶液包括()。9(9)退火的方式有()。B、快速熱退火C、電阻絲退火(10)裝片機(jī)主要由()系統(tǒng)組成。A、視覺(jué)識(shí)別(二)子任務(wù)2基于集成電路工藝仿真平臺(tái)，進(jìn)行集成電路制造環(huán)節(jié)相1.CMP平坦化工藝(1)考核技能點(diǎn)考查對(duì)CMP技術(shù)的認(rèn)知與設(shè)備參數(shù)設(shè)置，通過(guò)操作設(shè)備完成平坦化表面、去除殘留物等工作。(2)具體操作在虛擬仿真中通過(guò)設(shè)置CMP設(shè)備參數(shù)、執(zhí)行工藝流程并以操作、圖片或問(wèn)答的形式考查對(duì)研漿、拋光、清洗等工2.引線鍵合(1)考核技能點(diǎn)考查對(duì)引線鍵合工藝的認(rèn)知與設(shè)備參數(shù)設(shè)置，將芯片與封裝基座連接的關(guān)鍵工藝，用于實(shí)現(xiàn)電信號(hào)傳輸和電源供應(yīng)，并提供機(jī)械支撐和保護(hù)作用。(2)具體操作在虛擬仿真中通過(guò)設(shè)置引線鍵合機(jī)的設(shè)備參數(shù)、執(zhí)行工藝流程并以操作、圖片或問(wèn)答的形式考查焊球制備、芯片定位、焊接加熱與壓力施加、焊點(diǎn)形成以及后續(xù)檢測(cè)等工藝流3.薄膜淀積(1)考核技能點(diǎn)考查對(duì)薄膜淀積技術(shù)的認(rèn)知與設(shè)備參數(shù)設(shè)置，通過(guò)在材料表面上形成一層均勻、致密且具有特定功能的薄膜，以改變或增強(qiáng)材料的性質(zhì)和實(shí)現(xiàn)特定應(yīng)用需求。(2)具體操作在虛擬仿真中通過(guò)設(shè)置薄膜淀積機(jī)的設(shè)備參數(shù)、執(zhí)行工藝流程并以操作、圖片或問(wèn)答的形式考查對(duì)清洗與預(yù)處理、薄膜淀積、后處理和退火等工藝流程的理解。4.芯片粘接與銀漿固化(1)考核技能點(diǎn)考查對(duì)固晶技術(shù)的認(rèn)知與設(shè)備參數(shù)設(shè)置，將芯片與載體基底牢固連接在一起，并建立電氣連接，同時(shí)利用銀漿的導(dǎo)電性能實(shí)現(xiàn)良好的信號(hào)傳輸。(2)具體操作在虛擬仿真中通過(guò)設(shè)置粘接機(jī)與銀漿固化機(jī)的設(shè)備參數(shù)、執(zhí)行工藝流程并以操作、圖片或問(wèn)答的形式考查對(duì)粘接劑選擇、對(duì)準(zhǔn)、壓合、固化等工藝流程的理解。5.晶圓施加探針測(cè)試(1)考核技能點(diǎn)考查對(duì)基于測(cè)試機(jī)，對(duì)圓片施加探針，進(jìn)行功能和性能(2)具體操作準(zhǔn)確設(shè)置探針臺(tái)參數(shù)，以確保測(cè)試的準(zhǔn)確性和穩(wěn)定性。此外完成扎針前的調(diào)參，以保證探針與晶圓良好接觸，并避免損壞或測(cè)試誤差；同時(shí)核對(duì)MAP圖信息以確保在正確的位置進(jìn)行晶圓測(cè)試；最后需要記錄不合格品，準(zhǔn)確記錄測(cè)試結(jié)果并標(biāo)記不合格晶圓，以便進(jìn)一步處理和排查。參賽選手從現(xiàn)場(chǎng)下發(fā)的元器件中選取待測(cè)試芯片及工裝所需元件和材料，參考現(xiàn)場(chǎng)下發(fā)的技術(shù)資料(芯片手冊(cè)、元器件清單等),在規(guī)定時(shí)間內(nèi)，按照相關(guān)電路原理與電子(一)子任務(wù)一：數(shù)字集成電路測(cè)試圖1所示。(1)靜態(tài)測(cè)試：1)測(cè)試條件：Vc=5V,E?=1;2)測(cè)試要求：測(cè)試9、10、11、12引腳，輸出測(cè)試結(jié)(2)Vo輸出高電平電壓測(cè)試1)測(cè)試條件：Vα=4.75V,Io=-0.4mA,Vn=0.8V;2)測(cè)試要求：測(cè)試4、5、6、7引腳，輸出測(cè)試結(jié)果(3)I輸出低電平電流測(cè)試1)測(cè)試條件：Iu=4mA,Vc=4.75V;2)測(cè)試要求：測(cè)試4、5、6、7引腳，輸出測(cè)試結(jié)果(4)In輸入低電平電流測(cè)試2)測(cè)試要求：測(cè)試4、5、6、7引腳，輸出測(cè)試結(jié)果2.功能測(cè)試設(shè)計(jì)、焊接、調(diào)試完成測(cè)試工裝，用該譯碼器驅(qū)動(dòng)四位LED循環(huán)顯示，搭建并配置測(cè)試環(huán)境，測(cè)試O-Oa輸出電壓(二)子任務(wù)二：模擬集成電路測(cè)試可以提供最大400mA的電流輸出。它們的輸入輸出最小壓降可以達(dá)到75mV,且輸出端無(wú)須外接濾波電容也可以保持穩(wěn)定的輸出。TPS736xx系列器件的另一個(gè)顯著優(yōu)點(diǎn)是它們采用先進(jìn)的雙極互補(bǔ)金屬氧化物半導(dǎo)體(BiCMOS)工藝在保持高精度輸出的同時(shí)，提供極低輸入輸出壓降和接地電流。此類(lèi)擁有極低輸入輸出壓降能力的穩(wěn)壓器通常也稱(chēng)為L(zhǎng)DO。而接地電流極低也意味著待機(jī)功耗極低，對(duì)于一些便攜式產(chǎn)品來(lái)說(shuō)是很好的選擇。芯片封裝及引腳說(shuō)明如圖2所示：型號(hào)芯片尺寸NCNR/FBNCNC1.參數(shù)測(cè)試1)測(cè)試條件：Ior=400mA;2)測(cè)試要求：記錄測(cè)試結(jié)果并標(biāo)注單位；1)測(cè)試條件：3.6V≤V≤4.2V2)測(cè)試要求：記錄測(cè)試結(jié)果并標(biāo)注單位；(3)Icm地電流2)測(cè)試要求：記錄測(cè)試結(jié)果并標(biāo)注單位；(4)Isc輸出短路電流測(cè)試2)測(cè)試要求：記錄測(cè)試結(jié)果并標(biāo)注單位；2.應(yīng)用電路測(cè)試元件、晶體管器件等，根據(jù)提供芯片手冊(cè)提供的典型應(yīng)用，搭建一個(gè)輸出電壓為5V的穩(wěn)壓源。(1)輸出電源(2)最大輸出電流(3)輸入輸出壓差(4)接地電流(5)負(fù)載調(diào)整率(6)線性調(diào)整率(7)電源抑制比(8)輸出噪聲電源(三)子任務(wù)三：混合集成電路測(cè)試?yán)绱郎y(cè)芯片：AD7895,AD7895是一款快速、12位逐次逼近型模數(shù)轉(zhuǎn)換器ADC,采用+5V單電源供電。1.參數(shù)測(cè)試(1)OS開(kāi)短路測(cè)試測(cè)試編寫(xiě)測(cè)試程序，對(duì)該芯片所有管腳施加-100μA的電流進(jìn)行開(kāi)短路測(cè)試，輸出測(cè)試結(jié)果并標(biāo)注單位；(2)最低有效位電壓測(cè)試2)測(cè)試要求：輸出測(cè)試結(jié)果并標(biāo)注單位；(3)功能測(cè)試1)測(cè)試條件：Vw=5V,V=2.52)測(cè)試要求：輸出測(cè)試結(jié)果并標(biāo)注單位；(4)V輸入最高電壓測(cè)試2)測(cè)試要求：輸出測(cè)試結(jié)果并標(biāo)注單位；(5)I輸入電流測(cè)試2)測(cè)試要求：輸出測(cè)試結(jié)果并標(biāo)注單位；2)測(cè)試要求：輸出測(cè)試結(jié)果并標(biāo)注單位；2.應(yīng)用測(cè)試根據(jù)芯片手冊(cè)，利用比賽現(xiàn)場(chǎng)提供的AD7895芯片、單片機(jī)8X51模塊、萬(wàn)能板、各類(lèi)阻容元件等，搭建頻率為室溫1集成電路應(yīng)用開(kāi)發(fā)賽項(xiàng)來(lái)源于集成電路行業(yè)真實(shí)工作一、集成電路設(shè)計(jì)驗(yàn)證(一)子任務(wù)1使用集成電路設(shè)計(jì)軟件，根據(jù)下面功能要求，使用0.18μm工藝PDK,設(shè)計(jì)集成電路原理圖并進(jìn)行功能仿真；在此基礎(chǔ)上完成版圖設(shè)計(jì)和驗(yàn)證。設(shè)計(jì)一個(gè)帶兩級(jí)CMOS反相器整形輸出的低電壓檢測(cè)電路，即當(dāng)電源電壓由高到低變化，并且低于某一個(gè)設(shè)定值 (低電壓檢測(cè)有效值LVDA)時(shí)，該電路會(huì)產(chǎn)生一個(gè)有效的低電壓檢測(cè)信號(hào)；反之，當(dāng)電源電壓從零開(kāi)始慢慢上升，當(dāng)超過(guò)某一個(gè)設(shè)定值(低電壓檢測(cè)釋放值LVDR)時(shí)，該低電(1)根據(jù)給定的工藝庫(kù)選擇P和N兩種MOS管，這些MOS管的寬長(zhǎng)比W/L=5μm/lμm;MOS管數(shù)量盡量少。(2)使用的電阻數(shù)量盡量少，并根據(jù)給定的工藝庫(kù)選擇高阻多晶電阻，確定相應(yīng)的方塊數(shù)，考慮到電阻版圖精度，2所有電阻方塊數(shù)不少于100。(3)設(shè)置電路引腳，包括1個(gè)電源VCC(電源值為5V)、1個(gè)地信號(hào)GND、1個(gè)電壓信號(hào)輸出端VOUT。(4)根據(jù)裁判現(xiàn)場(chǎng)抽取確定LVDA、LVDR值，選手運(yùn)行仿真程序，確定影響這兩個(gè)參數(shù)的電阻大小，并展示輸出(5)完成版圖設(shè)計(jì)，需考慮放置焊盤(pán)和布局的合理性，(1)只允許展示已完成的電路圖、仿真圖、DRC檢查和LVS驗(yàn)證結(jié)果、版圖及尺寸。(2)不能進(jìn)行增加、刪除、修改、連線等操作。(二)子任務(wù)2利用給定的FPGA芯片內(nèi)部資源，根據(jù)要求設(shè)計(jì)邏輯模塊，完成仿真并下載至FPGA應(yīng)用系統(tǒng)板上進(jìn)行功能驗(yàn)證。完成圖1數(shù)字時(shí)鐘單元的設(shè)計(jì)、仿真，并下載到FPGA應(yīng)用系統(tǒng)板上進(jìn)行功能驗(yàn)證。3100進(jìn)制計(jì)數(shù)器100進(jìn)制計(jì)數(shù)器60進(jìn)制計(jì)數(shù)器60進(jìn)制計(jì)數(shù)器圖1是一個(gè)帶清零和暫停功能的“數(shù)字時(shí)鐘驅(qū)動(dòng)單元”,信號(hào)的高位和低位；MH,ML為分鐘信號(hào)的高位和低位。2.操作過(guò)程(1)FPGA程序設(shè)計(jì)與下載驗(yàn)證針對(duì)圖1所示的數(shù)字時(shí)鐘單元功能框圖，使用相關(guān)軟件、VerilogHDL語(yǔ)言，完成電路設(shè)計(jì)和功能仿真驗(yàn)證。(2)FPGA應(yīng)用系統(tǒng)板開(kāi)發(fā)根據(jù)比賽所提供的物料和裝配圖等，完成FPGA應(yīng)用系統(tǒng)板的開(kāi)發(fā)。(3)FPGA程序設(shè)計(jì)與下載驗(yàn)證將設(shè)計(jì)好的數(shù)字時(shí)鐘單元Verilog代碼下載到FPGA應(yīng)用系統(tǒng)板上，利用系統(tǒng)板上相關(guān)的資源進(jìn)行驗(yàn)證，確保該單元功能完整。4(1)只允許展示已完成的電路圖、驗(yàn)證結(jié)果等。(2)FPGA系統(tǒng)板不能進(jìn)行增加、刪除、修改、連線等5(一)子任務(wù)1基于集成電路工藝仿真平臺(tái)，回答集成電路制造環(huán)節(jié)相(1)將預(yù)行制好的掩膜版直接和涂有光刻膠的晶片表面接觸，再用紫外光照射來(lái)進(jìn)行曝光的方法，稱(chēng)為()曝光。B、接近式C、投影式(2)用四氯化硅氫還原法進(jìn)行硅提純時(shí)，通過(guò)()可以A、高溫還原爐B、精餾塔C、多晶沉積設(shè)備D、單晶爐(3)視頻中是某臺(tái)正在作業(yè)的設(shè)備，當(dāng)該區(qū)域的液體供應(yīng)不足時(shí)，可能會(huì)造成下列選項(xiàng)中的哪種現(xiàn)象?()6A.切割崩邊針位置的調(diào)試后，用()遮擋住晶圓四周，完全避光后再進(jìn)(5)在視頻中，()不屬于沒(méi)有被粘接而留在藍(lán)膜上的A.崩邊7B.正常良品C.針印過(guò)深D.針印偏出PAD點(diǎn)(6)濺射法是由()轟擊靶材表面，使靶原子從靶表面飛濺出來(lái)淀積在襯底上形成薄膜。D、帶能離子(7)通常一個(gè)片盒中最多裝()片晶圓。(8)利用全自動(dòng)探針臺(tái)進(jìn)行扎針測(cè)試時(shí)，關(guān)于上片的步驟，下列所述正確的是()。8(9)晶圓切割的作用是()。A、對(duì)晶圓邊緣進(jìn)行修正B、將完整的晶圓分割成單獨(dú)的晶粒C、在完整的晶圓上劃出切割道的痕跡，方便后續(xù)晶粒的分離D、切除電氣性能不良的晶粒(10)點(diǎn)銀漿時(shí)，銀漿的覆蓋范圍需要()。A、小于50%B、大于50%C、大于75%D、不小于90%(1)雜質(zhì)以恒定的表面雜質(zhì)濃度源源不斷的通入，該擴(kuò)散過(guò)程稱(chēng)為()。A、恒定源擴(kuò)散B、預(yù)淀積(2)工藝用水中可能存在的污染物有()。A、顆粒9B、細(xì)菌D、溶解氧(3)晶圓框架盒的主要作用為()。A、固定并保護(hù)晶圓，避免其隨意滑動(dòng)而發(fā)生碰撞口B、用于儲(chǔ)存晶圓的容器C、保護(hù)藍(lán)膜，防止晶圓上的藍(lán)膜受到污染(4)二氧化硅作為選擇性擴(kuò)散掩蔽層的條件有()。C、雜質(zhì)在二氧化硅中的擴(kuò)散系數(shù)遠(yuǎn)遠(yuǎn)小于在硅中的擴(kuò)散系數(shù)D、二氧化硅的絕緣性比較好(5)摻氯氧化的好處是()。D、迫使原子更快的穿越氧化層(6)光刻膠的最重要的性能指標(biāo)有()。B、分辨率(7)切片是拋光片制備中一道重要的工序，因?yàn)檫@一工序基本上決定了硅片的四個(gè)重要參數(shù)，即晶向以及()。B、直徑C、翹度D、厚度(8)軟烘(softbake)的目的是什么?()。A、將硅片上覆蓋的光刻膠溶劑去除B、增強(qiáng)光刻膠的粘附性以便在顯影時(shí)光刻膠可以很好地粘附C、緩和在旋轉(zhuǎn)過(guò)程中光刻膠膜內(nèi)產(chǎn)生的應(yīng)力D、使顯影后的膠膜更加堅(jiān)硬(9)在全自動(dòng)探針臺(tái)上進(jìn)行扎針調(diào)試時(shí)，需要根據(jù)晶圓測(cè)試隨件單在探針臺(tái)輸入界面輸入的信息包括()。A、晶圓產(chǎn)品名稱(chēng)C、晶圓片號(hào)D、晶圓尺寸(10)砷化鎵的濕法腐蝕溶液包括()。(二)子任務(wù)2基于集成電路工藝仿真平臺(tái)，進(jìn)行集成電路制造環(huán)節(jié)相(1)考核技能點(diǎn)(2)具體操作在虛擬仿真中通過(guò)設(shè)置拋光片清洗設(shè)備參數(shù)、執(zhí)行工藝流程并以操作、圖片或問(wèn)答的形式考查對(duì)清洗的目的、清洗劑的類(lèi)型、不同有機(jī)污染物的處理方法等內(nèi)容。2.擴(kuò)散工藝(1)考核技能點(diǎn)考查操作氧化爐進(jìn)行擴(kuò)散工藝，并在爐管內(nèi)開(kāi)始擴(kuò)散的過(guò)程，同時(shí)為保證后續(xù)工藝質(zhì)量，需要檢驗(yàn)擴(kuò)散層的質(zhì)量，確認(rèn)本次擴(kuò)散情況，同時(shí)監(jiān)控氧化爐工作是否正常。(2)具體操作在虛擬仿真中通過(guò)設(shè)置氧化爐的設(shè)備參數(shù)、執(zhí)行工藝流程并以操作、圖片或問(wèn)答的形式考查對(duì)雜質(zhì)源選擇、溫度控制、擴(kuò)散時(shí)間及速率等工藝流程的理解。3.離子注入(1)考核技能點(diǎn)考查對(duì)離子注入技術(shù)的認(rèn)知與設(shè)備參數(shù)設(shè)置，通過(guò)設(shè)置所需的半導(dǎo)體摻雜類(lèi)型，并能夠在注入完成后退火以緩和注(2)具體操作在虛擬仿真中通過(guò)設(shè)置離子注入機(jī)的設(shè)備參數(shù)、執(zhí)行工藝流程并以操作、圖片或問(wèn)答的形式考查對(duì)雜質(zhì)摻入、電學(xué)性質(zhì)改變、硬化表面等工藝流程的理解。4.晶圓減薄與劃片(1)考核技能點(diǎn)考查準(zhǔn)確設(shè)置減薄機(jī)與劃片機(jī)工作參數(shù)的能力。(2)具體操作在虛擬仿真中需要選擇適當(dāng)?shù)牡毒咭约皽?zhǔn)確設(shè)置刀具參數(shù)的能力，如刀盤(pán)速度、刀盤(pán)深度；劃片工藝中調(diào)節(jié)參數(shù)的能力，如刀盤(pán)壓力、過(guò)渡速度等。檢查劃片面質(zhì)量，測(cè)量劃片線的精度和平整度等。5.注塑與電鍍?nèi)ヒ缌?1)考核技能點(diǎn)考查塑封和電鍍?nèi)ヒ缌霞夹g(shù)的認(rèn)知與設(shè)備參數(shù)設(shè)置，通過(guò)塑封膠注保護(hù)和封裝集成電路芯片，并通過(guò)電鍍的方式去(2)具體操作在虛擬仿真中通過(guò)設(shè)置注塑機(jī)與電鍍機(jī)等的設(shè)備參數(shù)、執(zhí)行工藝流程并以操作、圖片或問(wèn)答的形式考查對(duì)塑封膠注入時(shí)間、固化溫度、電鍍處理、清洗等工藝流程的理解。參賽選手從現(xiàn)場(chǎng)下發(fā)的元器件中選取待測(cè)試芯片及工裝所需元件和材料，參考現(xiàn)場(chǎng)下發(fā)的技術(shù)資料(芯片手冊(cè)、元器件清單等),在規(guī)定時(shí)間內(nèi)，按照相關(guān)電路原理與電子使用測(cè)試儀器與工具，實(shí)施并完成測(cè)試任務(wù)。集成電路測(cè)試共分為數(shù)字集成電路測(cè)試、模擬集成電路測(cè)試和專(zhuān)用集成電路測(cè)試三項(xiàng)子任務(wù)。(一)子任務(wù)一：數(shù)字集成電路測(cè)試?yán)绱郎y(cè)芯片：譯碼器(例如CD4511BE),引腳圖如圖1所示。DD9g立岳65ABubef81.參數(shù)測(cè)試(1)Iw靜態(tài)工作電流測(cè)試1)測(cè)試條件：Vw=3V,L=1,/B=1,/L=2)測(cè)試要求：輸出測(cè)試結(jié)果并標(biāo)注單位；(2)Vo輸出高電平電壓測(cè)試1)測(cè)試條件：Vw=5V,Iw=-17mA;2)測(cè)試要求：測(cè)試a、b、c、d、e、f、g引腳，輸出測(cè)(3)I?.輸出低電平電流測(cè)試2)測(cè)試要求：測(cè)試a、b、c、d、e、f、g引腳，輸出測(cè)(4)In輸入低電平電流測(cè)試2)測(cè)試要求：測(cè)試A、B、C、D引腳，輸出測(cè)試結(jié)果并標(biāo)2.功能測(cè)試設(shè)計(jì)、焊接、調(diào)試完成測(cè)試工裝，用該譯碼器驅(qū)動(dòng)數(shù)碼(二)子任務(wù)二：模擬集成電路測(cè)試?yán)缙?例如AD8058)。二運(yùn)放集成電路，它采用8腳雙列直插塑料封裝，內(nèi)部包含四組形式完全相同的運(yùn)算放大據(jù)芯片手冊(cè)進(jìn)行參數(shù)測(cè)試：1.參數(shù)測(cè)試(1)I?輸入靜態(tài)電流測(cè)試1)測(cè)試條件：Vs=±5V、R=100Ω;2)測(cè)試要求：分別記錄單電源及雙電源供電時(shí)的測(cè)試(2)Vus失調(diào)電壓測(cè)試2)測(cè)試要求：記錄測(cè)試結(jié)果并標(biāo)注單位；2)測(cè)試要求：記錄測(cè)試結(jié)果并標(biāo)注單位；(4)Am開(kāi)環(huán)增益測(cè)試1)測(cè)試條件：雙電源±5V供電；2)測(cè)試要求：記錄測(cè)試結(jié)果并標(biāo)注單位；2.應(yīng)用電路測(cè)試?yán)帽荣惉F(xiàn)場(chǎng)提供的AD8058芯片、萬(wàn)能板、各類(lèi)阻容元件等，搭建一個(gè)如圖3所示的全波整流電路。6o1M670045測(cè)試并記錄以下數(shù)據(jù)；(1)輸出波形；(2)輸出電壓以及紋波系數(shù)；(3)改成雙電源供電后的輸出波形；(4)改成雙電源供電后的輸出電壓以及紋波系數(shù)；(三)子任務(wù)三：存儲(chǔ)集成電路測(cè)試?yán)绱郎y(cè)芯片：AT24C02,該存儲(chǔ)集成電路為EEPROM芯片，該芯片利用IIC通信協(xié)議進(jìn)行工作，是一種掉電后數(shù)據(jù)不丟失的存儲(chǔ)芯片。選手根據(jù)參考驅(qū)動(dòng)代碼，將其在自行編寫(xiě)的測(cè)試程序里編寫(xiě)測(cè)試程序，對(duì)該芯片所有管腳施加-100μA的電流進(jìn)行開(kāi)短路測(cè)試，輸出測(cè)試結(jié)果并標(biāo)注單位；2)測(cè)試要求：輸出測(cè)試結(jié)果并標(biāo)注單位；(3)讀寫(xiě)功能測(cè)試2)測(cè)試要求：輸出測(cè)試結(jié)果并標(biāo)注單位。1集成電路應(yīng)用開(kāi)發(fā)賽項(xiàng)來(lái)源于集成電路行業(yè)真實(shí)工作一、集成電路設(shè)計(jì)驗(yàn)證(一)子任務(wù)1使用集成電路設(shè)計(jì)軟件，根據(jù)下面功能要求，使用0.18μm工藝PDK,設(shè)計(jì)集成電路原理圖并進(jìn)行功能仿真；在此基礎(chǔ)上完成版圖設(shè)計(jì)和驗(yàn)證