基于并行分層譯碼算法的LDPC譯碼器設計開題報告

基于并行分層譯碼算法的LDPC譯碼器設計開題報告一、選題背景LDPC（Low-DensityParity-Check）碼是典型的一種分塊碼，是在編碼和譯碼方面占據(jù)了顯著位置的一種碼。在最近幾年來，由于LDPC碼在無線通信、有線通信、存儲系統(tǒng)等領域有著廣泛的應用，自然而然地引起了越來越多的學者和工程師馬上對該碼進行了深入的研究。隨著加工技術的不斷發(fā)展，處理器的規(guī)模逐漸擴大，技術水平不斷提升，導致在實際的實現(xiàn)當中，我們可以選擇更加高效的算法來進行譯碼。傳統(tǒng)的串行譯碼算法在時間上存在很大的限制，無法在可接受的時間內完成大規(guī)模的數(shù)據(jù)傳輸任務。因此，如何高效地實現(xiàn)LDPC譯碼器成為當前的一個熱點問題之一。二、研究目的及意義本文擬基于并行分層譯碼算法設計LDPC碼的譯碼器，通過比較傳統(tǒng)串行譯碼算法和并行分層譯碼算法之間的性能差距，可以更好地評估現(xiàn)有LDPC碼的實現(xiàn)方式的性能，并提出優(yōu)化建議。三、研究內容及方法（一）研究內容1、基于區(qū)域譯碼來實現(xiàn)LDPC碼的譯碼器設計原理。2、實現(xiàn)LDPC譯碼器的優(yōu)化，提高譯碼的速率。3、設計并實現(xiàn)并行分層譯碼算法的LDPC碼譯碼器。4、對并行分層譯碼算法與串行譯碼算法的性能進行比較、分析和評估。（二）研究方法1、對相關文獻進行綜述、調研和分析研究。2、設計譯碼算法的模型，并訓練和驗證模型參數(shù)。3、對譯碼器進行軟件仿真實現(xiàn)。4、對并行分層譯碼算法與串行譯碼算法的實驗數(shù)據(jù)進行對比、分析與評估。四、預期目標及成果（一）預期目標1、詳細研究和設計基于并行分層譯碼算法的LDPC碼譯碼器原理。2、通過調整譯碼器的參數(shù)優(yōu)化的提高其譯碼速度。3、設計并實現(xiàn)并行分層譯碼算法所需的存儲器，對存儲器的使用進行優(yōu)化，提高系統(tǒng)的性能。4、對比并分析并行分層譯碼算法與串行譯碼算法的性能，提出優(yōu)化建議。（二）預期成果1、完成設計與實現(xiàn)了基于并行分層譯碼算法的LDPC碼譯碼器的軟件仿真。2、對譯碼速度與誤碼率等性能指標進行評估和分析。3、對比分析并行分層譯碼算法與串行譯碼算法的性能差距，提出優(yōu)化建議。五、工作進度計劃1、完成研究課題的文獻調研與綜述（1個月）。2、基于區(qū)域譯碼原理的LDPC碼譯碼器設計和實現(xiàn)（2個月）。3、實現(xiàn)LDPC譯碼器的優(yōu)化與并行分層譯碼算法存儲器的設計（2個月）。4、性能評估、對比分析（1個月）。5、研究成果的總結與報告編寫（1個月）。六、參考文獻[1]楊省龍,周敏,謝昊等.一種基于神經(jīng)網(wǎng)絡的LDPC譯碼算法研究和實現(xiàn).通信學報,2018,39(8):1-8.[2]徐曉婷,金昭元.黑電視環(huán)境下的誤塊率性能分析及優(yōu)化方案.現(xiàn)代電視,2018,32(20):51-54.[3]金文,孫良浩,雷皓,等.基于OSAA算法的低密度奇偶校驗碼譯碼器研究[J].廣東電力,2019,32(7):108-111.[4]AlizadehM,FazeliR,DaneshmandM.Ahigh-speedhybridmicroprocessorLDPCdecoder[J].MicroelectronicsJournal,2019,87(5):577-597.[5]Ahmadi-reza-soltani,SetoainJ,AlvarezM.LowpowerVLSIimplementationofamodificationof