第3章計算機(jī)內(nèi)部的存儲器

兩山醫(yī)考六字

計算機(jī)組成原理

的部落儲器

I一腐一

睡山醫(yī)考大學(xué)

3.1存儲系統(tǒng)概述

存儲器操作:

①輸入設(shè)備輸入程序和數(shù)據(jù)，存儲器寫操作；

②CPU讀取指令，存儲器讀操作；

③CPU執(zhí)行指令時需讀取操作數(shù)，存儲器讀操作；

④CPU將處理的結(jié)果存入存儲器，存儲器寫操作;

⑤輸出設(shè)備輸出結(jié)果，存儲器讀操作；

歸納存儲器功能：

?具有穩(wěn)定的記憶能力:

存儲器概述

幾個基本概念

1、存儲器：是計算機(jī)系統(tǒng)中的記憶設(shè)備，用來存放程序和數(shù)據(jù)。

2、存儲元：存儲器的最小組成單位，用以存儲1位二進(jìn)制代碼。

3、存儲單元：是CPU訪問存儲器基本單位，由若干個具有相同操作屬性的存

儲元組成。

4、單元地址：在存儲器中用以表識存儲單元的唯一編號，CPU通過該編號訪

問相應(yīng)的存儲單元。

5、字存儲單元：存放一個字的存儲單元，相應(yīng)的單元地址叫字地址。

6、字節(jié)存儲單元：存放一個字節(jié)的存儲單元，相應(yīng)的單元地址叫字節(jié)地址

7、按字尋址計算機(jī)：可編址的最小單位是字存儲單元的計算機(jī)。

8、按字節(jié)尋址計算機(jī)：可編址的最小單位是字節(jié)的計算機(jī)。

9、存儲體：福如的恭是存放二進(jìn)制信息的地方

管）兩心龍孝A字

存儲器各個概念之間的關(guān)系

存儲元

單元地址

存儲單元

00...00

00...01

存儲容量

邈0旃山為考六字

3.1.1存儲器的分類

1.按存儲介質(zhì)分

f-半導(dǎo)體存儲器

■存儲元件由半導(dǎo)體器件組成，存儲器用超大規(guī)模集成

電路工業(yè)制成芯片

優(yōu)點(diǎn)：體積小，功耗低，存取時間短

缺點(diǎn)：電源消失，所存信息也隨即丟失，屬于一種易失性存

<儲器

■兩類：雙極型（TTL）半導(dǎo)體存儲器、MOS半導(dǎo)體存儲

器。前者速度高；后者集成度高且制造簡單、成本低

廉、功耗小。故MOS半導(dǎo)體存儲器被廣泛應(yīng)用。

I■磁表面存儲器

■在金屬或塑料基體的表面涂上一層磁性材料作為記錄

介質(zhì)。

旃山為孝尢學(xué)

磁盤類型（示意圖）

移動磁頭多盤片磁盤

算必方t六學(xué)

■硬盤是一種可移動磁頭

固定盤片的磁盤存儲器,

采用密封組合式結(jié)構(gòu)，

I尋磁頭、驅(qū)動部件、盤

體、讀寫電路及主軸驅(qū)

動機(jī)構(gòu)等封裝在一起形磁頭臂

成一個不能隨意拆卸的磁頭傳動機(jī)構(gòu)

整體（叫做頭盤組合

體），具有防塵性好、

可靠性高等優(yōu)點(diǎn)。

安￡1讀端頭

硬盤的內(nèi)部結(jié)構(gòu)

兩山醫(yī)考六字

2）磁盤驅(qū)動器結(jié)構(gòu)

主軸定位驅(qū)動數(shù)據(jù)控制

磁盤主軸磁頭

磁

盤V音圈

電機(jī)測

組

速

I輸

出

傳動機(jī)構(gòu)-J

由磁盤控制

位置檢測

器送來的目?模擬控制放

定位驅(qū)動大

z、閉環(huán)自動控制系統(tǒng)

Patternof

Magnetization

surface1

面surface,道track,扇區(qū)sector,柱面cylinder

ID外部存儲設(shè)備的基本結(jié)構(gòu)

硬盤外觀

兩山醫(yī)考六字

按存儲介質(zhì)分

磁芯存值器:華商科學(xué)家王安的發(fā)明

光盤存儲設(shè)備的結(jié)構(gòu)特點(diǎn)和工作原理

激光束撞擊

光

盤

外

觀聚焦

CM

Lawi

LM?*ft"E

棱鏡直好

激光束

感光

激光二極二極管

光盤表面：01光盤工作原理

光盤存儲器

■光存儲技術(shù)是一種通過光學(xué)方法讀出和寫入數(shù)據(jù)的數(shù)字存儲

技術(shù)。

■最早的光盤存儲系統(tǒng)是CD（CompactDisc:數(shù)字激光唱片）和

LD（LaserDisc:激光視盤，模擬方式）。將CD進(jìn)行糾錯方面的

改進(jìn)后用于計算機(jī)數(shù)據(jù)存儲。

睡山醫(yī)考大學(xué)

2.按存取方式分

1)隨機(jī)存儲器RAM(RandomAccessMemory)

2)只讀存儲器ROM(ReadAccessMemory)

3)串行訪問存儲器

兩山龍考六字

按存取方式分

■隨機(jī)存儲器RAM(RandomAccessMemory)

■存儲器中任何存儲單元的內(nèi)容都能隨機(jī)存取，且

存取時間和存儲單元的物理位置無關(guān)。

■如主存儲器

■由于存取原理的不同，又分為靜態(tài)RAM和動態(tài)RAM。

靜態(tài)RAM以觸發(fā)器原理寄存信息，動態(tài)RAM以電容

充放電原理寄存信息。

兩山醫(yī)考六字

I、J

>?4：3.3.1EPROM

口*.T<cJFwrT<r-py-T<c.T<ruT^Ty；T<r，

八頻部開有一個圓形的石英窗口，用于紫外

■線透過擦除原有信息的存

?一般使用專門的編程器（燒寫器）編程

■?編程后，應(yīng)該貼上不透光封條模工

O出廠未編程前，每個基本存儲單元都是信更改。

■息T'le

o編程就是將某些單元寫入信息01e

EPROM2716儲器

句EPROM2764ROM）

叁別。

l■［快擦型存儲器plashMemory：具有EEPROM的特點(diǎn)，但

速度比EEPR0M要快得多。

按存取方式分

■順序訪問存儲器

■對存儲單元進(jìn)行讀寫操作時，需按其物理位置的

先后順序?qū)ふ业刂?，則這種存儲器叫做順序存取

存儲器。如磁帶。也叫串行訪問存儲器。

■還有一類部分串行訪問的存儲器，如磁盤，稱作

古掛右取右被哭

兩山醫(yī)考六字

3.按在計算機(jī)中的作用分

■主存儲器：和CPU直接交換信息。

■輔助存儲器：主存的后援存儲器。

■主存速度快、容量小、每位的價格高；輔存速度

慢、容量大、每位價格低。

■緩沖存儲器：用于兩個速度不同的部件之間,

起到緩沖作用。

兩山醫(yī)考六字

存儲器令類

］靜態(tài)RAM(SRAM)

「隨機(jī)存儲器（RAM）

.動態(tài)RAM(DRAM)

（主存儲器W

掩模式ROM

可編程式PROM

'只讀存儲器（ROM）〈

可擦寫式EPROM

緩沖存儲器:電擦寫式EEPROM

存儲器｛

「磁盤

輔存儲器｛磁帶

-光盤

1快擦型存儲器FlashMemory

O兩山醫(yī)考六字

半導(dǎo)體存儲器

靜態(tài)RAM(SRAM)

半

導(dǎo)動態(tài)RAM(DRAM)

體

存

掩膜ROM

儲

器

可編程ROM(PROM)

可擦除ROM(EPPROM)

電擦除ROM(E2PR0M)

龍璞，愛

兩心龍孝六字

存儲器的層次結(jié)構(gòu)

1.存儲器三個主要特性的關(guān)系

速度容量價格/《

1|T快小高

CPU>

CPU王

寄存器機(jī)

緩存

主存

磁盤

輔

光盤存

磁帶慢大低

CO1兩M龍［六多

3.1.3主存儲器的技術(shù)指標(biāo)

存儲容量；存取時間（存儲器訪問時間）、存儲

周期和存儲器帶寬；可靠性；功耗及集成度。

指標(biāo)含義表現(xiàn)單位

在一個存儲器中可以容納存儲空間的大字?jǐn)?shù)，

存儲容量的存儲單元總數(shù)小字節(jié)數(shù)

啟動到完成一次存儲器操作

主存的速度ns

存取時間所經(jīng)歷的時間

連續(xù)啟動兩次操作所需間

主存的速度ns

存儲周期隔的最小時間

單位時間里存儲器所存取數(shù)據(jù)傳輸速率位/秒J

存儲器帶寬的信息量技術(shù)指標(biāo)字節(jié)/秒

n

A

0

A

地1地

A

址2址

A譯

線3

碼

A

4器

A

5

控制r

B

KI

I/OI

I/O3

I/O2

I/Oo

數(shù)據(jù)線

1

圖3.2基本的靜態(tài)存儲元陣列

單譯碼方式——適用于小容量存儲器中，只有一個譯碼器。

地

址

譯

碼16,4

器

讀出寫人

寫入A讀寫控制電路讀了控制號路上讀出

讀選通」［=二丁一,!寫雪通

頓.

i量

輸入I/O

控制~列譯碼輸

出

數(shù)

AAIAAA據(jù)

A］（）AnA12ABAn

輸出緩沖器

03.332Kx8位SRAM結(jié)構(gòu)圖

存嵇體

?一個基本存儲電路只能存儲一個二進(jìn)制位。

?將基本的存儲電路有規(guī)則地組織起來，就是存儲體。

?存儲體又有不同的組織形式：

修各個字的同一位組織在一個芯片中，如上圖32K*8;

將各個字的4位組織在一個芯片中，如下例：21141KX4;

修各個字的8位組織在一個芯片中，如：61162Kx8；

SRAM存儲器芯片實(shí)例

Intel2114——1024x4的存儲器：

?4096個基本存儲單元組織在一個芯片上，排成64x64

(64x16x4)的矩陣；

?需10根地址線尋址；

?X譯碼器輸出64根選擇線，分別選擇1-64行；

?Y譯碼器輸出16根選擇線，分別選擇一16列控制各列

的位線控制門。

畫的旅營*114RAM矩陣(64X64)讀

L第一組一^第二組第三組一產(chǎn)第四組

o

行

地

1

址

譯

碼63

甲=n甲u(yù)

八0=1

工地：

二址15

—譯

一

I/O1讀寫電路吧2讀寫電路吧3讀寫電路I/'4

碼、

?"（我強(qiáng)營*114RAM矩陣（64X64）讀

?"（我強(qiáng)營*114RAM矩陣（64X64）讀

"訪在營*114RAM矩陣(64X64)讀

L第一組十一第二組一f一第三組寸一第四組

0

0

0

行0iL16;一32;l48;

0地

1

0址

0譯

0碼63

1

-0--15-16--31?-32■-47一.48-163-

0列。n甲=

0地：

0址15

0譯

碼

，WE[▼n

「，

"訪在營*114RAM矩陣(64X64)讀

L第一組十一第二組一f一第三組寸一第四組

3132474863

=1甲Hn甲=n甲=

▼、

AJ_J.

(3^^11114RAM矩陣(64X64)寫

L第一組一^第二組第三組一產(chǎn)第四組

0

行o15一.16二?二31一一32*,?47__48二?二63

地

址：

譯：

碼63

-32-一47一一4863

二=1甲=n甲u(yù)

八0

工地：

二址15

—譯

一

I/O1讀寫電路吧2讀寫電路吧3讀寫電路I/'4

碼、

不訪許翻委114RAM矩陣(64X64)寫

—!已第一組才一第二組一f一第三組寸一第四組

0

0

0行

0地

1

0址

0譯

0碼63

-0--15--16—-3132一-47--48--63?

n甲=n甲=

0列。=1甲1=n甲匚如u

0地：

0址15

0譯

1/01voI/03期\

碼,2

rWE1[▼、

「，A-1^：

不訪許翻委114RAM矩陣(64X64)寫

—!已第一組才一第二組一f一第三組寸一第四組

0

0

0行

0地

1

0址

0譯

0碼63

-0--15--16—-3132一-47--48--63?

0列。n甲1=n甲匚n甲=n甲匚如un甲=

0地：

0址15

0譯

1/01vo1/。31/(

碼,2

▼I、

A

不訪許翻委114RAM矩陣(64X64)寫

第一組寸一第二組一f一第三組寸一第四組

o

0

0行

0地

1

0址

0譯■

0碼63

-0-―15-＜遨16--31-32--47-?48--63-

列n甲1=n甲=n甲H

0015

0地

■

0址15

譯

0期\

碼▼、

一上」一1

不訪許翻委114RAM矩陣(64X64)寫

L第一組十一第二組一f一第三組寸一第四組

0

0

0

行一163一321-48;

0地

1

0址

0譯

0碼63

:015一（：16-一31323?47—<=481-63?

0列3WRn甲=

0地

0址15

0譯

碼

-▼I1

AJ^L

n

心⑶寫1到存儲元

刷新緩沖器列線

低專

刷新

的

高

行線

電

信

息I

上ON

輸出緩沖器

/讀放rr

DOUT

R/W

高

DIN-

I

I

輸入緩沖器福線

▲打開

▲關(guān)閉

圖3.6一個DRAM存儲位元的寫、讀、刷新操作

刷新控制1

2

與定時10行一存儲陣列

譯

1024x1024

碼

x4位

1024

12.........1024

1

2

列

10

譯輸入輸出緩沖器

碼與讀出放大器

1024

R7W￡

(b)邏輯結(jié)構(gòu)圖

?（旃翎態(tài)RAM刷新（刷新周期）

刷新與行地址有關(guān)

①集中刷新（存取周期為0.51Lis）以32X32矩陣為例

?“死區(qū)”為0.5口sx32=16口s

.“死時間率”為32/4000x100%=0.8%

兩山醫(yī)考六字

例如：對128x128矩陣存儲器刷新。

刷新時間相當(dāng)于128個讀周期；

設(shè)刷新周期為2ms,讀/寫周期為0.5pis,貝日刷新周期有

4000個周期，其中

3782個周期（1936海）用來讀/寫或維持信息；

128個周期（64那）用來刷新操作；

當(dāng)?shù)?781個周期結(jié)束，便開始進(jìn)行128個周期，64那的刷新

操作。

集中式刷新適用于高速存儲器。

存在不育I備事讀及卷作的死區(qū)時間.

歷山虎孝六字,‘

r說明IMx1位DRAM片子的刷新方法，刷新周期定為8ms。

?1M位的存儲單元排列成512x2048的矩陣；

?如果選擇一個行地址進(jìn)行刷新，刷新地址為A°A8

(2D,

因此這一行上的2048個存儲元同時進(jìn)行刷新；

?在8ms內(nèi)進(jìn)行512個周期的刷新；

?刷新方式可采用：

在8ms中進(jìn)行512次256RS刷新操作的集中刷新方式；

按8nls+512=15.5那刷新一次的分散式刷新方式。

假設(shè)刷新周期還為0.5us

睡山醫(yī)考大學(xué)

3.4只讀存儲器

々匕

ROM叫做只讀存儲器.顧名思義,只讀的意思是在它工作時只目匕快

行線。

行線1

行線2

數(shù)據(jù)輸出線

圖3.1716乂8位RON1陣列結(jié)構(gòu)示意圖

兩山醫(yī)考六字

(a)掩模ROM邏輯符號(b)內(nèi)部邏輯框圖

ROM256x4

01行

譯存儲陣列

碼

數(shù)

器32行x8列

據(jù)

>ATTV輸>4位

出

V線

V

列譯碼器

7.和

CI/O電路

&

<EN

7

—輸

=

=出

0緩

0

沖

--

器

55

圖3.18掩模ROM邏輯符號和內(nèi)部邏輯圖

3.3.4存儲器容量的擴(kuò)充

1、字長位數(shù)擴(kuò)展

給定的芯片字長位數(shù)較短，不滿足設(shè)計要求的存儲器字長,

此時需要用多片給定芯片擴(kuò)展字長位數(shù)。

一般原則：三組信號線中，地址線和控制線公用而數(shù)據(jù)線

單獨(dú)分開連接。

【例3.2］利用IMx4位的SRAM芯片,設(shè)計一個存儲容量為

IMx8位的SRAM存儲器。

首先計算需要的芯片數(shù)V

只加大字長，而存儲器的字?jǐn)?shù)與存儲器芯片字?jǐn)?shù)一致,

對片子沒有選片要求。

用8k*1的片子組成8k*8的存儲器需8個芯片

地址線——需13根數(shù)據(jù)線——8根

控制線——預(yù)接存儲器的

幽【）旃山龍孝六學(xué)

2：字存儲容量擴(kuò)展

給定的芯片存儲容量較?。ㄗ?jǐn)?shù)少），不滿足設(shè)計要求

的總存儲容量，此時需要用多片給定芯片來擴(kuò)展字?jǐn)?shù)。

三組信號組中給定芯片的地址總線和數(shù)據(jù)總線公用，控

制總線中R/W公用，使能端EN不能公用，它由地址總線的高位段

譯碼來決定片選信號。所需芯片數(shù)仍由（d=設(shè)計要求的存儲器

容量/選擇芯片存儲器容量）決定。

例4.2設(shè)有若干片256Kx8位的SRAM芯片.⑴采用字

擴(kuò)展方法構(gòu)成2048KB的存儲器需要多少片SRAM芯片？

(2)該存儲器需要多少地址線？(3)畫出該存儲器與

CPU連接的結(jié)構(gòu)圖，設(shè)CPU的接口信號有地址信號、數(shù)

據(jù)信號和控制信號R/W#。

解:(1)該存儲器需要2048K/256K=8片SRAM芯片;

(2)需要21條地址線，因?yàn)?2i=2048K,其中高3位用

于芯片選擇，低18位作為每個存儲器芯片的地址輸入。

(3)R/W#作為讀寫控制信號。CPU訪存的地址為A20-A0。

該存儲器與CPU連接的結(jié)構(gòu)圖如下

一3

0E#3封譯眄

72*

MYD#Yl#_

IAiwa

AI?.D

「'一二二,

CPU*5mAce0t

??????/

256K256K256K256K

????.??■j.'

x8X8X8???X、8'*

0oDD

方MJMolDrDo]%%

繆)兩盟龍孝六字

例4.3設(shè)有若干片256Kx8位的SRAM芯片，請構(gòu)成2048Kx32

位的存儲器。

(1)需要多少片RAM芯片？

(2)該存儲器有多少根地址線？

(3)畫出該存儲器與CPU連接的結(jié)構(gòu)圖，設(shè)CPU的接口信號

有地址信號、數(shù)據(jù)信號和控制信號MREQ#、R/W#o

解：(1)采用字位擴(kuò)展的方法。該存儲器需要(2048K/

256K)x(32/8)=32片SRAM芯片，其中每4片構(gòu)成一個

字的存儲器芯片組(位擴(kuò)展)，8組芯片進(jìn)行字?jǐn)U展。

(2)需要21條地址線，其中高3位用于芯片選擇，低18位作

為每個存儲器芯片的地址輸入。

兩山醫(yī)考六字

3.存儲器模塊條

存儲器通常以插槽用模塊條形式供應(yīng)市場。這種模塊條常稱為

內(nèi)存條。它們是在一個條狀形的小印制電路板上，用一定數(shù)量

的存儲器芯片（如8個RAM芯片），組成一個存儲容量固定的存儲

模塊。然后，通過它下部的插腳插到系統(tǒng)板的專用插槽中，從

而使存儲器的總?cè)萘康玫綌U(kuò)充。

內(nèi)存條

3.3.5高級的DRAM結(jié)構(gòu)

CDRAM帶高速緩沖存儲器（cache）的動態(tài)存儲器，它是

在通常的DRAM芯片內(nèi)又集成了一個小容量的SRAM,從而使DRAM

芯片的性能得到顯著改進(jìn)。如圖所示出IMx4位CDRAM芯片的結(jié)

構(gòu)框圖，為512x4位。

如果連續(xù)的地址高H位相同，意味著屬于同一行地址，

那么連續(xù)變動的9位列地址就會使SRAM中相應(yīng)位組連續(xù)讀出，

這稱為猝發(fā)式讀取

兩山醫(yī)考六字

Do?D3

圖3.131MX4位CDRAM芯片結(jié)構(gòu)框圖

2K*16的SRAM

當(dāng)兩個端口的地址不相同時，在兩個端口上進(jìn)行讀寫操作，

一定不會發(fā)生沖突。當(dāng)任一端口被選中驅(qū)動時，就可對整個

左端口或右旗口

功能

B/flbK/Vub1/00-71/08-15

XX11zZ前口不用

000X數(shù)揩入數(shù)據(jù)入低位和高值字節(jié)數(shù)據(jù)寫入存偌器

0100數(shù)需入數(shù)據(jù)出低位字節(jié)數(shù)需寫入存儲器，存儲器中數(shù)據(jù)輸出至高值字節(jié)

1000數(shù)得出數(shù)需入存儲器中數(shù)據(jù)輸出至硒字節(jié)，融字節(jié)數(shù)需寫入存儲器

0101數(shù)需入Z低位字節(jié)寫入存儲器

1001Z數(shù)得入高位字節(jié)寫入存儲器

1100數(shù)需出數(shù)據(jù)出存儲器憫據(jù)輸出至隨字節(jié)號高位字節(jié)

1101ZZ高阻抗輸出

三、有沖突讀寫控制

當(dāng)兩個端口同時存取存儲器同一存儲單元時，便發(fā)生讀

寫沖突。為解決此問題」特設(shè)置了BUSY標(biāo)志〕在這種情況下，

片上的判斷邏輯可以決定對哪個端口優(yōu)先進(jìn)行讀寫操作，而對

另一個被衿遲的端口置BUSY標(biāo)志（BUSY變?yōu)榈碗娖剑?，即［暫時匏

閉此端口］

3.5.2多模塊交叉存儲器

1.存儲器的模塊化組織

一個由若干個模塊組成的主存儲器是線性編址的。

這些地址在各模塊有兩種安排方式：

j一種是順序方式，

I一種是交叉方式

43210

說明：塊選擇位負(fù)責(zé)從例)一3中

模塊字

內(nèi)存地址選擇一塊；字選擇位負(fù)責(zé)從該塊

高兩位是塊選擇低三位是字選擇

中找到特定的字。

MoMiM2M3

0存儲器的

容量是32

1字，分為

4個模塊。

2

3____

4____

5____

6

7

圖3.17(a)存儲器模塊的順序組織方式

43210

說明：地址寄存器的低二位

模塊

內(nèi)存地址負(fù)責(zé)M0—3的選擇，高二位T

高三位選擇字低二位選擇塊責(zé)塊內(nèi)字的選擇。

MoMiM2M3

3存儲器的容量是

個模塊,共

7432

個字。

11

15

19

23

27

31

數(shù)據(jù)總線

A

高時訪問多個模塊?

必.圖3.27CPU

下

存:

根SL

冬

儲

圖3.28流水線方式存取示意圖

【例4】設(shè)存儲器容量為32字，字長64位，模塊數(shù)m=4,分別用順序方式和交叉方式進(jìn)行蛆織。存儲周期

???■?、?■

T=200nS，數(shù)據(jù)總線寬度為64位，總線傳送周期T=50ns。問順序存儲器和交叉存儲器的帶寬各是多少？

【解】

順序存儲器和交叉存儲器連續(xù)讀出m=4個字的信息忘量都是：

q=64位X4=256位

順序存儲器和交叉存緒器連續(xù)讀出4個字所需的時間分別是:

t2=mT=4X200ns=800ns=8X1Q-7S;

ti=T+ljn-1)=200n3+30ns=350ns=35X10-7s

順序存儲器和交叉存儲器的帶寬分別是:

計2:中氣2=256+(8X10-7)=32X107［位/$］,

*1”與二256+(35X10-7)=73X107［位/S1

兩山醫(yī)考六字

3.6Cache存儲器

3.6.1Cache基本原理

1、cache的功能

Cache是為了解決CPU和主存之間速度匹配問題而采用的一項(xiàng)

重要技術(shù)。

14至上?

2.引岫醐郴程岫問的髓性理論

-麗防性T果-t?就單元被訪問冽可能這個存麟元合搬獻(xiàn)

破胤

?空間局部性一如果一個郁彈元破訪瓦則該單元相鄰的存儲單鼐睢

.「也蹄—―—尸觸被訪瓦

兩山醫(yī)考六字

M3

Cache

圖3.31CPU與存儲器系統(tǒng)的關(guān)系

2、

CPU二存之

間的Jo當(dāng)

CPU方3和主

存。iche

中：把此

字從數(shù)據(jù)

塊從

尸討力+i