集成電路科學(xué)與工程導(dǎo)論-第三章-集成電路晶體管器件

00集成電路科學(xué)與工程導(dǎo)論第三章集成電路晶體管器件目錄晶體管器件概述金屬-氧化物-半導(dǎo)體場效應(yīng)晶體管技術(shù)絕緣體上晶體管技術(shù)三維晶體管技術(shù)其他類型晶體管器件晶體管基本結(jié)構(gòu)基極發(fā)射極集電極I溝道PNNe柵極源極漏極I溝道PNNe(a)(b)雙極結(jié)型晶體管（BJT）金屬-氧化物-半導(dǎo)體場效應(yīng)晶體管（MOSFET）勢效應(yīng)晶體管（PET）場效應(yīng)晶體管（FET）場效應(yīng)晶體管發(fā)展歷程晶體管誕生以后的發(fā)展非常迅猛1950年：日本的西澤潤一和渡邊寧發(fā)明了結(jié)式場效應(yīng)晶體管（JFET）；1952年：基于晶體管的助聽器和收音機(jī)投入了市場；1954年：貝爾實(shí)驗(yàn)室的坦恩鮑姆制備了第一個硅晶體管，

同年，德州儀器公司的蒂爾實(shí)現(xiàn)了硅晶體管的商業(yè)化生產(chǎn)；1956年：通用電氣公司發(fā)明了晶閘管（Thyristor）；1959年：貝爾實(shí)驗(yàn)室的卡恩和艾塔拉發(fā)明了MOSFET；從20世紀(jì)50年代起，晶體管開始逐漸在軍用裝備中替代真空電子管；1965年：仙童半導(dǎo)體公司的戈登·摩爾提出了著名的“摩爾定律”；1967年：卡恩和施敏制作了浮柵型MOSFET，奠定了非易失存儲的基礎(chǔ)；1969年：英特爾公司成功開發(fā)出第一個P型MOSFET晶體管；1971年：英特爾發(fā)布了第一個微處理器4004，包含2000多個晶體管；1998年起，半導(dǎo)體技術(shù)國際路線圖（ITRS）每兩年發(fā)布一次，MOSFET不僅變得越來越小，在器件結(jié)構(gòu)和材料體系上也經(jīng)過了多次重大變革集成電路器件發(fā)展趨勢國際半導(dǎo)體技術(shù)藍(lán)圖（InternationalTechnologyRoadmapforSemiconductors，ITRS）目錄晶體管器件概述金屬-氧化物-半導(dǎo)體場效應(yīng)晶體管技術(shù)絕緣體上晶體管技術(shù)三維晶體管技術(shù)其他類型晶體管器件金屬-氧化物-半導(dǎo)體場效應(yīng)晶體管分類類型N型P型增強(qiáng)型耗盡型增強(qiáng)型耗盡型簡稱E-NMOSD-NMOSE-PMOSD-PMOS襯底P型N型源、漏區(qū)n+p+溝道載流子電子空穴閾值電壓（VT）*VT>0VT

<0VT

<0VT

>0電路符號（標(biāo)準(zhǔn)四端口）電路符號（簡化三端口）*耗盡型的閾值電壓為導(dǎo)電溝道消失的柵極電壓金屬-氧化物-半導(dǎo)體場效應(yīng)晶體管結(jié)構(gòu)p-襯底溝道n+n+L源區(qū)漏區(qū)源極S漏極DW場氧化層源區(qū)漏區(qū)柵極G柵極G柵氧化層俯視圖：截面圖：p+基體極B增強(qiáng)型NMOS（E-NMOS）結(jié)構(gòu)示意圖金屬-氧化物-半導(dǎo)體場效應(yīng)晶體管特性典型的增強(qiáng)型NMOS輸出特性曲線一般被分為四個區(qū)域：夾斷區(qū)（cutoffregion，也被稱為截止區(qū)）；線性區(qū)（linearregion，也被稱為可變電阻區(qū)）；飽和區(qū)（saturationregion，也被稱為恒流區(qū)）；擊穿區(qū)（breakdownregion）?；パa(bǔ)型金屬-氧化物-半導(dǎo)體場效應(yīng)晶體管P型Si襯底（B）溝道n+n+tOX源區(qū)漏區(qū)源極S漏極D場氧化層?xùn)艠OG柵氧化層N型Si襯底（B）溝道p+p+源區(qū)漏區(qū)源極S漏極D柵極GNMOSPMOS溝道n+n+柵極Gn-阱溝道p+p+柵極Gp-襯底OutputGNDVDDCMOS互補(bǔ)型金屬-氧化物-半導(dǎo)體場效應(yīng)晶體管溝道n+n+柵極Gn-阱溝道p+p+柵極Gp-襯底InputNMOSPMOSVDDOutputGNDp+n+CMOS集成電路的特點(diǎn)：①靜態(tài)功耗低；②邏輯擺幅大；③抗干擾能力強(qiáng)；④可在較廣泛的電源電壓范圍內(nèi)工作；⑤速度快；⑥在模擬電路中應(yīng)用，其性能比NMOS電路好；⑦與NMOS電路相比，集成度稍低；⑧有“閂鎖效應(yīng)”。發(fā)展趨勢-摩爾定律「按比例縮小定律」（英文：Scalingdown）“比例縮小”是指，在電場強(qiáng)度和電流密度保持不變的前提下，如果MOS-FET的面積和電壓縮小到1/2，那么晶體管的延遲時間將縮短為原來的1/2，功耗降低為原來的1/2。晶體管的面積一般為柵長(L)乘以柵寬(W)，即尺寸縮小為原來的0.7倍：1974年IBMDRAM開發(fā)者R.H.Dennard首次提出目錄晶體管器件概述金屬-氧化物-半導(dǎo)體場效應(yīng)晶體管技術(shù)絕緣體上晶體管技術(shù)三維晶體管技術(shù)其他類型晶體管器件閂鎖效應(yīng)「閂鎖效應(yīng)」（英文：Latchup）指CMOS電路中在電源VDD和地線GND之間由于寄生的PNP和NPN相互影響可能會產(chǎn)生一個低阻抗通路，使得VDD和GND之間產(chǎn)生大電流，導(dǎo)致器件無法正常工作，甚至燒毀該器件的現(xiàn)象。PMOS的源極/漏極、n-阱、p-襯底：寄生PNP型BJTNMOS的源極/漏極、p-襯底、n-阱：寄生NPN型BJT外界干擾：ESD、輻照、電源浪泳等藍(lán)寶石上硅技術(shù)「藍(lán)寶石上硅」（英文：SilicononSapphire，SOS）通過外延生長在高純度人工生長的藍(lán)寶石（Al2O3）晶體上形成異質(zhì)外延層，外延層薄膜厚度小于0.6μm，集成電路制造在外延層上。優(yōu)點(diǎn)：藍(lán)寶石是良好的絕緣體，SOS襯底做的集成電路具備抗輻照、低功耗等優(yōu)勢；缺點(diǎn)：成本高，存在晶格失配問題和自摻雜效應(yīng)。圖片來源絕緣體上硅「絕緣體上硅」（英文：SilicononInsulator，SOI）指在半導(dǎo)體的絕緣層（如二氧化硅）上附著非常薄的一層單晶硅的襯底制備技術(shù)?；赟OI結(jié)構(gòu)上的器件將在本質(zhì)上可以減小結(jié)電容和漏電流，提高開關(guān)速度，降低功耗，實(shí)現(xiàn)高速、低功耗運(yùn)行。表面硅薄層（器件層）絕緣二氧化硅中間層（埋氧層）硅襯底層（支撐層）PD/FD-SOI(a)「部分耗盡型SOI器件」（英文：PartiallyDepletedSOI，PD-SOI）(b)「全耗盡型SOI器件」（英文：FullyDepletedSOI，F(xiàn)D-SOI）指頂層單晶硅薄層厚度小于等于50nm的SOI晶體管器件，當(dāng)器件工作在飽和區(qū)時，源漏耗盡層厚度小于頂層薄層厚度。FD-SOI-CMOS器件n-阱p襯底p-阱氧化物埋層（BOX）柵極溝道n+n+p+氧化物埋層（BOX）柵極溝道p+p+n+相對于傳統(tǒng)的體CMOS，F(xiàn)D-SOI器件是利用介質(zhì)隔離的，并且其體區(qū)是全部耗盡的，大幅降低了源極、漏極、襯底以及阱之間的寄生電容，因此非常適合應(yīng)用于射頻電路中。絕緣體上硅器件的優(yōu)勢及挑戰(zhàn)e-e-(a)(b)柵極Gn+n+p-襯底氧化物埋層（BOX）柵極Gn+n+p-襯底優(yōu)勢：氧化物埋層降低了源極和漏極之間的寄生電容，大幅降低了會影響器件性能的漏電流；具有背面偏置能力和極好的晶體管匹配特性，沒有閂鎖效應(yīng)，對外部輻射不敏感，還具有非常高的晶體管本征工作速度等；挑戰(zhàn)：存在一定的負(fù)面浮體效應(yīng)；二氧化硅的熱傳導(dǎo)率遠(yuǎn)遠(yuǎn)低于硅的熱傳導(dǎo)率使它成為一個天然“熱障”，引起自加熱效應(yīng)；成本高昂。目錄晶體管器件概述金屬-氧化物-半導(dǎo)體場效應(yīng)晶體管技術(shù)絕緣體上晶體管技術(shù)三維晶體管技術(shù)其他類型晶體管器件金屬-氧化物-半導(dǎo)體場效應(yīng)晶體管的挑戰(zhàn)亞閾值泄漏電流不為零「短溝道效應(yīng)」（英文：ShortChannelEffect，SCE）當(dāng)MOS晶體管的溝道長度小到可以和漏結(jié)及源結(jié)的耗盡層厚度相比擬時，會出現(xiàn)一些不同于長溝道MOS管特性的現(xiàn)象的總稱。關(guān)不上的水龍頭金屬-氧化物-半導(dǎo)體場效應(yīng)晶體管的挑戰(zhàn)源極漏極柵極亞閾泄漏電流襯底柵致漏極泄漏GIDL電流柵泄漏電流VGS0NMOSPMOSIDVDS

>0VDS~0(a)(b)MOSFET中能夠引發(fā)靜態(tài)功耗的泄漏電流主要有：

源極到漏極的亞閾值泄漏電流、柵致漏極泄漏（GIDL）電流和柵極泄漏電流等晶體管的演變雙柵（Doublegate，DG）器件原理圖超薄體（Ultrathinbody，UTB-SOI）SOI晶體管體硅（Bulk）晶體管背柵（Backgate）鰭式柵（Fin）器件原理圖平面→立體鰭式場效應(yīng)晶體管「鰭式場效應(yīng)管」（英文：FinFET）工藝技術(shù)，隨著集成電路特征尺寸按比例縮小到22nm時短溝道效應(yīng)愈發(fā)嚴(yán)重，在美國DARPA資助下胡正明教授提出采用柵控制薄溝道的方法，其中通過高而薄的鰭式硅溝道，強(qiáng)化了柵極對溝道的控制。FinFET之父胡正明教授FinFET結(jié)構(gòu)單個Fin等效柵寬：Fin越來越瘦且越來越高FinFET寬度只能是等效柵寬的整數(shù)倍FinFET特征尺寸FinFET特征尺寸為Fin的寬度而不是溝道長度柵極的發(fā)展趨勢三柵（Tri-gate，TG）FET環(huán)柵（Gateallaround，GAA）FET環(huán)柵場效應(yīng)晶體管(a)柵極G硅(b)柵極G硅硅「環(huán)柵場效應(yīng)晶體管」（英文：GAAFET）技術(shù)的特點(diǎn)是實(shí)現(xiàn)了柵極對溝道的四面包裹，源極和漏極不再和基底接觸，而是利用線狀或者片狀（平板狀）的多個源極和漏極垂直于柵極橫向放置，實(shí)現(xiàn)MOSFET的基本結(jié)構(gòu)和功能納米線納米片垂直型平面型互補(bǔ)場效應(yīng)管「互補(bǔ)場效應(yīng)管」（英文：ComplementaryFET，CFET）一對或多對NFET和PFET納米線或納米片溝道垂直堆疊，NFET和PFET共用一個柵極作為信號輸入端，共用一個漏極作為信號輸出端，源極分別接地和供電電源的結(jié)構(gòu)。NPNP目錄晶體管器件概述金屬-氧化物-半導(dǎo)體場效應(yīng)晶體管技術(shù)絕緣體上晶體管技術(shù)三維晶體管技術(shù)其他類型晶體管器件3.5其他類型晶體管器件伴隨著晶體管尺寸的減小，短溝道效應(yīng)造成的漏電流問題嚴(yán)重限制了晶體管器件的進(jìn)一步發(fā)展因此，人們基于新材料和新原理發(fā)展新型場效應(yīng)晶體管高電子遷移率晶體管高電子遷移率晶體管發(fā)展史：1960年Anderson等人預(yù)言了異質(zhì)結(jié)界面會有電子積累；1969年Easki和Tsu提出在禁帶寬度不同的異質(zhì)結(jié)結(jié)構(gòu)中，離化的施主和自由電子是分離的，會提高電子遷移率；1978年，R.Dingle等人首次在分子束外延生長的GaAs/AlGaAs超晶格結(jié)構(gòu)中觀察到了相當(dāng)高的電子遷移率，并證明這種高電子遷移率存在于異質(zhì)界面，這種二維導(dǎo)電電子體系被稱為二維電子氣（2-DimensionalElectronGas，2-DEG）1980年，日本富士通公司研制出GaAs/n-AlxGa1-xAs異質(zhì)結(jié)構(gòu)場效應(yīng)管，即高電子遷移率晶體管（HighElectronMobilityTransistor，HEMT）高電子遷移率晶體管HEMT將二維電子氣作為溝道，是一種異質(zhì)結(jié)場效應(yīng)晶體管，又稱為二維電子氣場效應(yīng)晶體管等；砷化鋁鎵（AlGaAs）層通常也被稱為控制層，它與金屬柵極形成肖特基勢壘，與砷化鎵（GaAs）層形成異質(zhì)結(jié)；在寬禁帶的砷化鋁鎵層中摻有施主雜質(zhì)，在窄禁帶的砷化鎵層中不摻雜。n-AlGaAs/GaAs異質(zhì)結(jié)HEMT的基本結(jié)構(gòu)基本結(jié)構(gòu)：高電子遷移率晶體管AlGaAs/GaAs是一種調(diào)制摻雜異質(zhì)結(jié)，在其界面、本征半導(dǎo)體一邊處構(gòu)成一個電子勢阱，勢阱中的電子即為高遷移率的二維電子氣；由于載流子與雜質(zhì)在空間上實(shí)現(xiàn)了分離，載流子不遭受電離雜質(zhì)散射，遷移率很高；通過改變柵壓可以改變勢阱的深度和寬度，從而改變二維電子氣的濃度，實(shí)現(xiàn)對HEMT漏極電流的控制。具有肖特基勢壘的AlGaAs/GaAs異質(zhì)結(jié)構(gòu)導(dǎo)帶圖低維場效應(yīng)晶體管幾種典型的低維材料：石墨烯二硫化鉬碳納米管材料名稱導(dǎo)電性優(yōu)勢面臨的問題石墨烯半金屬超薄厚度；超高的載流子遷移率；沒有帶隙二硫化鉬半導(dǎo)體與金屬電極的歐姆接觸碳納米管由半徑及手性決定碳納米管生長的精確控制二維材料：具有原子尺度厚度的層狀材料，一般由一個或者幾個原子層構(gòu)成，如石墨烯。二硫化鉬。一維材料：納米管和納米線等相較于長度，其寬度和厚度尺寸可以忽略的納米材料。低維場效應(yīng)晶體管頂柵二維場效應(yīng)晶體管典型的頂柵二維材料場效應(yīng)晶體管結(jié)構(gòu)：由柵極、連接源極與漏極的二維材料溝道和分離柵極與二維材料溝道的絕緣層組成；無摻雜碳納米管場效應(yīng)晶體管：碳納米管能帶的導(dǎo)帶和價帶完全對稱，其極性可以通過接觸電極來控制，無需任何摻雜；同一根碳納米管上分別蒸鍍鈀（Pd）和鈧（Sc）電極，可以分別形成N型和P型場效應(yīng)晶體管；P型器件和N型器件的主要參數(shù)，如飽和電流、飽和區(qū)跨導(dǎo)、亞閾值擺幅等，都高度對稱。無摻雜碳納米管場效應(yīng)晶體管自旋邏輯器件自旋邏輯器件：利用電子自旋這一量子屬性來存儲和傳遞信息，因此本征地具有非易失和靜態(tài)功耗為零的特點(diǎn)，理論上可以完全避免短溝道效應(yīng)造成的漏電流等問題。如全自旋邏輯器件、自旋場效應(yīng)晶體管、自旋矩振蕩邏輯器件和自旋波邏輯器件等。幾種典型的自旋邏輯器件原理圖：（a）全自旋邏輯器件；（b）自旋場效應(yīng)晶體管；（c）自旋矩振蕩邏輯器件；（d）自旋波邏輯器件。自旋邏輯器件共同點(diǎn)：使用非局域結(jié)構(gòu)，即注入電流在源極與外側(cè)電極之間形成自旋注入回路，而自旋信號的探測則依靠在漏極與另一個外側(cè)電極之間形成的探測回路。由于探測回路沒有外部電源的驅(qū)動，因此理論上不會形成電荷電流，只有自旋擴(kuò)散引起的純自旋流。源極和漏極都是使用鐵磁性金屬制成，分別用于注入自旋和探測自旋：當(dāng)自旋流的極化方向與漏極鐵磁層的磁化狀態(tài)平行時，探測信號為正值；當(dāng)二者反平行時，探測信號為負(fù)值。不同點(diǎn)：全自旋邏輯：使用低自旋軌道耦合材料作為自旋傳輸?shù)臏系?，例如石墨烯，因此自旋流能在溝道中長時間保持自旋。自旋場效應(yīng)晶體管：使用強(qiáng)自旋軌道耦合材料，如砷化銦，作為溝道來保證自旋的進(jìn)動率，因此可以有效地通過電場來控制自旋流的自旋方向。全自旋邏輯器件自旋場效應(yīng)晶體管隧穿場效應(yīng)晶體管傳統(tǒng)CMOS晶體管中，電子從源極穿過PN結(jié)勢壘進(jìn)入到溝道中，然而由于載流子的漂移擴(kuò)散速度有限，其亞閾值擺幅存在最小極限60mV/Dec；基于量子隧穿效應(yīng)原理工作的隧穿場效應(yīng)晶體管（TFET）可以以突破該限制，被認(rèn)為是極具發(fā)展?jié)摿Φ牡凸钠骷?；傳統(tǒng)CMOS場效應(yīng)晶體管與隧穿場效應(yīng)晶體管的對比隧穿場效應(yīng)晶體管（a）N型隧穿場效應(yīng)晶體管；（b）P型隧穿場效應(yīng)晶體管隧穿場效應(yīng)晶體管基本結(jié)構(gòu)：N型TFET器件源端為P型摻雜，漏端為N型摻雜，而P型TFET器件則與N型TFET完全相反，這保證了TFET與傳統(tǒng)CMOS工藝的兼容性。PN結(jié)處于反偏狀態(tài)，N區(qū)導(dǎo)帶中一些空能態(tài)與P區(qū)價帶中一些被電子填充的能態(tài)具有相同