2021年南京大學(xué)軟件工程專業(yè)《計(jì)算機(jī)組成原理》科目期末試卷A(有答案)

2021年南京大學(xué)軟件工程專業(yè)《計(jì)算機(jī)組成原理》科目期末試卷A（有答案）一、選擇題1、對(duì)36位虛擬地址的頁式虛擬存儲(chǔ)系統(tǒng)，每頁8KB，每個(gè)頁表項(xiàng)為32位，頁表的總?cè)萘繛椋ǎ?。A.1MBB.4MBC.8MBD.32MB2、假定編譯器將賦值語句“x=x+3；”轉(zhuǎn)換為指令“addxaddr，3”，其中xaddr是x對(duì)應(yīng)的存儲(chǔ)單元地址。若執(zhí)行該指令的計(jì)算機(jī)采用頁式虛擬存儲(chǔ)管理方式，并配有相應(yīng)的TLB，且Cache使用直寫（WriteTrough）方式，則完成該指令功能需要訪問主存的次數(shù)至少是（）。A.0B.1C.2D.343、某計(jì)算機(jī)字長為32位，按字節(jié)編址，采用小端（LitleEndian）方式存放數(shù)據(jù)。假定有一個(gè)double型變量，其機(jī)器數(shù)表示為1122334455667788H，存放在00008040H開始的連續(xù)存儲(chǔ)單元中，則存儲(chǔ)單元00008046H中存放的是（）。A.22HB.33HC.66HD.77H4、某機(jī)器字長為8位，采用原碼表示法（其中一位為符號(hào)位），則機(jī)器數(shù)所能表示的范圍是（）。A.-127~+127B.-127~+128C.-128~+127D.-128~+1285、ALU屬于（）。A.時(shí)序電路B.控制器C.組合邏輯電路D.寄存器6、下列關(guān)于多總線結(jié)構(gòu)的敘述中，錯(cuò)誤的是（）。A.靠近CPU的總線速度較快B.存儲(chǔ)器總線可支持突發(fā)傳送方式C.總線之間需通過橋接器相連D.PCI-Expressx16采用并行傳輸方式7、關(guān)于同步控制說法正確的是（）。A.采用握手信號(hào)B.由統(tǒng)一時(shí)序電路控制的方式C.允許速度差別較大的設(shè)備一起接入工作D.B和C8、CPU中的譯碼器要用（）。A.地址譯碼人B.指令譯碼C.數(shù)據(jù)譯碼1D.控制信號(hào)譯碼9、計(jì)算機(jī)硬件能夠直接執(zhí)行的是（）。1.機(jī)器語言程序IⅡ.匯編語言程序Ⅲ.硬件描述語言程序入A.僅IB.僅I、ⅡC.僅I、ⅢD.I、Ⅱ、Ⅲ10、下列關(guān)于主存儲(chǔ)器（MM）和控制存儲(chǔ)器（CS）的敘述中，錯(cuò)誤的是（）。A.MM在CPU外，CS在CPU內(nèi)B.MM按地址訪問.CS按內(nèi)容訪問C.MM存儲(chǔ)指令和數(shù)據(jù)，CS存儲(chǔ)位置D.MM用RAM和ROM實(shí)現(xiàn)，CS用ROM實(shí)現(xiàn)11、微指令大體可分為兩類：水平型微指令和垂直型微指令。下列幾項(xiàng)中，不符合水平型微指令特點(diǎn)的是（）。A.執(zhí)行速度快B.并行度較低C.更多地體現(xiàn)了控制器的硬件細(xì)節(jié)D.微指令長度較長12、用二地址指令來完成算術(shù)運(yùn)算時(shí)，其結(jié)果一般存放在（）。A.其中一個(gè)地址碼提供的地址中B.棧頂C.累加器（ACC）中D.以上都不對(duì)13、某指令系統(tǒng)有200條指令，對(duì)操作碼采用固定長度二進(jìn)制編碼時(shí)，最少需要用（）A.4B.8C.16D.3214、禁止中斷的功能可以由（）來完成。A.中斷觸發(fā)器B.中斷允許觸發(fā)器C.中斷屏蔽觸發(fā)器D.中斷禁止觸發(fā)器15、下列選項(xiàng)中，（）不是發(fā)生中斷請(qǐng)求的條件。A.一條指令執(zhí)行結(jié)束B.一次I/O操作結(jié)束C.機(jī)器內(nèi)部發(fā)生故障D.一次DMA操作結(jié)束二、填空題16、RISC機(jī)器一定是_______CPU，但后者不一定是RISC機(jī)器，奔騰機(jī)屬于_______機(jī)器17、一位十進(jìn)制數(shù)，用BCD碼表示需______位二進(jìn)制碼，用ASCII碼表示需______位二進(jìn)制碼。18、運(yùn)算器的兩個(gè)主要功能是：_______，_______19、不同機(jī)器有不同的_________RISC指令系統(tǒng)是_________指令系統(tǒng)的改進(jìn)。20、形成指令尋址的方式，稱為指令尋址方式，有順序?qū)ぶ泛蚠______尋址兩種，使用_______來跟蹤。21、CPU能直接訪問______和______但不能直接訪問磁盤和光盤。22、堆棧是一種特殊的_______尋址方式，它采用_______原理。按構(gòu)造不同，分為寄存器堆棧和_______堆棧。23、計(jì)算機(jī)軟件一般分為兩大類：一類叫________，另一類叫________操作系統(tǒng)屬于________類。24、總線仲裁部件通過采用________策略或________策略，選擇其中一個(gè)主設(shè)備作為總線的下次，接管總線控制權(quán)。25、目前的CPU包括________、________和cache、三、名詞解釋題26、軟件兼容：27、向量地址：28、頁式管理：29、指令周期：四、簡(jiǎn)答題30、什么是并行處理？31、寬體存儲(chǔ)器有什么特點(diǎn)？32、存儲(chǔ)器的層次結(jié)構(gòu)主要體現(xiàn)在什么地方？為什么要分這些層次？計(jì)算機(jī)如何管理這些層次？33、何謂CRT的顯示分辨率、灰度級(jí)？五、計(jì)算題34、用一個(gè)時(shí)鐘頻率為40MHz的處理器執(zhí)行標(biāo)準(zhǔn)測(cè)試程序，它所包含的混合指令數(shù)和響應(yīng)所需的時(shí)鐘周期見表。試求出有效的CPI、MIPS速率和程序的執(zhí)行時(shí)間（假設(shè)有N條指令）。35、設(shè)浮點(diǎn)數(shù)字長為16位，其中階碼5位（含一位階符），尾數(shù)11位（含一位數(shù)符），將十進(jìn)制數(shù)+13/128寫成：二進(jìn)制定點(diǎn)數(shù)和浮點(diǎn)數(shù)，并分別寫出它在定點(diǎn)機(jī)和浮點(diǎn)機(jī)中的機(jī)器數(shù)形式。36、某計(jì)算機(jī)的字長為16位，存儲(chǔ)器按字編址，訪存指令格式為16位，其中5位操作碼，3位尋址方式字段，分別表示立即尋址、直接尋址、間接尋址、變址尋址和相對(duì)尋址這5種，8位地址碼字段。設(shè)PC和Rx分別為程序計(jì)數(shù)器和變址寄存器（其中變址寄存器的位數(shù)為16位）。試問：1）該格式能定義多少種指令？2）各種尋址方式的尋址范圍大小是多少？3）寫出各種尋址方式的有效地址EA的計(jì)算式。六、綜合題37、用16K×16位的SRAM芯片構(gòu)成64K×32位的存儲(chǔ)器。要求畫出該存儲(chǔ)器的組成邏輯框圖。38、某機(jī)采用微程序控制方式，微指令字長為24位，采用水平型字段直接編碼控制方式和斷定方式。共有微命令30個(gè)，構(gòu)成4個(gè)互斥類，各包含5個(gè)、8個(gè)、14個(gè)和3個(gè)微命令，外部條件共3個(gè)。1）控制存儲(chǔ)器的容量應(yīng)為多少？2）設(shè)計(jì)出微指令的具體格式。39、圖是從實(shí)時(shí)角度觀察到的中斷嵌段。試問：這個(gè)中斷系統(tǒng)可實(shí)現(xiàn)幾重中斷？請(qǐng)分析圖中的中斷過程。

參考答案一、選擇題1、D2、B3、A4、A5、C6、D7、B8、B9、A10、B11、B12、A13、B14、B15、A二、填空題16、流水CISC17、4718、算術(shù)運(yùn)算邏輯運(yùn)算19、指令系統(tǒng)CISC20、跳躍程序計(jì)數(shù)器21、cache主存22、數(shù)據(jù)先進(jìn)后出存儲(chǔ)器23、系統(tǒng)軟件應(yīng)用軟件系統(tǒng)軟件24、優(yōu)先級(jí)公平主方25、控制器運(yùn)算器三、名詞解釋題26、軟件兼容：一個(gè)計(jì)算機(jī)系統(tǒng)上的軟件能在另一個(gè)計(jì)算機(jī)系統(tǒng)上運(yùn)行，并得到相同的結(jié)果，則稱這兩個(gè)計(jì)算機(jī)系統(tǒng)是軟件兼容的。27、向量地址：中斷方式中由硬件產(chǎn)生向量地址，可由向量地址找到入口地址。28、頁式管理：一種虛擬存儲(chǔ)器的管理方式，把虛擬存儲(chǔ)空間和實(shí)際存儲(chǔ)空間等分成固定容量的頁，需要是裝入內(nèi)存，各頁可裝入主存中不同的實(shí)際頁面位置。29、指令周期：從一條指令的啟動(dòng)到下一條指令的啟動(dòng)的間隔時(shí)間。四、簡(jiǎn)答題30、答：廣義地講，并行性有兩種含義：一是同時(shí)性，指兩個(gè)或多個(gè)事件在同一時(shí)刻發(fā)生；二是并發(fā)性，指兩個(gè)或多個(gè)事件在同一時(shí)間間隔內(nèi)發(fā)生。計(jì)算機(jī)的并行處理技術(shù)可貫穿于信息加工的各個(gè)步驟和階段，概括起來，主要有三種形式：（1）時(shí)間并行：指時(shí)間重疊，在并行性概念中引入時(shí)間因素，讓多個(gè)處理過程在時(shí)間上相互錯(cuò)開，輪流重疊地使用同一套硬件設(shè)備的各個(gè)部分，以加快硬件周轉(zhuǎn)而贏得速度。（2）空間并行：指資源重復(fù)，在并行性概念中引入空間因素，以“數(shù)量取勝”為原則來大幅度提高計(jì)算機(jī)的處理速度。（3）時(shí)間并行+空間并行：指時(shí)間重疊和資源重復(fù)的綜合應(yīng)用，既采用時(shí)間并行性又采用空間并行性31、答：寬體存儲(chǔ)器將存儲(chǔ)的位數(shù)擴(kuò)到多個(gè)字的寬度，訪問存儲(chǔ)器時(shí)可以同時(shí)對(duì)多個(gè)字進(jìn)行訪問，從而提高數(shù)據(jù)的吞吐率。32、答：存儲(chǔ)器的層次結(jié)構(gòu)主要體現(xiàn)在Cache-主存和主存-輔存這兩個(gè)存儲(chǔ)層次上。Cache-主存層次在存儲(chǔ)系統(tǒng)中主要對(duì)CPU訪存起加速作用，即從整體運(yùn)行的效果分析，CPU訪存速度加快，接近于Cache的速度，而尋址空間和位價(jià)卻接近于主存。主存-輔存層次在存儲(chǔ)系統(tǒng)中主要起擴(kuò)容作用，即從程序員的角度看，他所使用的存儲(chǔ)器其容量和位價(jià)接近于輔存，而速度接近于主存。綜合上述兩個(gè)存儲(chǔ)層次的作用，從整個(gè)存儲(chǔ)系統(tǒng)來看，就達(dá)到了速度快、容量大、位價(jià)低的優(yōu)化效果。主存與CACHE之間的信息調(diào)度功能全部由硬件自動(dòng)完成。而主存與輔存層次的調(diào)度目前廣泛采用虛擬存儲(chǔ)技術(shù)實(shí)現(xiàn)，即將主存與輔存的一部分通過軟硬結(jié)合的技術(shù)組成虛擬存儲(chǔ)器，程序員可使用這個(gè)比主存實(shí)際空間（物理地址空間）大得多的虛擬地址空間（邏輯地址空間）編程，當(dāng)程序運(yùn)行時(shí)，再由軟、硬件自動(dòng)配合完成虛擬地址空間與主存實(shí)際物理空間的轉(zhuǎn)換。因此，這兩個(gè)層次上的調(diào)度或轉(zhuǎn)換操作對(duì)于程序員來說都是透明的。33、答：分辨率是指顯示器所能表示的像素個(gè)數(shù)。像素越密，分辨率越高，圖像越清晰。分辨率取決于顯像管熒光粉的粒度、熒光屏的尺寸和CRT電子束的聚焦能力。同時(shí)刷新存儲(chǔ)器要有與顯示像素?cái)?shù)相對(duì)應(yīng)的存儲(chǔ)空間，用來存儲(chǔ)每個(gè)像素的信息?；叶燃?jí)是指黑白顯示器中所顯示的像素點(diǎn)的亮暗差別，在彩色顯示器中則表現(xiàn)為顏色的不同?；叶燃?jí)越多，圖像層次越清楚逼真。五、計(jì)算題34、解：CPI即執(zhí)行一條指令所需的時(shí)鐘周期數(shù)。本標(biāo)準(zhǔn)測(cè)試程序共包含4種指令，那么CPl就是這4種指令的數(shù)學(xué)期望，故CPl=1×60%+2×18%+4×12%+8×10%=2.24MIPS即每秒執(zhí)行百萬條指令數(shù)。已知處理器的時(shí)鐘頻率為40MHz，即每秒包含40M個(gè)時(shí)鐘周期，故MIPS=40/CPl=40/2.24≈17.9程序執(zhí)行時(shí)間自然就等于程序包含的指令數(shù)×CP1x時(shí)鐘周期的長度，故程序執(zhí)行時(shí)間=N×2.24×1/40MHz=5.6N×10-8s35、解析：假設(shè)x=+13/128其二進(jìn)制形式可以表示為：x=0.0001101000。定點(diǎn)數(shù)表示：x=0.0001101000。浮點(diǎn)數(shù)規(guī)格化表示：x=0.1101000000×2-11"。定點(diǎn)機(jī)中：[x]原=[x]補(bǔ)=[x]反=0.0001101000。浮點(diǎn)機(jī)中：[x]原=1，0011；0.1101000000。[x]補(bǔ)=1，1101；0.1101000000。[x]反=1，1100；0.1101000000。36、解析：1）5位操作碼可表示25=32種不同的指令。2）各種尋址方式的尋址范圍大小如下。立即數(shù)尋址方式：只能訪問唯一的一個(gè)數(shù)據(jù)。直接尋址方式：用地址碼表示存儲(chǔ)器地址，8位地址碼可以有28=256個(gè)數(shù)據(jù)字。間接尋址方式需要分為兩種（特別注意）：①一次間接尋址：用地址碼表示地址的存儲(chǔ)位置，存儲(chǔ)器中16位的地址可以有216=64K大小的尋址范圍。②多次間接尋址：多次間接尋址需要使用一位來表示是否為最后一次間接尋址，可以有215=32K大小的尋址范圍。變址尋址方式：用地址碼表示地址的偏移量，地址在寄存器中，16位變址寄存器的尋址范圍是216。相對(duì)尋址方式：尋址范圍是PC值附近的字，8位地址偏移量可對(duì)PC附近的256個(gè)數(shù)據(jù)字進(jìn)行尋址，即尋址范圍是256個(gè)數(shù)據(jù)字。3）設(shè)地址碼位A，各尋址方式的有效地址見表六、綜合題37、解析：所需芯片總數(shù)（64K×32）/（16K×16）=8片，因此存儲(chǔ)器可分為4個(gè)模塊（圖中用橢圓標(biāo)示出來了），每個(gè)模塊16K×32位，各模塊通過A15、A14進(jìn)行2-4譯碼38、解析：微指令字長為24位，操作控制字段被分為4組，第1組3位（表示5個(gè)微命令）.第2組4位，（表示8個(gè)微命令），第3組4位（表示14個(gè)微命令），第4組2位（表示3個(gè)微命令）；判斷測(cè)試條件字段2位，下地址字段9位。1）因?yàn)橄碌刂纷侄斡?位，所以控制存儲(chǔ)器的容量為29×24位。2）微指令的具體格式如圖所示。39、解析：該中斷系統(tǒng)可以實(shí)現(xiàn)5重中斷。中斷優(yōu)先級(jí)的順序是，優(yōu)先權(quán)1最高，而現(xiàn)行程序運(yùn)行于最低優(yōu)先權(quán)（不妨設(shè)優(yōu)先權(quán)為6）。圖7-21中出現(xiàn)了4重中斷，其中斷過程如下：現(xiàn)行程序運(yùn)行到T1時(shí)刻，