微機原理與接口技術(shù)（第3版）課件 第5章 存儲器技術(shù)

微機原理與接口技術(shù)第5章存儲器技術(shù)目錄5.1存儲器概述5.2典型存儲器芯片介紹5.3CPU與存儲器的連接35.1存儲器概述主要內(nèi)容半導(dǎo)體存儲器分類存儲器性能指標存儲器系統(tǒng)結(jié)構(gòu)45.1存儲器概述存儲器基礎(chǔ)存儲器用來存放程序和數(shù)據(jù)。表征了計算機的“記憶”功能。指標：容量、速度和價格/位寄存器Cache主存儲器(RAM和ROM)外存儲器(軟盤、磁盤、光盤)存儲器的層次結(jié)構(gòu)存取速度快慢存儲容量小大內(nèi)存外存價格/位高低55.1存儲器概述存儲器基礎(chǔ)存儲器用來存放程序和數(shù)據(jù)。表征了計算機的“記憶”功能。指標：容量、速度和價格/位寄存器Cache主存儲器(RAM和ROM)外存儲器(軟盤、磁盤、光盤)存儲器的層次結(jié)構(gòu)存取速度快慢存儲容量小大內(nèi)存外存價格/位高低軟盤硬盤磁帶光盤閃存盤6存儲器用來存放程序和數(shù)據(jù)。表征了計算機的“記憶”功能。指標：容量、速度和價格/位寄存器Cache主存儲器(RAM和ROM)外存儲器(軟盤、磁盤、光盤)存儲器的層次結(jié)構(gòu)存取速度快慢存儲容量小大內(nèi)存外存價格/位高低RAMROMSRAM(靜態(tài)RAM)DRAM(動態(tài)RAM)掩模ROMPROMEPROME2PROMFlashPROMCache計算機主存自學(xué)5.1存儲器概述存儲器基礎(chǔ)7存儲器用來存放程序和數(shù)據(jù)。表征了計算機的“記憶”功能。指標：容量、速度和價格/位寄存器Cache主存儲器(RAM和ROM)外存儲器(軟盤、磁盤、光盤)存儲器的層次結(jié)構(gòu)存取速度快慢存儲容量小大內(nèi)存外存價格/位高低7種尋址方式的操作數(shù)分別在哪些部分？立即尋址寄存器尋址直接尋址寄存器間接尋址寄存器相對尋址基址變址尋址相對基址變址尋址代碼段除代碼段5.1存儲器概述存儲器基礎(chǔ)8主要內(nèi)容半導(dǎo)體存儲器分類存儲器性能指標存儲器系統(tǒng)結(jié)構(gòu)5.1存儲器概述9

存儲器主要性能指標(1)存儲單元數(shù)×位數(shù)表示。(2)字節(jié)數(shù)表示。如“128B”，常用單位KB，MB，GB，TB等2m×N;m是芯片的地址線根數(shù)

N是芯片的數(shù)據(jù)線根數(shù)10根地址線4根數(shù)據(jù)線如“1K×

4b”32KB的SRAM具有8條數(shù)據(jù)線，那么它具有

根地址線。A.8B.14C.15D.16存儲容量5.1存儲器概述10存取時間啟動一次存儲器操作到完成該操作所需的時間。集成度一個存儲芯片內(nèi)能集成多少個基本存儲電路。位/片功耗可靠性性價比存儲1個二進制位

存儲器主要性能指標5.1存儲器概述11主要內(nèi)容半導(dǎo)體存儲器分類存儲器性能指標存儲器系統(tǒng)結(jié)構(gòu)5.1存儲器概述12存儲體(矩陣)地址鎖存器地址譯碼器數(shù)據(jù)緩沖器讀/寫控制電路ABDBCB由基本存儲單元組成，一個基本存儲單元放一個二進制1010101010N1010101010101010M

存儲器主要性能指標5.1存儲器概述13存儲體矩陣地址鎖存器地址譯碼器數(shù)據(jù)緩沖器讀/寫控制電路ABDBCB存儲芯片若要存放MN位二進制信息，需要MN個基本存儲單元。10101010101010101010101010101010讀對CPU送來的m位地址信息進行譯碼，從而選中片內(nèi)某一存儲單元?？刂茖x中的存儲單元進行讀寫操作M=2mm=log2MN個M

存儲器主要性能指標5.1存儲器概述14地址譯碼器m條地址線存儲器012m?1I/O0I/O1I/ON-12mN存儲體結(jié)構(gòu)10101010101010101010101010101010

存儲器主要性能指標5.1存儲器概述15只用一個譯碼電路對所有地址信息進行譯碼，譯碼輸出的選擇線直接選中對應(yīng)單元適合小容量存儲器地址譯碼器A7~A0存儲器01255I/O0I/O1I/O3數(shù)據(jù)緩沖器I/O2讀/寫控制電路CSWRRD00000001101010100010根地址線，在單譯碼結(jié)構(gòu)下的譯碼輸出選擇線是多少根

單譯碼結(jié)構(gòu)

存儲器主要性能指標5.1存儲器概述16

雙譯碼結(jié)構(gòu)M位地址線分成兩部分，送X和Y譯碼器進行譯碼，產(chǎn)生一組行選擇線X和一組列選擇線Y。某一單元的X線和Y線同時有效時，相應(yīng)單元被選中。X譯碼器A9~A5X0X1X31I/O讀/寫控制電路CSWRRDA4~A0Y譯碼器Y0Y313232存儲矩陣1K1數(shù)據(jù)緩沖器000000313100000010根地址線，在雙譯碼結(jié)構(gòu)下的譯碼輸出選擇線是多少根

大容量存儲器中，通常采用雙譯碼結(jié)構(gòu)。

存儲器主要性能指標5.1存儲器概述17例(補充)某一RAM芯片內(nèi)部采用兩個64選1的地址譯碼器，并且有一個數(shù)據(jù)輸入和一個輸出端。試問該RAM芯片內(nèi)部的容量及內(nèi)部存儲器的陣列格式。分析:兩個64選1的地址譯碼器，分別是行地址和列地址的譯碼器內(nèi)部是64行×64列的陣列格式有一個數(shù)據(jù)輸入和一個輸出端每個存儲單元容納1個二進制位綜上，芯片容量是4K×1位共有4K個存儲單元

存儲器主要性能指標5.1存儲器概述目錄5.1存儲器概述5.2典型存儲器芯片介紹5.3CPU與存儲器的連接19靜態(tài)RAM芯片舉例5.2典型存儲器芯片介紹10根地址線4根數(shù)據(jù)線2114RAM123456789181716151413121110A6A5A4A3A0A1A2CSGNDVCCA7A8A9I/O1I/O2I/O3I/O4WE2114(1K×4位)6116(2K×8位)6264(8K×8位)62128(16K×8位)62256(32K×8位)存儲單元個數(shù)每個單元數(shù)據(jù)位數(shù)205.2典型存儲器芯片介紹2114(1K×4位)6116(2K×8位)6264(8K×8位)62128(16K×8位)62256(32K×8位)存儲單元個數(shù)每個單元數(shù)據(jù)位數(shù)13根地址線8根數(shù)據(jù)線6264RAM12345678910111213142827262524232221201918171615NCA12A7A6A5A4A3A2A1A0D0D1D2GNDVCCWECS2A8A9A11OEA10CS1D7D6D5D4D3靜態(tài)RAM芯片舉例215.2典型存儲器芯片介紹2164SAM12345678161514131211109N/CDINWERASA0A2A1VDDVSSCASDOUTA6A3A4A5A72164(64K×1位)41256(256K×1位)存儲單元個數(shù)每個單元數(shù)據(jù)位數(shù)8根地址線1根數(shù)據(jù)輸入/輸出引腳

為什么2164用8個引腳可以實現(xiàn)64K的尋址？動態(tài)RAM是行列地址線復(fù)用的動態(tài)RAM芯片舉例22EPROM芯片舉例5.2典型存儲器芯片介紹12根地址線8根數(shù)據(jù)線2723123456789101112242322212019181716151413A7A6A5A4A3A2A1A0D0D1D2GNDVCCA8A9A11OE/VPPA10CED7D6D5D4D3引腳模式CEOE/VPPA9VCCD7～D0讀00

+5V輸出輸出禁止01

+5V高阻待用1

+5V高阻編程0VPP

+5V輸入編程禁止1VPP

+5V高阻Intel標識符001+5V標識符編碼Intel2732的工作方式Intel2732是4K

8b的EPROM23E2PROM芯片舉例5.2典型存儲器芯片介紹Intel28C64是8K

8b的E2PROM28C6412345678910111213142827262524232221201918171615RDY/BUSYA12A7A6A5A4A3A2A1A0D0D1D2GNDVCCWENCA8A9A11OEA10CED7D6D5D4D313根地址線8根數(shù)據(jù)線CE：片選信號。OE：輸出允許信號。WE：寫允許信號。RDY/BUSY：狀態(tài)輸入端。執(zhí)行編程寫入時，此管腳為低電平，寫完后此管腳變成高電平。目錄5.1存儲器概述5.2典型存儲器芯片介紹5.3CPU與存儲器的連接255.3CPU與存儲器的連接主要內(nèi)容預(yù)備知識存儲器擴展存儲器譯碼存儲器系統(tǒng)設(shè)計26算術(shù)邏輯移位指令移位指令預(yù)備知識存儲容量芯片容量：每個存儲芯片所能存儲的二進制位數(shù)字長：存儲器的容量：一個存儲器的存儲單元個數(shù)，多以

字節(jié)為單位芯片的地址單元數(shù)×數(shù)據(jù)線位數(shù)一個存儲單元所包含的二進制位數(shù)5.3CPU與存儲器的連接27算術(shù)邏輯移位指令移位指令預(yù)備知識存儲芯片的引出線RAM地址線An-1~A0VccGND刷新選擇（DRAM）片選讀寫控制數(shù)據(jù)線Dx（1，4，8位）地址線An-1~A0地址線的根數(shù)n決定了芯片的存儲單元個數(shù)Intel2114（10條地址線），存儲單元數(shù)？動態(tài)存儲器Intel2164（8條地址線）但有CAS，RAS，行列復(fù)用，存儲單元數(shù)？Intel6264（13條地址線），存儲單元數(shù)？SRAM：存儲單元數(shù)=2nDRAM：存儲單元數(shù)=22n5.3CPU與存儲器的連接28算術(shù)邏輯移位指令移位指令預(yù)備知識存儲芯片的引出線RAM地址線An-1~A0VccGND刷新選擇（DRAM）片選讀寫控制數(shù)據(jù)線Dx（1，4，8位）數(shù)據(jù)線Dx（1，4，8位）數(shù)據(jù)線Dx1條：RAM芯片的數(shù)據(jù)線一般為1條，這樣的芯片稱為位片。構(gòu)成存儲器時作為數(shù)據(jù)總線中的任意一位8條：芯片的引出線已指定相應(yīng)數(shù)據(jù)位的名稱（D7~D0）4條：可為數(shù)據(jù)總線的高4位或低4位（8088CPU）5.3CPU與存儲器的連接算術(shù)邏輯移位指令移位指令預(yù)備知識存儲芯片的引出線RAM地址線An-1~A0VccGND刷新選擇（DRAM）片選讀寫控制數(shù)據(jù)線Dx（1，4，8位）讀寫控制片選2114RAM123456789181716151413121110A6A5A4A3A0A1A2CSGNDVCCA7A8A9I/O1I/O2I/O3I/O4WE5.3CPU與存儲器的連接算術(shù)邏輯移位指令移位指令預(yù)備知識一般構(gòu)成微型計算機系統(tǒng)的存儲器均以字節(jié)為基本單元編址。1）對于數(shù)據(jù)線不滿8位的存儲芯片怎么使用？2）若存儲器字節(jié)容量大于已有芯片的容量，怎么處理？思考：2114RAM123456789181716151413121110A6A5A4A3A0A1A2CSGNDVCCA7A8A9I/O1I/O2I/O3I/O4WE如何用2114構(gòu)成一個容量為8KB的存儲器？4根數(shù)據(jù)線-4bit（數(shù)據(jù)位數(shù)不夠）10根地址線線-1K(1024)個存儲單元（存儲單元個數(shù)不夠）5.3CPU與存儲器的連接315.3CPU與存儲器的連接主要內(nèi)容預(yù)備知識存儲器擴展存儲器譯碼存儲器系統(tǒng)設(shè)計算術(shù)邏輯移位指令移位指令存儲器擴展位擴展存儲器芯片的字數(shù)（容量）滿足存儲器系統(tǒng)的要求，例如：8片2K×1位的芯片組成容量為2KB的存儲器。但其每個字的位數(shù)（字長）小于存儲器系統(tǒng)的要求。D0。。。。。D712345678A0。。。。A10R/WCSA0。。。。。A10CSR/W存儲單元個數(shù)01110001000D7D6D5D4D3D2D1D05.3CPU與存儲器的連接算術(shù)邏輯移位指令移位指令存儲器擴展位擴展1K×4位芯片組成1K×8的存儲器。每個存儲芯片的地址線和控制線（包括片選信號線、讀／寫信號線等）并聯(lián)在一起，以保證對每個芯片及內(nèi)部存儲單元的同時選中。數(shù)據(jù)線分別連至數(shù)據(jù)總線的不同位上，以保證通過數(shù)據(jù)總線一次可訪問到指定位數(shù)數(shù)據(jù)。D0。。。。。D71A0。。。。。A9CSR/W2A0。。。。A9R/WCS1K×4D7D4D3D05.3CPU與存儲器的連接算術(shù)邏輯移位指令移位指令存儲器擴展A11A10A9A0M/IO8088系統(tǒng)總線WRD0D3D4D7譯碼器A9A0CSWEI/O…I/O2114（1）Y0A9A0CSWEI/O…I/O2114（2）例5.3-1用1K×4的Intel2114芯片構(gòu)成1K×8的存儲器系統(tǒng)000011000H~3FFH5.3CPU與存儲器的連接算術(shù)邏輯移位指令移位指令存儲器擴展字擴展/地址擴充存儲器芯片的位數(shù)（字長）符合存儲器系統(tǒng)的要求，但其字數(shù)（容量）不夠。此時采用地址串聯(lián)的方法存儲單元個數(shù)例如用16K×8位芯片構(gòu)成64KB的存儲器(1)016K-1(2)16K32K-1(3)32K48K-1(4)48K64K-14片芯片5.3CPU與存儲器的連接算術(shù)邏輯移位指令移位指令存儲器擴展譯碼電路A0A1316K×8（1）CEA0A1316K×8（2）CEA0A1316K×8（3）CEA0A1316K×8（4）CE…………A14A15A0A13D0D7…WRRDY0Y1Y2Y38088系統(tǒng)總線例如用16K×8位芯片構(gòu)成64KB的存儲器地址線片內(nèi)地址線片選地址線片內(nèi)地址線片選地址線log216K=14log24=2各芯片的地址范圍是怎樣的5.3CPU與存儲器的連接算術(shù)邏輯移位指令移位指令存儲器擴展例5.3-2用2K×8b的Intel2716芯片構(gòu)成8K×8b的存儲器系統(tǒng)分析：需要芯片數(shù)：8K/2K=4片片內(nèi)地址線數(shù)：log22K=11片選地址線數(shù)：log24=2A10~A0A12~A115.3CPU與存儲器的連接算術(shù)邏輯移位指令移位指令存儲器擴展Y0Y1Y2Y3譯碼器M/IO8088系統(tǒng)總線WRD0D7…A10A0…A12A11……………………A10A0…OECEO0O7…2176（1）片內(nèi)地址線片選地址線A10A0…OECEO0O7…2176（2）A10A0…OECEO0O7…2176（3）A10A0…OECEO0O7…2176（4）請問：地址為13FBH的存儲單元在哪個芯片？例5.3-2用2K×8b的Intel2716芯片構(gòu)成8K×8b的存儲器系統(tǒng)5.3CPU與存儲器的連接算術(shù)邏輯移位指令移位指令存儲器擴展地址碼芯片的地址范圍對應(yīng)芯片A15A14A13A12A11A10A9…A02716-1XX

X00XX

X0000…011…1…0000H…07FFH2716-2XX

XXX

X010100…011…1…0800H…0FFFH2716-3XX

X10XX

X1000…011…1…1000H…17FFH2716-4XX

XXX

X111100…011…1…1800H…1FFFH5.3CPU與存儲器的連接算術(shù)邏輯移位指令移位指令存儲器擴展字位同時擴展存儲器芯片的單元數(shù)和I/O位數(shù)均不符合存儲器系統(tǒng)的要求用256×4位芯片構(gòu)成1KB的存儲器需要幾片芯片256×4位1K×8位位數(shù)字數(shù)字數(shù)位數(shù)用多片這樣的芯片同時進行字擴展和位擴展5.3CPU與存儲器的連接算術(shù)邏輯移位指令移位指令存儲器擴展字位同時擴展用256×4位芯片構(gòu)成1KB的存儲器需要幾片芯片分析：需要幾個芯片組合，滿足字長（8位）的需要？8位/4位=2片——芯片組/組需要芯片組：1K/256=4片內(nèi)地址線數(shù)：log2256=8片選地址線數(shù)：log24=2A7~A0A9~A8共42=8片芯片256×4位1K×8位位數(shù)字數(shù)5.3CPU與存儲器的連接算術(shù)邏輯移位指令移位指令存儲器擴展用256×4位芯片構(gòu)成1KB的存儲器需要幾片芯片A0A7CE2I/OA0A7256×4CE1I/OA0A7CE2I/OA0A7256×4CE1I/OA0A7CE2I/OA0A7256×4CE1I/OA0A7CE2I/OA0A7256×4CE1I/OD0D7A0A7譯碼電路A8A9Y0Y1Y2Y3各芯片組的地址范圍是怎樣的?若當前地址線上的地址是120H，哪個芯片組有效？字位同時擴展5.3CPU與存儲器的連接算術(shù)邏輯移位指令移位指令存儲器擴展字位同時擴展1）首先要弄清楚RAM總?cè)萘颗c單片容量之間的關(guān)系;2）按字節(jié)容量（8位）組成芯片組；3）根據(jù)存儲器的總?cè)萘坑嬎愠鲂酒M的數(shù)目；——位擴展——字擴展4）確定存儲器結(jié)構(gòu)關(guān)鍵是地址線的確定地址線片內(nèi)地址線片選地址線對片內(nèi)存儲單元進行尋址選擇芯片組5.3CPU與存儲器的連接算術(shù)邏輯移位指令移位指令存儲器擴展字位同時擴展一般情況總結(jié)已知單片容量為n×m（n為單片尋址范圍，m為數(shù)據(jù)線位數(shù)），要求存儲器總量為N×M（N為尋址范圍，M為數(shù)據(jù)字長，一般是8）。1）每組所需芯片數(shù)為：2）所需芯片組數(shù)為:3）所需芯片總數(shù)為:MmNnNn×Mm——位擴展——字擴展5.3CPU與存儲器的連接算術(shù)邏輯移位指令移位指令存儲器擴展字位同時擴展一般情況總結(jié)已知單片容量為n×m（n為單片尋址范圍，m為數(shù)據(jù)線位數(shù)），要求存儲器總量為N×M（N為尋址范圍，M為數(shù)據(jù)字長）。4）片內(nèi)地址線數(shù)目:p1=log2n，與系統(tǒng)總線中的A0～Ap1?1相連5）存儲器總的地址線數(shù)目：p2=log2N6）用于片選信號的地址線數(shù)：p=p2?p17）將p譯碼后分別接至各芯片組的片選端或

p=log2Nn芯片組數(shù)5.3CPU與存儲器的連接5.4.1存儲器擴展譯碼器IO/MWRD0A9A0…A10A11D1D2D3D6D7D4D5A9A0…CSWEI/O0I/O1I/O2I/O31K×42114(1)A9A0…CSWEI/O0I/O1I/O2I/O31K×42114(2)A9A0…CSWEI/O0I/O1I/O2I/O31K×42114(3)A9A0…CSWEI/O0I/O1I/O2I/O31K×42114(4)第1組第2組例5.3-3用1K×4b的Intel2114芯片構(gòu)成2K×8b的存儲器系統(tǒng)Y0Y146算術(shù)邏輯移位指令移位指令存儲器擴展5.3CPU與存儲器的連接5.4.1存儲器擴展地址碼芯片的地址范圍對應(yīng)芯片A15…A13A12A11A10A9…A02114-12114-2X…XX00X…XX

000…01…1…0000H…03FFHX…XX

X…XX

01010…01…1…0400H…07FFH2114-32114-4問題：以上各例子中，地址總線并沒有全部參與譯碼，剩余的高位地址線該如何處理？第1組第2組475.4.1存儲器擴展算術(shù)邏輯移位指令移位指令存儲器擴展5.3CPU與存儲器的連接485.3CPU與存儲器的連接主要內(nèi)容預(yù)備知識存儲器擴展存儲器譯碼存儲器系統(tǒng)設(shè)計存儲器譯碼存儲器與地址總線的連接，包括兩方面內(nèi)容：一是高位地址線譯碼，用以選擇存儲芯片；二是低位地址線連接，用以通過片內(nèi)地址譯碼器選擇存儲單元線選法全譯碼法部分譯碼法5.3CPU與存儲器的連接存儲器譯碼線選法是指高位地址線不經(jīng)過譯碼，直接作為存儲芯片的片選信號。

假定某微機系統(tǒng)的存儲容量為4KB，CPU尋址空間為64KB（即地址總線為16位），所用芯片容量為1KB（即片內(nèi)地址為10位）。分析：片內(nèi)尋址只需要log21K=10根地址線（A9~A0）而地址總線為16根

剩余的高位地址線A15~A10該如何使用呢？線選法5.3CPU與存儲器的連接存儲器譯碼線選法A0～A9（1）1KBCS（4）1KBCS（2）1KBCS（3）1KBCSA10A11A12A13每根高位地址線接一塊芯片，用低位地址線實現(xiàn)片內(nèi)尋址結(jié)構(gòu)簡單，但地址空間浪費大，整個存儲器地址空間不連續(xù)，而且由于部分地址線未參加譯碼，還會出現(xiàn)地址重疊。0400H~07FFH0800H~0BFFH1000H~13FFH2000H~23FFH任何時刻不允許出現(xiàn)A10~A13中兩位以上同時為1的情況A15~A145.3CPU與存儲器的連接存儲器譯碼線選法地址重疊一個存儲單元具有多個存儲地址的現(xiàn)象；例如：上例中1號芯片在一個段內(nèi)(64K)有4組地址可用0400H~07FFH，4400H~47FFH，8400H~87FFH，C400H~C7FHH原因：有些高位地址線沒有用、可任意；使用地址：出現(xiàn)地址重復(fù)時，常選取其中既好用、又不沖突的一個“可用地址”；選取的原則：高位地址全為0的地址。A15~A145.3CPU與存儲器的連接存儲器譯碼全譯碼法全譯碼法是指將地址總線中除片內(nèi)地址以外的全部高位地址接到譯碼器的輸入端參與譯碼。設(shè)CPU尋址空間為64KB（地址總線為16位），存儲器由8片容量為8KB的芯片構(gòu)成。片內(nèi)地址線=log28K=13片選地址線=log28=33+13=16所有高位地址線均參與譯碼5.3CPU與存儲器的連接存儲器譯碼全譯碼法（1）8KBCS（2）8KBCS（8）8KBCSA0~A12A13~A15Y1Y0Y73-8譯碼器……0000H~1FFFH2000H~2FFFHE000H~FFFFH…特點每個存儲單元的地址都是唯一的，不存在地址重疊，但譯碼電路較復(fù)雜，連線也較多。5.3CPU與存儲器的連接存儲器譯碼全譯碼法特點當存儲器容量小于可尋址的存儲空間時，可從譯碼器輸出線中選出連續(xù)的幾根作為片選控制，多余的令其空閑，以便需要時擴充。（1）8KBCS（4）8KBCSA0~A12A13~A15Y3Y0Y73-8譯碼器………Y432KB未使用，可擴充5.3CPU與存儲器的連接存儲器譯碼部分譯碼法將高位地址線中的一部分（而不是全部）進行譯碼，產(chǎn)生片選信號。該方法常用于不需要全部地址空間的尋址能力，但采用線選法地址線又不夠用的情況。

CPU地址總線為16位，存儲器由4片容量為8KB的芯片構(gòu)成時，采用部分譯碼法尋址32KB。分析：線選法需要地址線根數(shù)：4+log28K=4+13>16

32KB需要地址線根數(shù)：log232K=15<165.3CPU與存儲器的連接存儲器譯碼部分譯碼法由于未參加譯碼的高位地址與存儲器地址無關(guān)，因此存在地址重疊問題。當選用不同的高位地址線進行部分譯碼時，其譯碼對應(yīng)的地址空間不同。Y1Y0Y2Y3A14A132-4譯碼器8KB（1）CS8KB（4）CS8KB（2）CS8KB（3）CSA15（不參加譯碼）A0～A120000~1FFFH2000~3FFFH4000~5FFFH6000~7FFFH=0=18000~9FFFHA000~BFFFHC000~DFFFHE000~FFFFH5.3CPU與存儲器的連接存儲器譯碼74LS138譯碼器G1CA輸出G2AG2BB其它值

均為1100111Y7=0,其余為1100110Y6=0,其余為1100101Y5=0,其余為1100100Y4=0,其余為1100011Y3=0,其余為1100000Y0=0,其余為1100010Y2=0,其余為1100001Y1=0,其余為15.3CPU與存儲器的連接存儲器譯碼例5.3-4請將SRAM6264芯片（8K×8）與8088系統(tǒng)連接，使其地址范圍為：38000H～39FFFH和78000H～79FFFH。假設(shè)用74LS138譯碼器構(gòu)成譯碼電路地址碼地址范圍A19A18A17A16A15A14

A13A12～A000111000～01～138000H～39FFFH01111000～01～178000H～79FFFH片內(nèi)地址線片選地址線不參與譯碼5.3CPU與存儲器的連接存儲器譯碼WE8088系統(tǒng)總線D0~D7A0A12…A0A12…D0~D7RDWEOECS1CS26264A17A16A15A19A14A13138G1G2BCBAY0Y7……10000011100/11/0可接其他存儲芯片G2A這只是一種可行方案，不是唯一的5.3CPU與存儲器的連接IO/M存儲器譯碼D0~D7A0A12…A0A12…D0~D7WEOECS1CS26264A17A16A19A15A14A13138G1G2BCBAY4Y7……10010011000/11/0可接其他存儲芯片G2A這只是一種可行方案，不是唯一的15.3CPU與存儲器的連接8088系統(tǒng)總線WERDIO/M625.3CPU與存儲器的連接主要內(nèi)容預(yù)備知識存儲器擴展存儲器譯碼存儲器系統(tǒng)設(shè)計8088CPU與存儲器的連接例5.3-5要求用8K

8b的EPROM芯片2764、8K

8b的RAM芯片6264、譯碼器74LS138構(gòu)成16KBROM（地址空間為10000H～13FFFH）和16KBRAM的存儲器系統(tǒng)（地址空間為18000H～1BFFFH），系統(tǒng)配置為8088最小模式2764芯片數(shù)量=16KB/8KB=2片分析：（1）計算芯片數(shù)量6264芯片數(shù)量=16KB/8KB=2片5.3CPU與存儲器的連接8088CPU與存儲器的連接分析：（2）地址分配5.3CPU與存儲器的連接編號型號地址分配片選地址線片內(nèi)地址A19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0ROM0276410000H～11FFFH0001000000100000000000000001111111111111ROM1276412000H～13FFFH0001001000100100000000000001111111111111RAM0626418000H～19FFFH0001100000110000000000000001111111111111RAM162641A000H～1BFFFH0001101000110100000000000001111111111111接3-8譯碼器CBAY0Y1Y4Y5接3-8譯碼器的控制引腳8088CPU與存儲器的連接5.3CPU與存儲器的連接8086CPU與存儲器的連接8086CPU的數(shù)據(jù)線寬度是16位的，可以讀/寫一個字節(jié)，也可以讀寫一個字。8086CPU可尋址1MB，與其相連的存儲器是用2個512KB的存儲體組成的，分別稱為低位(偶地址)存儲體和高位(奇地址)存儲體用A0和BHE信號分別選擇兩個存儲體。5.3CPU與存儲器的連接8086CPU與存儲器的連接例5.3-6某8086系統(tǒng)工作于最小工作方式，請用6116SRAM(2K×8b)構(gòu)成一個8KB的存儲器系統(tǒng)需要用4片2K×8b的SRAM芯片，連接成8KB的存儲器；片內(nèi)尋址需要log22K=11根地址線；A0用于指示低8位數(shù)據(jù)有效BHE用于指示高8位數(shù)據(jù)有效A11~A15.3CPU與存儲器的連接8086CPU與存儲器的連接D7~D0A10~A0OEWECE6116高位地址線BHEA11~A1D7~D0RDWRD15~D8CEY0A0D7~D0D7~D0A10~A0OEWECE6116BHED7~D0D15~D8CEY1D7~D0Y0A0Y1譯碼器Y0Y1

第1組第2組采用部分譯碼101A16A15M/IOA14A13A12138G1G2BCBAY0Y7…G2A試分析各芯片組的尋址范圍？0偶偶奇奇69(1)(2)(3)(4)試分析(1)~(4)號芯片的地址范圍？地址碼地址芯片A19A18A17A16A15A14A13A12A11…A0(1)xx

x

10

00000…0110001H首地址xx

x

10

00011…1110FFFH末地址奇70(2)(3)(4)試分析(1)~(4)號芯片的地址范圍？地址碼地址芯片A19A18A17A16A15A14A13A12A11…A0(2)xx

x

10

00000…0010000H首地址xx

x

10

00011…1010FFEH末地址偶8086CPU與存儲器的連接Y0Y1采用部分譯碼101A16A15M/IOA14A13A12138G1G2BCBAY0Y7…G2A試分析各芯片組的尋址范圍？0地址碼芯片的地址范圍芯片組A19A18A17A16A15A14A13A12A11…A0xx

x

10

000x…x10000~10FFFHY0組1xx

x

10

001x…x11000~11FFF