《模擬集成電路設計》全套教學課件

1微電子科學與工程專業(yè)—本科生課程模擬集成電路設計DesignofAnalogintegratedCircuits全套可編輯PPT課件2

課程基本信息課程編碼：學時/學分：56學時（課堂理論教學）/3.5學分課程性質(zhì)：學科專業(yè)核心課程（必修課）先修課程：電路基礎、信號與系統(tǒng)、模擬/數(shù)字電子技術基礎、半導體物理與器件、集成電路制造工藝上課時間：課程成績=平時成績（含作業(yè)、課堂出席）+期末筆試成績（考試）配套課程：模擬集成電路設計實踐（48學時，滯后本課程6周）模擬集成電路版圖設計（32學時，滯后本課程9周）3

課程內(nèi)容安排第1章

緒論（4學時）第2章

CMOS元器件及其模型（8學時）第3章

單級放大器（8學時）第4章

運算放大器（8學時）第5章

高性能運算放大器（6學時）第6章

比較器（4學時）第7章

基準電壓與電流（4學時）第8章

電路噪聲（4學時）第9章

時鐘信號產(chǎn)生電路（4學時）第10章

數(shù)據(jù)轉(zhuǎn)換電路（6學時）共計：56學時4

微電子科學與工程專業(yè)的本科專業(yè)課程結(jié)構(gòu)夯實基礎理論，加強實踐訓練51.1集成電路技術概述1.2模擬集成電路的功能及應用領域1.3模擬集成電路的設計流程1.4SPICE仿真簡介第1章

緒論6

1.1集成電路技術概述1.集成電路簡介2.集成電路的發(fā)展歷史3.集成電路的重要性4.集成電路的主要應用領域5.集成電路產(chǎn)業(yè)鏈6.集成電路產(chǎn)業(yè)的特點7.中國集成電路產(chǎn)業(yè)發(fā)展現(xiàn)狀與趨勢集成電路設計分工及人才需求模擬-數(shù)字混合信號集成電路的制造工藝7

為什么選擇半導體材料？按照導電性能的強弱，可將固體分為導體、絕緣體、半導體。導體的導電性能太強，絕緣體的導電性能太弱，其導電性能均不易受控制。只有半導體材料，可通過摻雜或擴散其它元素，人為改變其導電性能。由于半導體器件存在導通閾值電壓，通過外加電壓可以控制器件的導通或關斷（適合于作開關器件，用于數(shù)字電路），或控制器件的電流大?。ㄓ糜谀M電路）。半導體又分為：集成電路、分立器件、光電器件、傳感器（MEMS）集成電路（IC:IntegratedCircuits）也稱為芯片（Chip）。采用一定的工藝，把一個電路中所需的晶體管、電阻、電容和電感等元件及布線互連在一起，制作在一小塊半導體晶片上，然后封裝在一個管殼內(nèi)。

1.集成電路簡介微電子學是調(diào)控電子運動的一門科學與技術8

1.集成電路簡介手機電路主板9

1.集成電路簡介切割晶圓制造電路原理圖設計芯片版圖設計中測終測出廠設計指標（用戶需求）封裝10

1.集成電路簡介硅片測試（中測）封裝測試出廠銷售石英石單晶硅柱硅晶圓熔煉、直拉切片、拋光晶元切片涂膠、光刻曝光、刻蝕摻雜光刻集成電路制造流程（“點石成金”）111947年，美國貝爾實驗室的巴丁和布拉頓研制成功世界上第一個鍺點接觸型晶體管；1950年，肖克萊研制成功另一種結(jié)型（pn結(jié)）晶體管。由于巴丁、布拉頓和肖克萊在晶體管和結(jié)型晶體管發(fā)明上的貢獻，在1956年獲得了諾貝爾物理獎。從此開啟了固態(tài)電子（Solid-StateCircuit）技術的歷史（取代了真空電子管技術）。

2.集成電路的發(fā)展歷史鍺點接觸型三極管巴?。ㄗ螅⒉祭D（右）和肖克萊（中）集成電路是人類歷史上最偉大的發(fā)明。在科學技術史上，與集成電路技術競爭的其它技術，無一例外的是失敗者。121958年，美國TI公司的杰克·基爾比（JackKilby）研制成功全球第一塊鍺集成電路（圖1），2000年被授予諾貝爾物理學獎（圖3）。今年是集成電路發(fā)明63周年。1959年，美國仙童公司的羅伯特·諾伊斯（RobertNoyce）研制成功全球第一塊基于硅平面工藝的硅集成電路（圖2）

2.集成電路的發(fā)展歷史圖1圖2圖3131963年，F(xiàn).M.Wanlass和C.T.Sah首次提出CMOS（ComplementaryMetalOxideSemiconductor，互補金屬氧化物半導體）技術，現(xiàn)在95%以上的集成電路芯片都是采用CMOS工藝制造的。1966年，美國RCA公司研制出CMOS集成電路，并研制出第一塊門陣列（50門）芯片。

2.集成電路的發(fā)展歷史141965年，美國仙童公司的戈登·摩爾（GordonMoore，Intel的創(chuàng)始人）提出著名的摩爾定律：集成電路芯片上的晶體管數(shù)量每年翻一番，1975年修正為每兩年翻一番。集成電路中晶體管的特征尺寸將隨時間按照指數(shù)規(guī)律縮小，帶來芯片的制造成本（面積）降低、工作速度提高和功耗降低。

2.集成電路的發(fā)展歷史GordonMoore7納米是人類頭發(fā)絲的一萬分之一！15

2.集成電路的發(fā)展歷史過去40多年，微處理器芯片中所集成的晶體管數(shù)目增長曲線。10億個蘋果A16處理器:160億個晶體管，主頻3.46GHz（2022年，4nm工藝）Intel

4004，首款商用微處理器，內(nèi)含2300個晶體管，主頻為740KHz，1971年，10μm工藝。16

2.集成電路的發(fā)展歷史過去100多年，人類每$1000成本所能得到的每秒計算能力增長曲線。17

2.集成電路的發(fā)展歷史摩爾定律背后的終極推動力其實是經(jīng)濟因素（摩爾定律非物理定律）。時至今日，摩爾定律“投資發(fā)展制程→芯片生產(chǎn)成本降低→用部分利潤繼續(xù)投資發(fā)展新制程”的商業(yè)模式對于半導體巨頭依然有效。推動摩爾定律的是經(jīng)濟學。摩爾定律將集成電路行業(yè)以平均每年46%的“成長”速率往前推進，遠遠高于其它行業(yè)的發(fā)展速度（從1973年到2014年，美國新乘用車的燃料轉(zhuǎn)換效率每年僅提升2.5％）?，F(xiàn)在已進入后摩爾時代，晶體管的尺寸縮小速度有所放緩，但這種趨勢還將持續(xù)下去。18集成電路的發(fā)明開啟了人類的信息時代1964年，IBM研制成功全球第一臺采用集成電路的通用計算機IBM3601971年，Intel公司采用10μmCMOS工藝，研制成功全球首款微處理器4004，開啟了基于微處理器的計算機時代（信息時代）1971年，IBM推出全球首臺個人計算機（PC）

2.集成電路的發(fā)展歷史Intel

4004，首款商用微處理器，內(nèi)建2300個晶體管，主頻為740KHz19

2.集成電路的發(fā)展歷史世界上第一塊微處理器4004在Intel誕生80286/386/486Pentium（奔騰）Core（酷睿）20

集成電路的發(fā)明開啟了人類的信息時代，目前正在推動人類進入智能時代。人類文明發(fā)展經(jīng)歷的四次工業(yè)革命：

蒸汽機時代→電氣時代→信息時代→智能時代

2.集成電路的發(fā)展歷史芯片21集成電路是國民經(jīng)濟和社會發(fā)展的戰(zhàn)略性、基礎性、先導性產(chǎn)業(yè)。石油、鋼鐵與集成電路被稱為是國家的戰(zhàn)略支柱工業(yè)。集成電路技術是國家實力競爭的戰(zhàn)略制高點:微電子與集成電路技術代表著當今世界微細制造的最高水平，集人類超微細加工技術之大成，融合了40多種科學技術及工程領域的交叉學科和尖端制造技術，是人類迄今為止的最偉大技術發(fā)明對制造裝備、精密機械、精密儀器、自動化設備、精細化工和新材料產(chǎn)業(yè)均有直接帶動作用集成電路處于信息和電子產(chǎn)業(yè)鏈的最高端，利潤率高。另外，自主可控的集成電路技術對于國家信息安全和軍事國防建設尤其重要集成電路產(chǎn)業(yè)是當今全球經(jīng)濟的重要增長點，是學術界和產(chǎn)業(yè)界的最活躍研發(fā)課題之一，對IT行業(yè)的發(fā)展起著至關重要的引領作用。

3.集成電路的重要性22

3.集成電路的重要性集成電路是現(xiàn)代信息和電子工業(yè)體系的基石電腦操作系統(tǒng)和應用軟件的升級換代需要強大的CPU芯片支持人工智能（AI）的三大要素：計算能力（AI芯片）、算法和樣本數(shù)據(jù)。而計算能力是由AI芯片的性能決定的，是人工智能的發(fā)動機。23

4.集成電路的主要應用領域

消費類電子計算機與互聯(lián)網(wǎng)(信息技術)，云計算和云存儲，大數(shù)據(jù)，人工智能：個人電腦、平板電腦、服務器、網(wǎng)絡設備、存儲設備、顯示器等移動通信(包括通信網(wǎng)絡設備)，移動互聯(lián)網(wǎng)：手機、GPS導航、Bluetooth/ZigBee/WiFi，無線局域網(wǎng)、高速公路智能收費系統(tǒng)(ITS)、RFID智能卡(IC卡)數(shù)字家電：數(shù)碼相機/攝像機、平板電視(高清數(shù)字電視)、可穿戴電子設備、VR/AR、數(shù)字音視頻、DVD、電子紙(書)、白色家電等其它新型交叉領域：生物醫(yī)療電子、柔性電子、精準醫(yī)療、智能傳感器(物聯(lián)網(wǎng))、視頻監(jiān)控及安防電子、半導體照明(LED)、太陽能光伏發(fā)電、能量采集自供電工業(yè)電子：汽車電子、衛(wèi)星導航、高端制造裝備、智能制造(工業(yè)4.0)、測試儀器儀表、數(shù)控機床軍工宇航電子：武器裝備、空間探測（自主可控），軍用衛(wèi)星、航天器與深空探測器、激光雷達按芯片的工作可靠性要求分類24

4.集成電路的主要應用領域微電子與集成電路技術推動消費類電子的普及與發(fā)展25

5.集成電路產(chǎn)業(yè)鏈融合了40多種科學技術及工程領域的交叉學科和尖端制造技術半導體器件與制造工藝26

5.集成電路產(chǎn)業(yè)鏈芯片制造裝備和半導體材料：AppliedMaterials,ASML（美、日、歐）芯片制造純代工(Foundry，TSMC的純代工商業(yè)模式極大地推動了集成電路產(chǎn)業(yè)的發(fā)展)：TSMC,UMC,GlobalFoundries,SMICIDM(IntegratedDeviceManufacture)：Intel,Samsung,SKHynix,Micron,TI,NXP,Toshiba,Infineon,ST,Sony芯片設計Fabless：ARM、高通、博通、聯(lián)發(fā)科、AMD、海思、展訊IDM：Intel，IBM，TI，ADI，ST芯片封裝與測試：日月光，美光，長電，華天科技EDA軟件廠商：Cadence，Synopsys，Mentor，華大九天275.集成電路產(chǎn)業(yè)鏈ICDesignFullmask(工程批)Shuttle(MPW)電路設計版圖設計數(shù)字電路ICPackageICfinaltest最終用戶WaferproductionICwafertest(CP)Interface模擬電路ICproduction,testandpackageSystemdesignRTLdesignLogicsynthesisLayoutdesignMaskproduction芯片設計、加工、測試、封裝流程CP:ChipProbing，中測28

6.集成電路產(chǎn)業(yè)的特點發(fā)展集成電路產(chǎn)業(yè)需要付出長期艱苦的努力，要有“掙慢錢”的戰(zhàn)略眼光。集成電路是典型的人才、資金和技術密集型產(chǎn)業(yè)，這個行業(yè)具有“大投入、大收益，中投入、沒收益，小投入、大虧損”的特征。需要實現(xiàn)產(chǎn)業(yè)鏈、金融鏈、創(chuàng)新鏈的“三鏈融合”，才能推動集成電路的快速持續(xù)發(fā)展。集成電路是貴族專業(yè)。集成電路技術發(fā)展速度快，不進則退，慢進則衰，贏者通吃集成電路設計的特點：要求嚴謹認真、一絲不茍的工匠精神開發(fā)周期長：從啟動研發(fā)到批量生產(chǎn)通常需1~2年多工種協(xié)作：確定芯片性能指標/架構(gòu)設計/算法設計/接口協(xié)議/IP核；前端/后端/模擬/數(shù)字/射頻/混合信號IC設計；芯片測試試錯成本高：EDA工具費+人工成本+流片費(數(shù)十萬~)+測試費排錯難度大：芯片集成度越高，排錯難度越大→可測性設計29以組裝（OEM）為主導的發(fā)展模式（勞動密集型，低人力成本，市場規(guī)模效應，國內(nèi)市場與加工出口貿(mào)易），處于全球產(chǎn)業(yè)鏈的中低端“全球制造中心”，個人電腦、手機、白色家電等產(chǎn)量居全球第一沒有形成四大技術體系，不掌握核心技術和專利（“卡脖子”技術）計算機硬件技術體系（CPU/GPU/存儲器）計算機軟件技術體系（操作系統(tǒng)/基礎軟件/數(shù)據(jù)庫）微電子技術體系（核心電子元器件、高端通用芯片-FPGA/DSP/ADC）

關鍵材料、制造裝備與工藝技術體系（IC制造裝備、工藝和材料）產(chǎn)品利潤率低，國外公司通過核心技術（專利）和關鍵產(chǎn)品（元器件/IC）賺取了大部分利潤，留給國內(nèi)的只有在組裝中完成的很小增值利潤（消耗資源、破壞環(huán)境、人工低福利，國產(chǎn)手機只有5%利潤）。

7.中國IC行業(yè)發(fā)展現(xiàn)狀與趨勢中國電子信息產(chǎn)業(yè)（IT行業(yè)）現(xiàn)狀30

7.中國IC行業(yè)發(fā)展現(xiàn)狀與趨勢80年代世界半導體產(chǎn)業(yè)在美國、日本崛起，90年代中國臺灣、韓國及新加坡相繼出道，21世紀則將迎來中國半導體時代；2021年中國IC市場規(guī)模占全球60%以上。目前80%以上的芯片尚需進口，國產(chǎn)芯片主要集中在手機基帶芯片以及IC卡、SIM卡、電源芯片以及玩具類芯片等中低端產(chǎn)品。連續(xù)多年成為國內(nèi)最大宗的進口商品。2021年，中國的芯片進口額為4325億美元，占全球集成電路產(chǎn)值的約78%，其中中國自己用了將近35%，40%以上的又裝在整機中出口了。中國電子信息產(chǎn)業(yè)長期處于“缺芯”(無核心高端芯片-CPU/GPU/DSP/FPGA/ADC、存儲器、高端通信與視頻芯片等)、“少魂”(無操作系統(tǒng))、“沒面子”(無顯示面板-TFT-LCD/AM-OLED，現(xiàn)在有改善)狀態(tài)。31

7.中國IC行業(yè)發(fā)展現(xiàn)狀與趨勢國產(chǎn)芯片的市占率（2019年）系統(tǒng)設備核心芯片市場占有率計算機系統(tǒng)服務器CPU

0%個人電腦CPU/GPU

0%工業(yè)應用MCU

2%通用電子系統(tǒng)可編程邏輯設備FPGA/EPLD

0%數(shù)字信號處理設備DSP

0%嵌入式系統(tǒng)Embedded

CPU~

10%通信裝備移動通信終端Application

Processor

18%CommunicationProcessor

22%Embedded

CPU/GPU

0%Embedded

DSP

0%核心網(wǎng)絡設備NPU

15%存儲設備半導體存儲器DRAM

0%Nand

Flash

0%Nor

Flash

5%顯示及視頻系統(tǒng)高清電視和智能電視Imageprocessor

10%Displaydriver

0%32

7.中國IC行業(yè)發(fā)展現(xiàn)狀與趨勢芯片制造業(yè)（純代工，F(xiàn)oundry）:

SMIC(中芯國際)等。8~12英寸晶圓片，最高工藝可達14nm工藝，且以接國外訂單為主。芯片制造工藝水平與國外相差三代以上（國外現(xiàn)已量產(chǎn)16nm、14nm、10nm、7nm，5nm，并開始向3nm、2nm挺進）。33

7.中國IC行業(yè)發(fā)展現(xiàn)狀與趨勢芯片設計業(yè)（Fabless）:中國IC設計企業(yè)多達1700多家，超過國外芯片設計公司數(shù)量總和。但企業(yè)規(guī)模小、產(chǎn)品面窄、檔次低，企業(yè)間產(chǎn)品同質(zhì)化競爭激烈（拼價格）。中國IC設計企業(yè)盡管眾多，但銷售額總和只有美國高通公司的60-70%。國內(nèi)設計公司無法“喂飽”國內(nèi)芯片制造廠(只占20%)和封裝測試廠。缺乏核心專利和技術。34

7.中國IC行業(yè)發(fā)展現(xiàn)狀與趨勢芯片封裝、測試業(yè):封裝最為成熟，國際大廠如Intel、AMD、ST、Micron、東芝等都在中國設立了封裝廠。芯片測試設備也有國外公司（Agilent，Advantest）進入中國市場。35

7.中國IC行業(yè)發(fā)展現(xiàn)狀與趨勢我國政府從2000年起，相繼發(fā)布了各種政策，鼓勵和推動集成電路產(chǎn)業(yè)快速發(fā)展。目前是中國集成電路產(chǎn)業(yè)發(fā)展的最好機遇（黃金期）。

2000年出臺國務院18號文件，鼓勵集成電路產(chǎn)業(yè)發(fā)展；

2006年推出16個重大專項中的01（核高基）、02（極大規(guī)模集成電路制造裝備及成套工藝）、03（新一代寬帶無線移動通信網(wǎng)）專項，均與集成電路有關；2011年出臺國務院新18號文件，進一步鼓勵集成電路產(chǎn)業(yè)發(fā)展；2012年工信部發(fā)布了《集成電路產(chǎn)業(yè)十二五發(fā)展規(guī)劃》；2013年國務院批準成立國家集成電路產(chǎn)業(yè)投資基金（大基金），其中一期為1387多億元，主要面向集成電路制造；二期（2019年設立）為2041億元，主要面向半導體材料、集成電路制造裝備、集成電路設計；36

7.中國IC行業(yè)發(fā)展現(xiàn)狀與趨勢2014年國務院發(fā)布了“國家集成電路產(chǎn)業(yè)發(fā)展推進綱要”；2015年教育部支持全國26所高校建設或籌建“國家示范性微電子學院”，西工大是其中之一，以加快集成電路高端人才培養(yǎng)；2018年李克強政府工作報告中，將集成電路列為實體經(jīng)濟的第一位；2019年，教育部將集成電路定為戰(zhàn)略性新興產(chǎn)業(yè)發(fā)展和民生急需學科專業(yè)的第一位。（2018年和2019年分別發(fā)生美國制裁中興和華為事件）2020年，“集成電路科學與工程”被國務院和教育部列為一級學科2020年，中央的“十四五規(guī)劃建議”中，將人工智能、量子信息、集成電路列為優(yōu)先發(fā)展的“三駕馬車”。目前是中國集成電路發(fā)展的黃金期！37

8.集成電路設計分工及人才需求優(yōu)秀的IC設計工程師應具備的設計經(jīng)驗：數(shù)字電路：自動綜合（3年以上~）模擬電路：人工設計（5年以上~）射頻電路：人工設計（10年以上~

）混合電路：人工設計（10年以上~

）版圖設計：人工設計與自動綜合（3年以上~）電路類型：數(shù)字電路→模擬電路→射頻(混合信號)電路設計人才：較多→較少→稀缺數(shù)字電路設計模擬電路設計射頻或混合信號集成電路設計據(jù)估計，到2023年，國內(nèi)需要集成電路從業(yè)人員78萬人，而目前僅有50余萬人。38

8.集成電路設計分工及人才需求數(shù)字IC設計：需要扎實的數(shù)字電路基礎和一定的模擬IC基礎，較強的編程能力，要熟悉數(shù)字IC設計流程和各種EDA工具的使用，熟悉接口、協(xié)議、算法（優(yōu)化）、體系結(jié)構(gòu)等。模擬IC設計：需要非常扎實的模擬IC基礎，對集成電路工藝非常了解。射頻IC（RFIC）設計：需要掌握非常扎實的模擬IC基礎以及高頻電路理論知識，對集成電路工藝非常了解。與模擬電路IC設計非常類似，只是頻率高，需要考慮阻抗匹配（分布參數(shù)）和低噪聲等特性?；旌螴C設計：需具備數(shù)字IC、模擬IC甚至RFIC的設計能力，需要熟悉混合信號仿真（含行為級建模），考慮消除噪聲隔離和電源分離等。版圖設計：需要熟悉集成電路工藝、設計規(guī)則（編寫工藝檢查文件）、ESD保護、芯片電源規(guī)劃/布局規(guī)劃、芯片可靠性和良品率提高等。39

8.集成電路設計分工及人才需求工程師的眼光—快速而直覺地理解一個復雜電路的工作原理；數(shù)學家的智慧—量化電路中的各種主要物理效應，估算重要參數(shù)；藝術家的靈感—發(fā)明新的電路結(jié)構(gòu)和體系結(jié)構(gòu)。實踐出真知—盡可能多親自參與項目設計，積累設計和流片經(jīng)驗。思考和創(chuàng)新—借助EDA工具的電路仿真只能代替人腦計算（快速而準確地驗證電路性能），但不能代替設計者思考（為了提高電路性能或滿足設計要求，如何設計新的電路結(jié)構(gòu)？如何調(diào)整元器件參數(shù)？）。

模擬電路設計工程師應具備的素質(zhì):“紙上得來終覺淺，絕知此事要躬行”！40

8.集成電路設計分工及人才需求由于數(shù)字電路具有設計靈活、容差特性好等優(yōu)點，目前的發(fā)展趨勢是，各種電路和功能模塊盡可能用數(shù)字電路實現(xiàn)（例如，數(shù)字輔助模擬設計），但是模擬電路永遠也不能缺少，其原因為：現(xiàn)實世界的物理量和人類能夠感知的信息（聲音和圖像）都是模擬量，因此需要模擬?數(shù)字轉(zhuǎn)換和接口電路；隨著數(shù)字電路的工作頻率不斷提高（或者數(shù)字信號的上升/下降沿變陡），數(shù)字電路的設計也需要遵循模擬電路（甚至射頻電路）的設計思想。模擬電路通常不需要利用最先進的工藝制造，具有成本優(yōu)勢，可與數(shù)字電路實現(xiàn)異質(zhì)集成（利用3D/2.5D等微系統(tǒng)異質(zhì)集成技術）。41

9.模擬-數(shù)字混合信號集成電路的制造工藝CMOS:功耗小，輸入阻抗高，制造成本低，集成度高（摩爾定律），易于和數(shù)字電路集成在一起。但跨導較小，高頻特性和噪聲特性較差，驅(qū)動電流?。ê涟布墸?。是目前數(shù)字集成電路和混合信號集成電路的主流工藝。Bipolar（BJT）:跨導（β值）大（電壓增益高），具有優(yōu)異的高頻特性和動作速度以及低噪聲優(yōu)勢，驅(qū)動電流大（安培級）。但集成度低，功耗較大。目前以互補雙極工藝（ComplementaryBipolar，CB）為主，特別適用于高性能模擬集成電路（低噪聲運放、LDO等）。BiCMOS:Bipolar-CMOS，有效的利用了BJT和CMOS各自的優(yōu)點，特別適用于高性能模擬集成電路和電源電路，但制造成本高。一、硅基半導體（元素半導體）材料和器件42

9.模擬-數(shù)字混合信號集成電路的制造工藝BCD:Bipolar-CMOS-DMOS(Double-diffusedMOSFET)，雙極—互補金屬氧化物半導體—雙重擴散金屬氧化物半導體。它綜合了雙極器件高跨導、強負載驅(qū)動能力和CMOS集成度高、低功耗的優(yōu)點。更為重要的是它集成了DMOS功率器件，由于DMOS導通電阻小、擊穿電壓高（耐壓高），因而可以在開關模式下工作，功耗小。適應于電源和驅(qū)動電路（例如LED驅(qū)動）。但制造成本高。一、硅基半導體（元素半導體）材料和器件43

9.模擬-數(shù)字混合信號集成電路的制造工藝化合物半導體：區(qū)別于硅(Si)和鍺(Ge)等傳統(tǒng)的單質(zhì)（元素）半導體材料，化合物半導體材料包括：砷化鎵(GaAs)、磷化銦(InP)、氮化鎵(GaN)、碳化硅(SiC)、氧化鋅(ZnO)等。相對于第一代(Si/Ge)和第二代(GaAs/InP)半導體，第三代(GaN/SiC

/ZnO)半導體材料具有禁帶寬度大、電子遷移率高、電子漂移飽和速度高、介電常數(shù)小等優(yōu)點，非常適合于制作高速、高頻、大功率、耐高溫、耐高壓和抗輻射的半導體器件，在微波和射頻通信、電力電子、光電轉(zhuǎn)換（半導體照明）、抗輻射集成電路等領域具有廣泛用途。目前的主要問題是制造成本高。二、化合物半導體材料和器件44

9.模擬/數(shù)字/混合信號集成電路的制造工藝化合物半導體材料和器件功率半導體器件硅基器件：MOSFET，IGBT化合物半導體器件：SiC，GaN451.2

模擬集成電路的功能及應用領域第1章緒論46

1.電源管理電路、驅(qū)動電路ThesystemstructureofaportabledeviceThedigitalcircuitsswitchthevoltageleveluptosupplyvoltageanddowntothegroundwithhighnoiseimmunity,buttheanalogcircuitsarenoise-sensitive,sotheyhavedifferentrequirementsforpowersupply.47

1.電源管理電路、驅(qū)動電路

隨著半導體加工工藝的微細化以及數(shù)?；旌闲盘朣oC芯片或電子系統(tǒng)的功能和規(guī)模不斷擴大，要求電源管理電路更加數(shù)字化、智能化和高能效。在SoC芯片中，圖中的芯片為單元模塊電路。481.電源管理電路、驅(qū)動電路手機用單片集成TFT-LCDDriverIC中的電壓需求關系。49

1.電源管理電路、驅(qū)動電路DC-DCConverter開關電容電荷泵(Charge-pump):升壓/降壓/反壓—Onchippower開關穩(wěn)壓電源(Switchingregulator):升壓/降壓/反壓—Onboardpower低壓差線性穩(wěn)壓電源(LDO:LowDropoutlinearvoltageregulator):降壓—Onchip/boardpower電源動態(tài)管理電路(瞬時關閉電源、低電壓/負荷監(jiān)測、電源軟啟動等)基準電壓產(chǎn)生電路(Referencevoltagegenerator)能量采集和轉(zhuǎn)換電路（太陽能/光能、機械能、熱能、射頻能）平板顯示器驅(qū)動電路(LCD，OLED，LED等)機械部件的控制驅(qū)動電路(motor，磁盤，CD，DVD，Speaker等)發(fā)展趨勢:On-chip實現(xiàn)，提高轉(zhuǎn)換效率和功率密度，數(shù)字化（數(shù)字電源）。50DC-DC直流穩(wěn)壓電源的分類及應用場合LDR/LDO:LowdropoutregulatorSWR:SwitchingregulatorLDR/LDOpossesstheadvantagesoflownoiseandfastresponse,butsufferlowef?ciencyoncethereislargedropoutvoltagebetweeninputandoutputvoltage.SWR,whichincludetheinductor-basedandcapacitor-based（電荷泵）converters,havehighconversionef?ciencyoverawidevoltagerangeatthecostofoutputvoltageripple.Besides,theswitchingripplewillbecoupledorfedintothecircuitssoastoin?uencetheaccuracyandqualityofsignals.微弱環(huán)境能量采集自供電技術51應用于物聯(lián)網(wǎng)的微弱環(huán)境能量采集自供電系統(tǒng)的結(jié)構(gòu)522.3我們團隊的最新研究成果AC壓電能量采集自供電系統(tǒng)

微弱環(huán)境壓電能量采集自供電系統(tǒng)利用壓電材料將機械轉(zhuǎn)換為電能：

壓電材料：能量密度大，結(jié)構(gòu)簡單，大小和形狀可任意改變機械能：形式多種多樣：振動/沖擊/旋轉(zhuǎn)，連續(xù)/非連續(xù)微弱環(huán)境能量采集自供電技術53

2.模擬/數(shù)字接口電路聲音、圖像等自然界的物理信號（均為模擬量）處理接口—ADC（Analog-to-digitalconverter）、DAC（Digital-to-analogconverter）典型的信號處理系統(tǒng)框圖

在數(shù)字領域進行信號處理比模擬領域更靈活和高效54

2.模擬/數(shù)字接口電路在數(shù)字領域進行信號處理的優(yōu)點:數(shù)字信號對噪聲不敏感容易實現(xiàn)各種復雜的算法處理，功能強大系統(tǒng)靈活性強（系統(tǒng)可編程、可重構(gòu)）數(shù)字電路可進行自動設計和測試，設計和驗證周期短（FPGA）隨著制造工藝微細化，數(shù)字電路的工作電壓減小、集成度和處理速度均提高（摩爾定律），面積和功耗相應減小。DAC電路的應用（人類只能感知模擬量）：語音信號處理系統(tǒng)：聲音→A/D→DSP→D/A→聲音液晶等圖像顯示驅(qū)動系統(tǒng)：數(shù)字圖像信號→顯示用驅(qū)動模擬信號其它（例如，步進電機的驅(qū)動信號）55

2.模擬/數(shù)字接口電路PCB上芯片之間的高速信號接口電路小振幅差動信號：RSDS/LVDS/PPDS接口等。接口電路主要由高速電壓比較器構(gòu)成。優(yōu)點（由于信號擺幅減?。?

顯著提高信號的傳輸速度顯著減小功率損耗以及EMI噪聲

RSDS:ReducedSwingDifferentialSignaling

LVDS:LowVoltageDifferentialSignaling

PPDS:PointtoPointDifferentialSignaling56

2.模擬/數(shù)字接口電路計算機與外圍設備及多媒體的高速信號接口USB接口(UniversalSerialBus)Ver.1.1:LS:1.5Mbits/s,FS:12Mbits/sVer.2.0:HS:480Mbits/s（2000年）

Ver.3.0:SS(SuperSpeed):5.0

Gbits/s（2008年）IEEE1394(FireWire火線/Apple，i-Link/Sony，多媒體數(shù)據(jù)傳送串行接口，3.2Gbits/s)

模擬/數(shù)字接口電路的發(fā)展趨勢:

與數(shù)字IC混載、低功耗、高頻高速化、高精度57

3.時鐘信號產(chǎn)生電路電容充放電型振蕩器：數(shù)百KHz~數(shù)MHz振蕩頻率，主要用于產(chǎn)生本地時鐘工作信號。

?RingOscillator(環(huán)形振蕩器)

?RC振蕩器

?Windowcomparatoroscillator(窗口比較式振蕩器)LC振蕩器：主要用于RF電路，片上集成平面螺旋電感。

壓控振蕩器(VCO)：主要用于PLL以及RF電路PLL(Phase-LockedLoop)：鎖相環(huán)，可產(chǎn)生~數(shù)GHz頻率（輸出信號頻率高于輸入信號頻率），作為系統(tǒng)時鐘信號(CPU/DSP/FPGA)，本振信號(RF混頻器，調(diào)制/解調(diào)器)。DLL（Delay-LockedLoop）：延遲鎖相環(huán)，輸出與輸入信號同一頻率、但輸出具有不同延時的多個時鐘信號，用于TDC、ADC、高速采樣電路等。發(fā)展趨勢：高精度（低jitter）、高頻化、全數(shù)字化、工藝微細化58

PLL的組成PhaseDetectorCharge-PumpLoopfilterVCODivider(N)基準信號(fr)反饋信號(fp)輸出信號(f0=N×fr)UpDownLPFVcVoltageControlledOscillator（晶振：高精度）負反饋系統(tǒng)，具有穩(wěn)定輸出信號頻率的功能。需要考慮系統(tǒng)的穩(wěn)定性（相位裕度）。59

DLL的組成LPF

DLL中的負反饋使得通過延遲線路的總延遲等于一個輸入信號周期。因為各延遲單元理論上是完全對稱的，所以相當于一個輸入信號周期被等分為N個等相位“包”，這里N表示延遲線路上延遲單元的數(shù)量。60

4.RF（射頻）電路

頻率范圍:300MHz~數(shù)GHz，主要用于:移動通信—手機，平板電腦，移動電視，移動互聯(lián)網(wǎng)等無線數(shù)據(jù)通信—Bluetooth(藍牙)，Wi-Fi，無線LAN，GPS，汽車雷達，高速公路自動收費系統(tǒng)(ITS)，RFID，軍事通信、衛(wèi)星電視/導航等。光通信、光互連（云計算，大數(shù)據(jù)中心）—高速光接收器/發(fā)送器主要電路和器件:LowNoiseAMP(LNA：低噪聲放大器)PowerAMP(PA：功率放大器)Mixer(混頻器)調(diào)制/解調(diào)器，BPF，壓控振蕩器(VCO)，無源元件(平面螺旋電感，電阻，電容等)。

發(fā)展趨勢:SiGe(鍺硅)、GaAs(砷化鎵)三極管工藝→RFCMOS工藝(高速，低成本，低功耗，與基帶電路加工工藝兼容)（RF+基帶）/模擬/CPU/GPU/電源管理/混載單片集成(混合信號SoC芯片)61應用于手機的RF電路/基帶芯片/SoC芯片AGC:AutomaticGainControlAMP對應具體移動通信協(xié)議：例如，GSM、CDMA、WCDMA、LTE，等RF電路：RF信號的收發(fā)基帶芯片=RF電路+基帶電路SoC62

光接收器電路TheopticalreceiverICwithachannelspeedof25Gb/s,comprisesatwo-stagefront-end(TSFE),cascadingatransimpedanceampli?er(TIA)andanequalizer,followedbya?ve-stagelimitingampli?er(LA)andabuffer.在大數(shù)據(jù)和云計算中心，需要大量光纖實現(xiàn)數(shù)據(jù)通信。63

5.放大器和有源濾波電路放大器:

高性能前置放大器（用于各種微弱信號檢測或讀出電路），放大微弱信號到足夠電平供后續(xù)電路處理（例如用于探測器、光接收器、RF電路等）。有源濾波電路:抑制信號頻帶外的成份或噪聲小于100KHzRCfilter：OPAMP+R/C，RC有源濾波器SCfilter：OPAMP+MOS管+C，Switched-Capacitorfilter(SCF)，開關電容濾波器大于100KHzGm-Cfilter：OTA-Capacitorfilter，OTA:OperationalTransconductanceAMPMHz~射頻范圍:

聲表面波濾波器（SAWfilter:SurfaceAcousticWavefilter）

64

探測器/傳感器前端微弱信號讀出電路(Front-endreadoutelectronicsfordetector/sensor）CSA:ChargeSenseAmp

Preamp+Shaper結(jié)構(gòu)實現(xiàn)低噪聲讀出65

探測器前端微弱信號讀出電路(Front-endreadoutchipforbiomedicalimagingsystem）發(fā)展趨勢：全數(shù)字化前端讀出，采用高速ADC采樣和記錄探測器的輸出電壓波形，然后通過曲線擬合技術，求出輸出信號波形的峰值以及其它信息（上升/下降沿的速率）。66

6.光電成像及傳感器電路CMOSImageSensor（CIS）已經(jīng)取代CCD，應用于手機、數(shù)碼相機及數(shù)碼攝像機等。其發(fā)展趨勢是用CMOS工藝實現(xiàn)同時具有圖像處理功能的成像單元電路，3-D成像（人臉識別）。另外，也可用于從可見光到紅外以及X-/γ-射線等高能粒子檢測和成像。加速度、壓力、溫度、生物等傳感器（物聯(lián)網(wǎng)/車聯(lián)網(wǎng)/體域網(wǎng)）具有微型化、集成化、多功能、智能化等特點。加速度傳感器：等效電容變化（可變電容器）壓力傳感器：壓阻效應（壓敏電阻）溫度傳感器：電阻率隨溫度變化效應電容觸摸屏：寄生電容變化微機電系統(tǒng)（MEMS:MicroElectro-MechanicalSystems）微傳感器、微執(zhí)行器以及微電子器件和電路的集成。67

應用于物聯(lián)網(wǎng)的智能傳感器智能傳感器作為物聯(lián)網(wǎng)的核心元器件智能傳感器、無線網(wǎng)路和云計算構(gòu)成物聯(lián)網(wǎng)的三大核心技術。物聯(lián)網(wǎng)的5個關鍵環(huán)節(jié)：數(shù)據(jù)采集、計量、智能理解（邊緣計算）、數(shù)據(jù)傳輸和云端分析。其中前三個環(huán)節(jié)在物聯(lián)網(wǎng)節(jié)點內(nèi)完成，尤其是數(shù)據(jù)的智能理解和處理放在本地可以實現(xiàn)實時處理，從被動響應變成主動響應。而把全部數(shù)據(jù)傳輸?shù)皆贫巳シ治觯认牧司W(wǎng)絡帶寬又會產(chǎn)生延時，同時傳送很多數(shù)據(jù)也導致大量功耗。68用于手機的電容觸摸屏觸控芯片菱形（Diamond）觸控傳感器

無觸摸位置的電場結(jié)構(gòu)有觸摸位置的電場結(jié)構(gòu)電容觸摸屏的結(jié)構(gòu)及應用系統(tǒng)69用于手機的電容觸摸屏觸控芯片Circuitandlayoutdesignofone-chiptouchsensorcontrollerIC智能觸控芯片（內(nèi)含MCU，flashmemory）Flashmemory70

7.半導體存儲器電路只讀存儲器（Read-Only-Memory，ROM）：EEPROM，F(xiàn)lashmemory(floatinggateCMOS)。主要用于各種移動存儲器，例如:PCcard,Smartmedia,multimediacard,MemoryStick(Sony)等。隨機存儲器（Random-Access-Memory，RAM）SRAM（靜態(tài)隨機存儲器，不需刷新）DRAM（動態(tài)隨機存儲器，需刷新）發(fā)展趨勢:大容量、高密度（CMOS工藝微細化，3-D集成，采用多值化技術）低功耗（低電壓驅(qū)動）高速化新型隨機存儲器：阻變存儲器（RRAM），相變存儲器（PCM），鐵電存儲器（FRAM），磁存儲器（MRAM）等。71

7.半導體存儲器電路72Theapplicationsofanalogandmixed-signalVLSIinsystem模擬電路：信號鏈和電源鏈73

CMOS模擬與數(shù)字集成電路的比較

芯片特性

模擬集成電路

數(shù)字集成電路可重復性（再現(xiàn)性）差（特性隨溫度、工藝及電源電壓等變化）好（容差特性好,High：>0.7VDD,Low：<0.3VDD）電路規(guī)模（CMOS元器件數(shù)，或占用芯片面積）小大（對于實現(xiàn)同一功能，數(shù)字電路比模擬電路用更多的CMOS器件）工作頻率范圍DC~數(shù)百MHz~數(shù)GHz配線的寄生效應限制了高頻應用（高頻時應考慮配線的分布參數(shù)的影響）輸出或消耗功率小~大（例如電機的高速驅(qū)動）?。ㄖ挥袆討B(tài)充放電電流，靜態(tài)時幾乎不消耗電流）產(chǎn)品開發(fā)周期長（可重用標準模塊電路少，絕大部分為人工設計）短（標準單元庫，IP核，參數(shù)調(diào)整容易，功能追加或修改簡單）抗干擾能力弱（電壓或電流幅度信息，受寄生效應、襯底噪聲、串擾信號等的影響）強（可通過波形整形電路恢復原波形）741.3

模擬集成電路的設計流程第1章緒論75

芯片設計、加工、測試、封裝流程CP:ChipProbing，中測ICDesignFullmask(工程批)Shuttle(MPW)電路設計版圖設計數(shù)字電路ICPackageICfinaltest最終用戶WaferproductionICwafertest(CP)Interface模擬電路ICproduction,testandpackageSystemdesignRTLdesignLogicsynthesisLayoutdesignMaskproduction76

CMOS器件制造中需要的掩膜版（MASK）MASK是用石英玻璃（純SiO2）制成的均勻平坦的薄片，表面上淀積一層很薄的金屬鉻（Cr）使表面光潔度更高（又稱鉻板）。MASK的圖形大小是硅片上實際圖形大小的5倍，在生產(chǎn)過程中，光刻機可以通過一個5:1的縮小鏡頭將MASK上的圖形投射到硅片上。芯片制造中所需MASK張數(shù)與版圖設計中的層數(shù)基本對應，CMOS工藝通常需要20~30張MASK，每張MASK的制造費用約2000~3000美元（工藝越微細，MASK的層數(shù)越多、價格越高）。芯片研發(fā)期間，為了節(jié)省流片費用（MASK占主要部分），通常采用MPW方式。只有當芯片產(chǎn)品定型后，采用工程批流片。芯片設計、加工、測試、封裝流程77

CMOS器件制造中的光刻原理芯片設計、加工、測試、封裝流程

光刻技術是利用光學-化學反應原理和化學、物理刻蝕方法，將集成電路的版圖設計圖案投影到晶圓（Wafer）上。首先在晶圓上涂上一層耐腐蝕的光刻膠，隨后讓強光通過一塊刻有版圖圖案的鏤空掩模（Mask）照射在晶圓上。被照射到的部分光刻膠會發(fā)生變質(zhì)。然后用腐蝕性液體清洗硅片，變質(zhì)的光刻膠被除去，露出下面的晶圓，而未被照射的光刻膠下面部分不會受到影響。隨后，進行粒子沉積、掩膜、刻線等操作（利用不同的Mask），直到最后完成晶圓的加工。78模擬集成電路的設計流程CMOS工藝確定(芯片代加工廠)標準模塊數(shù)據(jù)庫設計技術指標確定電路圖設計(Composer/Cadence)

電路特性驗證

(Hspice/Spectre)(input.sp,netlist,model)滿足設計技術指標？電路修正NOYESSpicenetlistCMOS元器件模型model79版圖設計(Virtuoso/Cadence)版圖驗證(DRC/LVS)(Dracula/Calibre)OK?版圖修正布線的寄生負荷(R,C)抽出(LPE:Star-RC)NOYESDesignRule80電路特性后仿真(考慮布線的寄生效應)(Hspice/Hsim/Nanosim/UltraSim)特性滿足設計技術指標？Tape-out(GDSII)芯片加工，封裝測試評價(芯片代加工廠)YESNO電路修正811.4SPICE仿真簡介第1章緒論82RSDS接口電路（電壓比較器）模擬集成電路設計實例83Hspice仿真需要的文件Netlist:描述電路的拓撲結(jié)構(gòu)和元器件尺寸參數(shù)Model:由制造工藝所決定的元器件特性模型，其精度決定了仿真特性與芯片實際特性的差別輸入文件(×××.sp):仿真條件：電源電壓，輸入激勵，溫度，仿真工具Option選擇，model選擇等仿真內(nèi)容：DC，AC，Transient，噪聲等輸出和測量內(nèi)容：電壓，電流，動態(tài)特性等84Netlist(exportfileofcomposer)*.SUBCKTCOMVINPVINNVDBIASVDD1VDRSVSSVOUTMP1V3V3VDRSVDRSPCHL=200E-9W=1E-6M=6.0MP2V2V2VDRSVDRSPCHL=500E-9W=2E-6M=8.0MP3V4V2VDRSVDRSPCHL=500E-9W=4E-9M=7.0MP5V6V5VDRSVDRSPCHL=650E-9W=5E-7M=5.0MP6V7V6VDRSVDRSPCHL=750E-9W=5E-5M=4.0MP8V9NET38VDD1VDD1PCHL=650E-9W=3E-5M=1.0MP9NET38V9VDD1VDD1PCHL=750E-9W=3E-4M=1.0MPANET0248V9VDD1VDD1PCHL=350E-9W=5E-6M=6.0MN2V2VINPV1VSSNCHL=400E-9W=5E-6M=4.0MN00VSSVDBIASVSSVSSNCHL=800E-9W=16E-6M=8.0MN3V4V4VSSVSSNCHL=1E-6W=1.5E-6M=1.0MN5V6V5VSSVSSNCHL=350E-9W=1.5E-4M=1.0MN6V7V6VSSVSSNCHL=350E-9W=1.5E-5M=2.0MN7V8V7VSSVSSNCHL=350E-9W=1.5E-3M=1.0MN8V9V8VSSVSSNCHL=350E-9W=3E-7M=2.0MNANET0248V9VSSVSSNCHL=350E-9W=3E-8M=1.0MN1V3VINNV1VSSNCHL=400E-9W=5E-3M=4.0MN0V1VDBIASVSSVSSNCHL=800E-9W=16E-6M=4.0*.ENDSCOM85

ModelforHspiceSimulationBSIM1~4（2020年推出的最新版本BSIM4.8.2，該模型中大約包含350個參數(shù)）

BSIM(BerkeleyShort-channelIGFETModel

)

IGFET:

Insulated-GateFieldEffectTransistorBSIM模型中的參數(shù)數(shù)目不斷增多NumberofparametersYear86

ModelforHspiceSimulationCornermodels:TT,SS,FF,SF,FS（工藝誤差）Binmodels:

不同的W/L尺寸范圍→不同的模型參數(shù)

→最大限度地提高仿真模型的精度

例：lib'/eport/home/analog/model/mm0355v_mv.l'TTlib'/eport/home/analog/model/mm0355v_mv.l'SSlib'/eport/home/analog/model/mm0355v_mv.l'FF87

CMOS模擬集成電路中使用的元器件NMOS/PMOS（不同電壓等級，例：1.8V/5V/±16V）Bipolar(P+/NW/PSUB,N+/PW/NSUB,verticalbipolartransistor)Diode(P+/NW,N+/PW&NW/PSUB)Capacitor(twolayersofpolysilicon,CMOSgatecapacitor,MIMcapacitor)Resistor(Polysilicon,welltransistor,diffusedorion-implantedregions)88Hspice仿真時的輸入文件(comp.sp)*COMPARATORInput/OutputSIM*------------------------------------------.protect.lib'/eport/home/analog/model/mm0355v_mv.l'TT*.lib'/export/home/analog/model/mm0355v_mv.l'SS*.lib'/export/home/analog/model/mm0355v_mv.l'FF.lib'/export/home/analog/model/mm0355v_mv.l'BIP.unprotect*-------------------------------------------------*Netlist.include'/export/home/analog/simulation/COM/hspiceS/schematic/netlist/'*---------------------------------------------------*.paramvdd1_val=4.2V*best.paramvdd1_val=3.0V*typical*.paramvdd1_val=2.1V*worst.paramvdd2='vdd1_val/2.0'*-------------------------------------------------.paramvcmx=1.1.paramvdifh=200m.paramvdifl=200m*-----------------------------------------------.temp=27*typical*.temp=125*worst*.temp=-40*best*-------------------------------------------------.GLOBALgndvdd1vddvss*--------------------------------------------*PANAOPTIONS.OPTIONSprobe.OPTIONSingold=2post=1limpts=30000method=gear.OPTIONSlvltim=2imax=20gmindc=1.0e-11tnom=25*-------------------------------------------89vvdd1VDD10vdd1_valvvdrsVDRS02。1vvssVSS00**----------------------------------------------------------------------------*tr=tf=2nsVVINPVINP0PULSE('vcmx-0.5*vdifl''vcmx+0.5*vdifh'30n2n2n8n20n)*f=50MHzVVINNVINN0PULSE('vcmx+0.5*vdifh''vcmx-0.5*vdifl'30n2n2n8n20n)*----------------------------------------------------------------------------vvdbiasVDBIAS01.2v*-------------------------------------------------------------------.op.tran0.1n120n*-------------------------------------------------------------------*CLK.probetranv(VINP)v(VINN)v(VDRS).probetranv(V1)v(V2)v(V3)v(V4)v(VOUT).probetranil(mmn0).probetranv(VDBIAS)*-------------------------------------------------------------------------------------.measuretrantdrtrigv(VINP)val='(vcmx-vdifl)+(vdifh+vdifl)*0.5'rise=3+targv(VOUT)val=vdd2td=20nsrise=3.measuretrantdftrigv(VINP)val='(vcmx-vdifl)+(vdifh+vdifl)*0.5'fall=3+targv(VOUT)val=vdd2td=20nsfall=3*---------------------------------------------------------------------------------------.alter.lib'/export/home/analog/model/mm0355v_mv.l'SF.alter.lib'/export/home/analog/model/mm0355v_mv.l'FS*-----------------------------------------------------.end90

Hspice仿真內(nèi)容DC解析：電源電壓，負載電流及溫度等變化時的電路特性。AC解析：AMP的增益和相位的頻率特性，

直流增益和相位裕度

(phasemargin)Transient(動態(tài))解析：

?上升/下降沿時間

(10~90%)

?上升速率

(slewrate,v/μs)

?安定時間

(settlingtime)

?

時延

(delaytimes)

?頻率與占空比(duty)91

Hspice仿真內(nèi)容特性的誤差范圍解析：工藝、電源電壓以及溫度的變化（PVT：Process,VoltageandTemperature）電源電壓（V）model溫度（℃）Best3.3FF-40Typical3.0TT27Worst2.7SS125以上是從數(shù)字電路的動作速度看，Best：最快；Typical：典型值；Worst：最慢。對于模擬電路，還可以采用其它組合進行仿真驗證。92

Hspice的仿真結(jié)果

電壓比較器的輸入-輸出波形

（VDRS=2.1V，VDD1=3.0V）t(ns)93第2章CMOS元器件及其模型942.1CMOS(NMOS/PMOS)2.2雙極型晶體管（與CMOS工藝兼容）2.3二極管2.4電阻（無源電阻）2.5電容2.6低壓/中壓/高壓混合電壓工藝第2章CMOS元器件及其模型952.1CMOS(NMOS/PMOS)

CMOS：ComplementaryMetal-OxideSemiconductor

互補金屬-氧化物半導體96

2.1.1CMOS的基本結(jié)構(gòu)（NMOS）NMOS模擬電路（四端器件）數(shù)字電路（三端器件，襯底默認接地）97

CMOS的基本結(jié)構(gòu)（PMOS）PMOS模擬電路（四端器件）數(shù)字電路（三端器件，襯底默認接VDD）98

CMOS的特點Gate-Source間無直流電流通路，功耗低，輸入電阻高，這是CMOS與Bipolar的主要區(qū)別（CMOS是壓控器件，且只有一種載流子參與導電，Bipolar是電流控制器件，且同時有兩種載流子參與導電）；NMOS的襯底接電路中最低電位，通常PMOS的襯底接電路中最高電位，以保證所有源區(qū)/漏區(qū)與襯底間的pn結(jié)被反偏，防止產(chǎn)生流入襯底（Bulk/Substrate）的漏電流；CMOS的所有導電機能均發(fā)生在柵氧化層的下面（襯底表面）區(qū)域；Drain與Source在物理構(gòu)造上無區(qū)別，完全對稱。但為了電路設計上的方便，通常把提供載流子的一端稱為源極(Source)，而把收集載流子的一端稱為漏極(Drain)。NMOS中連接低電壓的端子為源極（載流子為電子），PMOS中連接高電壓的端子為源極（載流子為空穴）。99

2.1.1CMOS的基本結(jié)構(gòu)（續(xù)）NMOS與PMOS制作在同一p型襯底上（n阱工藝）：所有的NMOS具有同一p型襯底，接電路中最低電位（通常接地）。PMOS處于各自獨立的n-well中，n-well（即PMOS的襯底）可接任何正電位。在大多數(shù)電路中(例如數(shù)字電路)，n-well與最正的電源（VDD）相連接。Salicide（硅化物）用于減小D、G、S、B區(qū)的接觸電阻。在襯底(B)端，Salicide與n+

或p+形成歐姆接觸，以消除肖特基二極管效應（金屬與輕摻雜的n或p型半導體直接接觸時產(chǎn)生）。

100

肖特基二極管的形成原理金屬與輕摻雜的n或p型半導體直接接觸時產(chǎn)生肖特基二極管效應101

CMOS的詳細構(gòu)造FOX(field-oxide，場氧)，SiO2，用于電氣上隔離CMOS器件（器件的四周均被FOX包圍）。Contact（接觸孔）DrainSourceGate

盡可能用多個Contact，以減小接觸電阻，使電流均勻分布。另外對防止Latch-up也有好處。為了提高可靠性，多晶硅柵的Contact不放置在柵區(qū)域上面。102

溝道阻斷注入閾值電壓很大（場氧層較厚）的寄生NMOS進一步提高寄生NMOS的閾值電壓（注入P+），防止導通103

CMOS的詳細構(gòu)造（續(xù)）

CMOS工藝發(fā)展方向（摩爾定律）：按比例逐漸減小Lmin（特征尺寸）與tox(tox≈Lmin/50)，其帶來的好處是（主要針對數(shù)字電路）：減小了芯片面積（W也可按比例同時減小）隨著tox減小，導通閾值電壓Vth

將減小，可提高電路動作速度由于耐壓降低，電源電壓降低，導致充放電動態(tài)功耗減小在模擬電路中，當工藝確定后，可調(diào)整W/L獲得所要求特性。CMOS工藝的特征尺寸與供電電壓的關系104CMOS的版圖設計PMOSNMOS105

CMOS的版圖設計CMOS管的尺寸W和L由電路設計決定，源區(qū)和漏區(qū)的長度E由版圖設計規(guī)則確定。為了提高其工作可靠性和制造良品率，多晶硅柵的接觸孔不設置在柵極區(qū)域（導電溝道）的上面。106CMOS的詳細構(gòu)造NMOSPMOS107

CMOS的制造過程從輕摻雜的p型襯底（或p型外延層）材料出發(fā)P-substrate

CMOS工藝通常采用p型襯底的原因是：在系統(tǒng)應用中，p型襯底可以接地（0）電位。如采用n型襯底，則需接正電位（VDD）。用于制作襯底的單晶硅片的純度在9N（99.9999999%）-11N(99.999999999%)左右108CMOS的制造過程n阱和p阱的形成，在n阱中制作PMOS，在p阱中制作NMOSn型注入和