第5章-處理器總線時(shí)序和系統(tǒng)總線

微機(jī)原理與接口技術(shù)（第3版）周明德張曉霞蘭方鵬著式8086的引腳信號5.1內(nèi)容導(dǎo)航CONTENTS5.28086處理器時(shí)序5.3系統(tǒng)總線1.4微型計(jì)算機(jī)的結(jié)構(gòu)1．8086的兩種組態(tài)

8086可以有最小和最大兩種不同的組態(tài)。常用的是最大組態(tài)。要求有較強(qiáng)的驅(qū)動(dòng)能力。此時(shí)8086要通過一組總線控制器8288來形成各種總線周期，控制信號由8288供給，如圖5-1所示。5.18086的引腳信號圖5-18086的最大組態(tài)性能0（低）00中斷響應(yīng)001讀I/O端口010寫I/O端口011暫停（Halt）1（高）00取指101讀存儲(chǔ)器110寫存儲(chǔ)器111無源表5-1 最大組態(tài)下的總線周期圖5-28086的引線2．8086的引線ADl5～AD0（輸入/輸出，三態(tài)）A19/S6、A18/S5、A17/S4、A16/S3（輸出，三態(tài)）BHE/S7（輸出)ALE（輸出）DEN（輸出）DT/R（輸出）RD（輸出，三態(tài)）WR（輸出）M/IO（輸出）READY（輸入）

GND接地線。NMI（輸入）INTR（輸入）INTA（輸出）HOLD（輸入）HLDA（輸出）CLK（輸入）RESET（輸入）TEST（輸入）MN/MX（輸入）GND和Vcc電源引腳S4S3含

義0（低）0當(dāng)前正在使用ES01當(dāng)前正在使用SS10當(dāng)前正在使用CS，或者未用任何段寄存器11當(dāng)前正在使用DS表5-3 S4、S3的功能5.28086處理器時(shí)序1．時(shí)序的基本概念執(zhí)行一條指令所需要的時(shí)間稱為指令周期（InstructionCycle）。每個(gè)總線周期通常包含4個(gè)T狀態(tài)（Tstate），即圖5-3中的T1、T2、T3、T4，每個(gè)T狀態(tài)是8086中處理動(dòng)作的最小單位，它就是時(shí)鐘周期（ClockCycle）。雖然各條指令的指令周期有很大差別，但它們?nèi)匀皇怯梢韵乱恍┗镜目偩€周期組成的。（1）存儲(chǔ)器讀或?qū)懀?）輸入輸出端口的讀或?qū)懀?）中斷響應(yīng)圖5-3一個(gè)基本的指令周期時(shí)序圖圖5-4存儲(chǔ)器讀周期時(shí)序圖5-5具有Tw狀態(tài)的存儲(chǔ)器讀周期2．8086的典型時(shí)序下面所介紹的時(shí)序是以8086工作在最大組態(tài)為基礎(chǔ)的。在最大組態(tài)下，8086的基本總線周期由4個(gè)T狀態(tài)組成。在T1狀態(tài)時(shí)，8086發(fā)出20位地址信號，同時(shí)送出狀態(tài)信號

S0、S1、S2給8288總線控制器。8288對

S0～S2進(jìn)行譯碼，產(chǎn)生相應(yīng)的命令的控制信號輸出。首先，8288在T1期間送出地址鎖存允許信號ALE，將CPU輸出的地址信息鎖存至地址鎖存器中，再輸出到系統(tǒng)地址總線上。T2狀態(tài)，8086開始執(zhí)行數(shù)據(jù)傳送操作。此時(shí)，8086內(nèi)部的多路開關(guān)進(jìn)行切換，將地址/數(shù)據(jù)線AD0～AD15上的地址撤消，切換為數(shù)據(jù)總線，為讀寫數(shù)據(jù)作準(zhǔn)備。8288發(fā)出數(shù)據(jù)總線允許信號和數(shù)據(jù)發(fā)送/接收控制信號DT/允許數(shù)據(jù)收發(fā)器工作，使數(shù)據(jù)總線與8086的數(shù)據(jù)線接通，并控制數(shù)據(jù)傳送的方向。同樣，把地址/狀態(tài)線A16/S3～A19/S6切換成與總線周期有關(guān)的狀態(tài)信息，指示若干與周期有關(guān)的情況。在T3周期開始的時(shí)鐘下降沿上，8086采樣READY線。如果READY信號有效（高電平），則在T3狀態(tài)結(jié)束后進(jìn)入T4狀態(tài)，在T4狀態(tài)開始的時(shí)鐘下降沿，把數(shù)據(jù)總線上的數(shù)據(jù)讀入CPU或?qū)懙降刂愤x中的單元。在T4狀態(tài)中結(jié)束總線周期。如果訪問的是慢速存儲(chǔ)器或是外設(shè)接口，則應(yīng)該在T1狀態(tài)輸出的地址，經(jīng)過譯碼選中某個(gè)單元或設(shè)備后，立即驅(qū)動(dòng)READY信號到低電平。8086在T3狀態(tài)采樣到READY信號無效，就會(huì)插入等待周期Tw，在Tw狀態(tài)CPU繼續(xù)采樣READY信號；直至其變?yōu)橛行Ш笤龠M(jìn)入T4狀態(tài)，完成數(shù)據(jù)傳送，結(jié)束總線周期。T4狀態(tài)，8086完成數(shù)據(jù)傳送，狀態(tài)信號

～

變?yōu)闊o操作的過渡狀態(tài)。在此期間，8086結(jié)束總線周期，恢復(fù)各信號線的初態(tài)，準(zhǔn)備執(zhí)行下一個(gè)總線周期。圖5-6最大組態(tài)時(shí)存儲(chǔ)器讀周期時(shí)序（1）存儲(chǔ)器讀周期和存儲(chǔ)器寫周期圖5-7最大組態(tài)時(shí)存儲(chǔ)器寫周期時(shí)序圖5-8最大組態(tài)時(shí)的I/O讀寫時(shí)序（2）I/O讀和I/O寫周期

（3）空閑周期

若CPU不執(zhí)行總線周期（不進(jìn)行存儲(chǔ)器或I/O操作），則總線接口執(zhí)行空閑周期（一系列的T1狀態(tài)）。在這些空閑周期，CPU在高位地址線上仍然驅(qū)動(dòng)上一個(gè)機(jī)器周期的狀態(tài)信息。若上一個(gè)總線周期是寫周期，則在空轉(zhuǎn)狀態(tài)，CPU在ADl5～AD0上仍輸出上一個(gè)總線周期要寫的數(shù)據(jù)，直至下一個(gè)總線周期的開始。在這些空轉(zhuǎn)周期，CPU進(jìn)行內(nèi)部操作。

（4）中斷響應(yīng)周期當(dāng)外部中斷源，通過INTR或NMI引線向CPU發(fā)出中斷請求信號時(shí)，INTR線上的信號只有在標(biāo)志位IF

=

1（即CPU處在開中斷）的條件下，CPU才會(huì)響應(yīng)。CPU在當(dāng)前指令執(zhí)行完以后，響應(yīng)中斷。在響應(yīng)中斷時(shí)，CPU執(zhí)行兩個(gè)連續(xù)的中斷響應(yīng)周期，如圖5-9所示。在每一個(gè)中斷響應(yīng)周期，CPU都輸出中斷響應(yīng)信號

。在第一個(gè)中斷響應(yīng)周期，CPU使ADl5～AD0浮空。在第二個(gè)中斷響應(yīng)周期，被響應(yīng)的外設(shè)（或接口芯片），應(yīng)向數(shù)據(jù)總線輸送一個(gè)字節(jié)的中斷向量號，CPU把它讀入后，就可以在中斷向量表上找到該設(shè)備的服務(wù)程序的入口地址，轉(zhuǎn)入中斷服務(wù)。圖5-9中斷響應(yīng)時(shí)序（5）系統(tǒng)復(fù)位8086的RESET引線，可用來啟動(dòng)或再啟動(dòng)系統(tǒng)。在復(fù)位的時(shí)候，代碼段寄存器和指令指針分別初始化為0FFFFH和0。CPU中的部分內(nèi)容標(biāo)志位清除指令指針（IP）0000HCS寄存器FFFFHDS寄存器0000HSS寄存器0000HES寄存器0000H指令隊(duì)列空表5-4 復(fù)位后寄存器的初始狀態(tài)圖5-10復(fù)位時(shí)序（6）CPU進(jìn)入和退出保持狀態(tài)的時(shí)序當(dāng)系統(tǒng)中有別的總線主設(shè)備請求總線時(shí)。向CPU輸送請求信號HOLD，HOLD信號可以與時(shí)鐘異步，則在下一個(gè)時(shí)鐘的上升沿同步HOLD信號。CPU接收同步的HOLD信號后，在當(dāng)前總線周期的T4，或下一個(gè)總線周期的T1的后沿輸出保持響應(yīng)信號HLDA，緊接著從下一個(gè)時(shí)鐘開始CPU就讓出總線。當(dāng)外設(shè)的DMA傳送結(jié)束，它將使HOLD信號變低，HOLD信號是與CLK異步的，則在下一個(gè)時(shí)鐘的上升沿同步，在緊接著的下降沿使HLDA信號變?yōu)闊o效，其時(shí)序如圖5-11所示。圖5-11保持狀態(tài)時(shí)序在小系統(tǒng)單板計(jì)算機(jī)各芯片之間，組成微型機(jī)的插件板之間，或微型機(jī)系統(tǒng)之間，都有各自的總線，把各部件組織起來，組成一個(gè)能彼此傳遞信息和對信息進(jìn)行加工處理的整體。因此總線是各部件聯(lián)系的紐帶，在接口技術(shù)中扮演著重要的角色。1．總線的分類根據(jù)總線所處的位置不同，總線可分為片內(nèi)總線、片總線、內(nèi)總線和外總線。（1）片內(nèi)總線（2）片總線（又稱元件級總線或局部總線）（3）內(nèi)總線（又稱為微型計(jì)算機(jī)總線或板級總線，一般稱為系統(tǒng)總線）（4）外總線（又稱通信總線）5.3系統(tǒng)總線5.3.1概述圖5-12微型計(jì)算機(jī)各級總線示意圖所謂總線必須在以下幾方面作出規(guī)定。（1）物理特性（2）功能特性（3）電氣特性（4）時(shí)間特性

本節(jié)主要介紹各種總線的前兩種特性。總線大體可以分成以下幾種主要類型。（1）地址總線（2）數(shù)據(jù)總線（3）控制總線（4）電源和地線（5）備用線2．總線的操作過程（1）申請階段（2）尋址階段（3）傳輸階段（4）結(jié)束階段3．總線的數(shù)據(jù)傳輸方式（1）同步圖5-13存儲(chǔ)器讀周期時(shí)序圖5-14異步傳輸?shù)淖x寫時(shí)序（2）異步式傳輸

（3）半同步式傳輸從總體上看，它是一個(gè)同步系統(tǒng)，它仍用系統(tǒng)時(shí)鐘來定時(shí)，利用某一時(shí)鐘脈沖的前沿或后沿判斷某一信號的狀態(tài)，或控制某一信號的產(chǎn)生或消失，使傳輸操作與時(shí)鐘同步。

半同步傳輸方式，對能按預(yù)定時(shí)刻，一步步完成地址、命令和數(shù)據(jù)傳輸?shù)膹哪K，完全按同步方式傳輸；而對不能按預(yù)定時(shí)刻傳輸?shù)刂?、命令、速度的慢速設(shè)備，則利用READY信號，強(qiáng)制主模塊延遲等待若干時(shí)鐘周期，協(xié)調(diào)主模塊與從模塊之間的數(shù)據(jù)傳輸。5.3.2PC總線IBM-PC及XT使用的總線就稱為PC總線。當(dāng)時(shí)使用的CPU是Intel公司的準(zhǔn)16位CPU8088，但PC總線不是CPU引腳的延伸，而是由8282鎖存器、8286發(fā)送接收器、8288總線控制器、8259中斷控制器、8237DMA控制器以及其他邏輯的重新驅(qū)動(dòng)和組合控制而成，所以又稱為I/O通道。它共有62條引線，全部引到系統(tǒng)板8個(gè)雙列擴(kuò)充槽插座上，每個(gè)插座相對應(yīng)的引腳連在一起，再連到總線的相應(yīng)信號線上。5.3.3ISA總線ISA（IndustryStandardArchitecture）—工業(yè)標(biāo)準(zhǔn)體系結(jié)構(gòu)總線，又稱AT總線。是IBMAT機(jī)推出時(shí)使用的總線，逐步演變?yōu)橐粋€(gè)事實(shí)上的工業(yè)標(biāo)準(zhǔn)，得到廣泛的使用。5.3.4PCI總線PCI（PeripheralComponentInterconnect）總線稱為外部設(shè)備互連總線，它能與其他總線互連，如圖5-15所示。圖5-15PCI總線連接圖1．PCI總線的特點(diǎn)（1）高性能（2）低成本（3）使用方便（4）壽命長（5）可靠性高（6）靈活（7）數(shù)據(jù)完整（8）軟件兼容2．PCI總線信號定義圖5-16PCI總線信號2．PCI總線信號定義圖5-16PCI總線信號5.3.5USB總線USB是由Intel、Microsoft、IBM、DEC、Compaq、NorthenTelecom等共同提出的。（1）因?yàn)槭褂昧丝偩€的設(shè)計(jì)，所以可以在一個(gè)USB接口上接多個(gè)設(shè)備。（2）USB接口可以為設(shè)備提供+5V的電源供應(yīng)，所以只要所接外設(shè)不是高耗電的設(shè)備，如電機(jī)等（+12V），那么就