EDA技術(shù)項(xiàng)目教程-基于VHDL與FPGA EDA考試期中

1．填空（15分）（1）分子和分母都是4位的二進(jìn)制除法器，當(dāng)分子為零時(shí)商等于（）；分母為零時(shí)商等于（）；分子和分母都為零時(shí)商等于（）。（2）CPLD是指（）、FPGA是指（）、SOPC是指（）。（3）目前應(yīng)用較多并成為IEEE標(biāo)準(zhǔn)硬件描述語(yǔ)言主要有（）和（）兩種。（4）在編輯文件前，應(yīng)先選擇下載的目標(biāo)芯片，否則系統(tǒng)將以（）的目標(biāo)芯片為基礎(chǔ)完成設(shè)計(jì)文件的編譯。（5）QuartusII的設(shè)計(jì)文件編輯完成后，一定要通過(guò)（），檢查設(shè)計(jì)文件是否正確，并生成相應(yīng)文件。（6）EDA技術(shù)的設(shè)計(jì)流程可以分為設(shè)計(jì)準(zhǔn)備、（）、設(shè)計(jì)處理、（）和器件編程等五個(gè)步驟。（7）指定設(shè)計(jì)電路輸入/輸出端口與目標(biāo)芯片管腳連接關(guān)系的過(guò)程稱為（）。（8）EDA的設(shè)計(jì)輸入方法主要包括（）、（）和波形輸入法。（9）功能仿真是在設(shè)計(jì)輸入完成之后，選擇具體器件進(jìn)行編譯之前進(jìn)行的邏輯功能驗(yàn)證，因此又稱為（）。（10）時(shí)序仿真是在選擇了具體器件并完成布局布線之后進(jìn)行的時(shí)序關(guān)系仿真，因此又稱為（）。（11）大規(guī)?？删幊踢壿嬈骷饕校ǎ┖虲PLD兩類。（12）基于EPROM、E2PROM和FlashROM的可編程邏輯器件，系統(tǒng)斷電編程信息（）、采用SRAM結(jié)構(gòu)的可編程器邏輯件，系統(tǒng)斷電編程信息（）。（13）編程工藝是指將系統(tǒng)設(shè)計(jì)的功能信息存儲(chǔ)到（）的過(guò)程。（14）FPGA器件常用的編程工藝主要有（）和（）兩種。（15）測(cè)試結(jié)果完全正確的電路，可以生成符號(hào)元件，其擴(kuò)展名為（）。2．單項(xiàng)選擇（15分）（1）QuarutusII是一種（）。A．高級(jí)語(yǔ)言B．硬件描述語(yǔ)言C．EDA工具軟件D．文本綜合軟件（2）使用QuarutusII工具軟件實(shí)現(xiàn)原理圖設(shè)計(jì)輸入時(shí)，應(yīng)采用（）方式。A．圖形編輯B．文本編輯C．符號(hào)編輯D．波形編輯（3）使用QuarutusII的圖形編輯方式輸入的電路原理圖文件必須通過(guò)（）才能進(jìn)行仿真驗(yàn)證。A．編輯B．編譯C．綜合D．編程（4）QuarutusII的設(shè)計(jì)文件不能直接保存在（）下。A．硬盤(pán)B．根目錄C．文件夾D．項(xiàng)目目錄（5）QuartusII的波型文件類型是（）。A．.vwfB．.bdfC．.vhdD．.v（6）QuartusII的圖形設(shè)計(jì)文件類型是（）。A．.vwfB．.bdfC．.vhdD．.v（7）目前應(yīng)用較多并成為IEEE標(biāo)準(zhǔn)硬件描述語(yǔ)言主要有（）和VHDL兩種。A．AHDLB．VerilogC．EHDLD．Verilog_HDL（8）將設(shè)計(jì)的系統(tǒng)按照EDA開(kāi)發(fā)軟件要求的某種形式表示出來(lái)，并送入計(jì)算機(jī)的過(guò)程稱為（）。A．設(shè)計(jì)輸入B．設(shè)計(jì)輸出C．仿真D．綜合（9）包括設(shè)計(jì)編譯和檢查、邏輯優(yōu)化和綜合、適配和分割、布局和布線、生成編程數(shù)據(jù)文件等操作的過(guò)程稱為（）。A．設(shè)計(jì)輸入B．設(shè)計(jì)處理C．功能仿真D．時(shí)序仿真（10）在設(shè)計(jì)輸入完成之后，應(yīng)立即對(duì)設(shè)計(jì)文件進(jìn)行（）.A．編輯B．編譯C．功能仿真D．時(shí)序仿真（11）可編程邏輯器件PLD屬于（）電路。A．非用戶定制B．全用戶定制C．自動(dòng)生成D．半用戶定制（12）不屬于PLD基本結(jié)構(gòu)部分的是（）。A．與門(mén)陣列B．或門(mén)陣列C．輸入緩沖器D．與非門(mén)陣列（13）在下列器件中，不屬于PLD的器件是（）。A．GALB．PALC．SRAMD．PLA（14）GAL是指（）。A．可編程邏輯陣列B．可編程陣列邏輯C．通用陣列邏輯D．專用陣列邏輯（15）在下列可編程器件中，屬于易失性器件的是（）。A．CPLDB．EPLDC．FPGAD．PAL3．判斷題（6分）（）1、文本輸入法是采用圖形模塊進(jìn)行電路設(shè)計(jì)的輸入方式。（）2、功能仿真是在設(shè)計(jì)輸入完成之后，選擇具體器件進(jìn)行編譯之前進(jìn)行的邏輯功能驗(yàn)證，因此又成為前仿真。（）3、QuartusⅡ的項(xiàng)目文件不能直接保存在根目錄上，因此設(shè)計(jì)者在進(jìn)行設(shè)計(jì)之前，應(yīng)當(dāng)在計(jì)算機(jī)中建立保存項(xiàng)目文件的文件夾。（）4、圖形文件設(shè)計(jì)結(jié)束后一定要通過(guò)仿真，檢查設(shè)計(jì)文件是否正確。（）5、在編譯設(shè)計(jì)文件前，應(yīng)先選擇下載的目標(biāo)芯片，否則系統(tǒng)將以默認(rèn)的目標(biāo)芯片為基礎(chǔ)完成設(shè)計(jì)文件的編譯。（）6、指定設(shè)計(jì)電路的輸入/輸出端口與目標(biāo)芯片引腳的連接關(guān)系的過(guò)程稱為編譯。（）7、QuartusⅡ的波形文件類型是.bdf。4．簡(jiǎn)答題（每題24分）（1）在應(yīng)用開(kāi)發(fā)中，選用PLD一般應(yīng)考慮哪些問(wèn)題？（2）什么是總線？如何給總線命名？如何命名節(jié)點(diǎn)線？如何更改連線類型？（3）定義項(xiàng)目所在的文件夾名和定義項(xiàng)目名有什么要求？項(xiàng)目名、文件名和頂層設(shè)計(jì)實(shí)體名有什么關(guān)系？（4）四位加法器各個(gè)模塊之間按照什么規(guī)律連線？（5）什么是同比較器？什么是大小比較器？74LS85是什么比較器？（6）什么是符號(hào)元件？有什么用途？如何生成符號(hào)元件？5．分析如圖1-35所示的邏輯電路的功能，并列出真值表。（上機(jī)10分）圖1-35邏輯電路選模式6A---鍵3---60B---鍵4---65C---鍵5---70D---鍵6---74Y---發(fā)光管D1---446．利用基本門(mén)電路，設(shè)計(jì)并在實(shí)驗(yàn)箱上實(shí)現(xiàn)一個(gè)供電控制電路。要求：3個(gè)工廠由甲、乙兩個(gè)變電站供電，如1個(gè)工廠用電，則由甲站供電；如兩個(gè)工廠用電，則由乙站供電；如3個(gè)工廠用電，則由甲、乙兩個(gè)站共同供電。（10分）先設(shè)計(jì)后上機(jī)（10分）選模式6工廠1---鍵3---60工廠2---鍵4---65工廠3---鍵5---70電廠甲---發(fā)光管D1---44電廠乙---發(fā)光管D2---437．設(shè)計(jì)并實(shí)現(xiàn)當(dāng)輸入的3位二