數(shù)字電路與邏輯設(shè)計 課件 8-時序邏輯電路2

時序邏輯電路2片上微控制系統(tǒng)原理與項目設(shè)計第八講授課內(nèi)容觸發(fā)器寄存器同步時序電路分析同步時序電路設(shè)計比特存儲模塊D觸發(fā)器是更好的比特存儲模塊。Dflip-flopDlatchmasterDlatchservantDmQmCmDsDClkQs’CsQsQ’QSRDQCDlatch特點：只加載時鐘上升沿出現(xiàn)的D值，因此在同一時鐘周期內(nèi)，值不能傳播到其他觸發(fā)器。權(quán)衡：在內(nèi)部使用比D鎖存器更多的門，并且需要比SR更多的外部門——但現(xiàn)在門數(shù)不再是問題。特征：如果D在C=1之前和之前穩(wěn)定，則SR不能為11。

問題：C=1太久會通過太多的鎖存器傳播新值；太短可能不會導(dǎo)致該位被存儲。S1R1SQCRLevel-sensitiveSRlatch特點：S和R只在C=1時有效。我們可以設(shè)計外部電路，因此當(dāng)C=1時，SR=11永遠不會發(fā)生。問題：避免SR=11仍是一種負擔(dān)。R(reset)S(set)QSRlatch特點：S=1將Q設(shè)置為1，R=1將Q重置為0。問題：SR=11產(chǎn)生未定義的Q。.實驗：采用DFF實現(xiàn)護士呼叫系統(tǒng)2？寄存器存儲信息1bit：DFFMbits:采用多個D觸發(fā)器保存一組二進制信息的電路稱為寄存器，也稱為數(shù)據(jù)寄存器。moduleReg4hl(CP,D,Q);inputCP;input[3:0]D;outputreg[3:0]Q;always@(*)if(CP)Q<=D;endmodulemoduleReg4pe(CP,D,Q);inputCP;input[3:0]D;outputreg[3:0]Q;always@(posedgeCP)Q<=D;endmodule具有載入功能的寄存器寄存器可以用來存儲信息—狀態(tài)有些場景下，希望僅僅時我們讓他存儲時才存儲。DQDQDQDQI2I3Q2Q3Q1Q0I1I0clk4-bitregisterload應(yīng)用舉例1秤有兩個顯示屏當(dāng)前重量減輕重量有助于將當(dāng)前項目與上一個項目進行比較使用寄存器存儲重量按下按鈕會使當(dāng)前重量存儲在寄存器中寄存器內(nèi)容始終顯示為“已保存的重量”，即使出現(xiàn)新的當(dāng)前重量也是如此ScaleSavedweightWeightSamplerPresentweightclkbSaveI3I2I1I0Q3Q2Q1Q0load3pounds001100113pounds00102pounds1a應(yīng)用實例2有些汽車在后視鏡上方設(shè)有顯示屏。駕駛員可以按下按鈕，在顯示外部溫度（T），汽車的平均里程數(shù)（A），油耗（I）和剩余里程數(shù)（M）之間進行選擇。方案1：只使用數(shù)據(jù)選擇器需要32根線方案2：使用寄存器需要11根線Cd0d1d2d3ei0i0i1i2i3a0a1loadi12×488888Dd8xys1s08-bit4×1loadloadloadloadreg0reg1reg2reg3TAIM01000010101100001010Loadedonclockedge移位寄存器若干個D觸發(fā)器級聯(lián)構(gòu)成的D觸發(fā)器組稱為移位寄存器。數(shù)據(jù)從S輸入，每個時鐘節(jié)拍接收一位保存在D觸發(fā)器內(nèi)。moduleShiftRegm(CP,S,Q);inputCP,S;outputreg[m-1:0]Q;always@(posedgeCP)Q<={Q[m-2:0],S};endmodule串行輸入端Ri的值通過1個時鐘后從Q3端輸出，2個時鐘后從Q2端輸出，3個時鐘后從Q1端輸出，4個時鐘后從Q0端輸出。因此，移位寄存器實質(zhì)就是延時器，常用于數(shù)字信號處理電路中。若將D觸發(fā)器的數(shù)據(jù)輸入端通過2-1MUX來連接前級觸發(fā)器的狀態(tài)和并行輸入，則構(gòu)成可預(yù)置移位寄存器。modulePLSReg4(CP,Ri,LD,D,Q);inputCP,Ri,LD;input[3:0]D;outputreg[3:0]Q;always@(posedgeCP)Q<=LD?D:{Ri,Q[3:1]}endmodule應(yīng)用實例2（續(xù)）方案1：只使用數(shù)據(jù)選擇器需要32根線方案2：使用寄存器需要11根線方案3：使用移位寄存器4根線11wirescd0d1d2d3ei0i0s1s0xyi1i2i3a0a1shifti12×4