課程設(shè)計(jì)-基帶碼型變換設(shè)計(jì)-密勒碼碼型變換

武漢理工大學(xué)《專業(yè)課程設(shè)計(jì)3（通信原理）》課程設(shè)計(jì)說明書基帶碼型變換設(shè)計(jì)-密勒碼碼型變換技術(shù)指標(biāo)（1）設(shè)計(jì)密勒碼的編譯碼電路；（2）輸入信號為24位的周期NRZ碼（3）編譯碼延時(shí)小于3個(gè)碼元寬度基本原理《基帶碼型變換設(shè)計(jì)——密勒碼碼型變換》，也就是利用仿真軟件MAXPLUSII設(shè)計(jì)密勒碼型變換的編碼和譯碼電路，實(shí)現(xiàn)密勒碼的編碼、解碼過程。該電路設(shè)計(jì)的中心問題在于按照密勒碼的編碼規(guī)則實(shí)現(xiàn)信源碼的邏輯變換，我們先分析密勒碼的編譯碼原理。查閱《通信原理》可知，MILLER碼又稱延遲調(diào)制碼。其編碼規(guī)則是二進(jìn)制信息“1”碼用碼元間隔中心點(diǎn)出現(xiàn)躍變表示,即用“10”或“01”表示;二進(jìn)制信息“0”碼有兩種情況:單個(gè)“0”時(shí),在碼元間隔內(nèi)不出現(xiàn)電平躍變,且與相鄰碼元的邊界處也不躍變;在連“0”時(shí),在兩個(gè)“0”碼的邊界處出現(xiàn)電平躍變,即“00”與“11”交替。至于譯碼部分，根據(jù)教材資料可知，其譯碼可借助于密勒碼與BPH碼的關(guān)系求得。觀察圖1波形，此處NRZ碼為‘0101001’，密勒碼為‘00011110001110’，BPH碼為‘01100110010110’。可知，BPH碼的下跳沿對應(yīng)著密勒碼的跳變沿。所以，我們可以用BPH碼下跳沿去觸發(fā)雙穩(wěn)態(tài)電路，即可輸出密勒碼。圖1對應(yīng)NRZ碼的密勒碼波形圖設(shè)計(jì)方案及功能分析分析密勒碼的編譯碼原理后，我做出了以下兩種設(shè)計(jì)方案。3.1方案一方案一，是以VHDL的窮舉編程實(shí)現(xiàn)密勒碼的編解碼。分析密勒碼的編碼規(guī)則我們可以發(fā)現(xiàn)以下規(guī)則：1)密勒碼用‘10’和‘01’表示信號‘1’，用‘00’和‘11’表示信號‘0’；2)兩個(gè)信源碼之間對應(yīng)的密勒碼沒有跳變，即當(dāng)前碼的編碼受到前一個(gè)碼的影響。綜合以上兩條，我們可以在程序中利用各種順序語句羅列出編碼時(shí)可能碰到的所有的情形，并給出對應(yīng)的編碼解。在下表1中，列出了所得的米勒碼編碼情況。其中，信號輸入為DATA，信號輸入時(shí)刻前一位為Sav1，對應(yīng)的密勒碼輸出為Sav2，輸出為Do。DATASav1Sav2Do000011001100010111011000100001101110110110111001表1各種情況下的密勒碼編碼輸出即當(dāng)前輸入信號DATA有0，1兩種可能；前一密勒輸出有00，11，01，10四種情況；綜合起來就是8種情況，以DATA及Sav2為條件因子，作為順序語句的條件。對應(yīng)此邏輯以“IFTHENELSIF”語句編寫了如下程序：libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entitymiller_encoderisport(datain:instd_logic; en:instd_logic; clk:instd_logic; encodeout:outstd_logic_vector(1downto0) );end;architecturefuncofmiller_encoderisbeginprocess(en,clk,datain)variablesav1:std_logic:='1';variablesav2:std_logic_vector(1downto0):="01";beginif(en='0')thenencodeout<="00";elseif(clk'eventandclk='0')then if(datain='1'andsav1='1'andsav2="01")then encodeout<="10"; sav2:="10"; sav1:='1'; elsif(datain='1'andsav1='1'andsav2="10")then encodeout<="01"; sav2:="01"; sav1:='1'; elsif(datain='0'andsav1='1'andsav2="01")then encodeout<="11"; sav2:="11"; sav1:='0'; elsif(datain='0'andsav1='1'andsav2="10")then encodeout<="00"; sav2:="00"; sav1:='0'; elsif(datain='0'andsav1='0'andsav2="00")then encodeout<="11"; sav2:="11"; sav1:='0'; elsif(datain='0'andsav1='0'andsav2="11")then encodeout<="00"; sav2:="11"; sav1:='0'; elsif(datain='1'andsav1='0'andsav2="00")then encodeout<="01"; sav2:="01"; sav1:='1'; elsif(datain='1'andsav1='0'andsav2="11")then encodeout<="10"; sav2:="10"; sav1:='1'; endif;endif;endif;endprocess;endfunc;同樣的逆向采用窮舉法實(shí)現(xiàn)米勒碼解碼，解碼VHDL程序如下：libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entitymiller_decoderisport(encodein:instd_logic_vector(1downto0); en:instd_logic; clk:instd_logic; decodeout:outstd_logic );end;architecturefuncofmiller_decoderisbeginprocess(en,clk,encodein)beginif(en='0')thendecodeout<='0';elseif(clk'eventandclk='0')thenif(encodein="11"orencodein="00")thendecodeout<='0';elsif(encodein="10"orencodein="01")thendecodeout<='1';endif;endif;endif;endprocess;endfunc;3.2方案二方案二，是使用硬件電路實(shí)現(xiàn)米勒碼的編譯碼。其編碼原理是以NRZ碼與BS信號異或生成BPH碼，然后輸入以D1觸發(fā)器構(gòu)成的雙穩(wěn)態(tài)電路產(chǎn)生密勒碼。解碼原理是通過D3觸發(fā)器獲得密勒碼的下跳沿的有效信息與密勒碼（密勒碼本身包括上跳沿有效信息）相異或，整合，再使用D4觸發(fā)器采樣，最終獲得解碼輸出。其編譯碼過程如下：編碼：輸入數(shù)據(jù)NRZ碼與位同步信號BS取反后相異或，生成BPH碼；BPH碼輸入D1觸發(fā)雙穩(wěn)態(tài)電路，生成密勒碼。譯碼：將輸出的密勒碼輸入觸發(fā)器D2的D端，將2BS信號延遲后送入D2；D2生成信號OUT3輸入D3；將2BS信號延遲后送入D3，將D3生成信號OUT2與密勒碼相與，生成信號OUT1輸入觸發(fā)器D4；將BS信號取反后延遲送入觸發(fā)器D4，即可輸出密勒碼解調(diào)輸出。編碼、解碼電路圖如圖2（MAX+PLUS2繪制）。圖2方案二編解碼電路圖根據(jù)方案二，在MAX+PLUS2中的波形編輯器中仿真，得到圖3。圖3方案二波形仿真圖其中NRZ為信號輸入，miller為編碼輸出，OUTmiller為譯碼輸出，由圖可知電路很好的實(shí)現(xiàn)了譯碼，并且延遲不超過2個(gè)碼元寬度。ENDTIME設(shè)置為10us，時(shí)鐘周期為100ns。3.3方案比較上述兩種方案，其各有各的特點(diǎn)。對于方案一，它的優(yōu)點(diǎn)是純編程實(shí)現(xiàn)，難度小，容易理解，容易設(shè)計(jì)。而且，密勒碼編解碼中出現(xiàn)的狀態(tài)僅僅只有8種，所以采取窮舉法很合適。但本方案也有其缺陷，如果該設(shè)計(jì)是一個(gè)大型的，邏輯狀態(tài)比較多的設(shè)計(jì)，那么，窮舉法編程很不合適了。同時(shí)，在此設(shè)計(jì)中還需要設(shè)置編碼時(shí)的初始條件，由此帶來了些許麻煩。所以把方案一作為實(shí)際操作方案并不太合適。對于方案二，方案二的邏輯設(shè)計(jì)比較完善，多方參照資料可知方案二及其改進(jìn)方案便是應(yīng)用于實(shí)際的密勒碼編譯碼方法。方案二中，采用器件較少較簡單，占用邏輯單元少，不易出錯(cuò)，而且在設(shè)計(jì)原理上的理解也不是很難。其中，器件使用少使得器件延時(shí)小，時(shí)鐘信號能穩(wěn)定輸入各個(gè)D觸發(fā)器，這樣系統(tǒng)穩(wěn)定性得到提高。綜上所述，以上兩種方案里，方案二比較適合實(shí)際燒寫。CPLD時(shí)序和功能仿真參照以上兩種方案的對比，我選定采用方案二作為實(shí)際燒寫的實(shí)現(xiàn)方案。對于方案二，在選定了設(shè)計(jì)器件為EPM7128SLC84-15后鎖定管腳重新進(jìn)行編譯，編譯成功。此時(shí)，我們利用MAX+PLUS2軟件對該方案進(jìn)行時(shí)序和功能仿真。對于方案二，最終采用的電路圖如圖4。圖4方案二實(shí)際燒寫電路圖分析仿真波形，方案二的電路可以成功仿真出密勒碼的編碼、解碼功能。在此設(shè)定的碼元周期為100ns，仿真時(shí)間ENDTIME=3.2us，仿真了3X8=24位的波形。根據(jù)方案二的設(shè)計(jì)思路，以NRZ碼與BS碼異或得到BPH碼，再以BPH碼下跳沿觸發(fā)雙穩(wěn)態(tài)電路生成密勒碼。解碼時(shí)對密勒的上下跳變采樣，最終還原成NRZ碼。圖5時(shí)序仿真波形分析波形可知，NRZ碼輸入為：01010011，BPH編碼輸出為：0110011001011010，密勒碼編碼輸出為：0001111000111001。圖6時(shí)序仿真波形分析波形可知，NRZ碼輸入為：01010101，BPH編碼輸出為：0110011001100110，密勒碼編碼輸出為：0001111000011110。圖7時(shí)序仿真波形分析波形可知，NRZ碼輸入為：00011001，BPH編碼輸出為：0101011010010110，密勒碼編碼輸出為：0011000110001110。綜合以上三圖，兩處仿真編碼輸出與理論編碼輸出完全相同，可知編碼正確。觀察BPH碼與miller碼波形，可知BPH碼下跳沿對應(yīng)著密勒碼的跳變沿，符合本方案的設(shè)計(jì)思路。再觀察NRZ輸入碼與OUTmiller輸出碼波形，OUTmiller的波形相對NRZ碼波形有兩個(gè)碼元的延遲，滿足“編譯碼延時(shí)小于3個(gè)碼元寬度”的設(shè)計(jì)要求。硬件電路調(diào)試及結(jié)論5.1硬件電路調(diào)試對于以上實(shí)現(xiàn)方案，經(jīng)過時(shí)序仿真后，進(jìn)行了管腳鎖定以及編譯。對于實(shí)現(xiàn)方案具體的引腳設(shè)定如下：NRZ－35，BS－33,2BS－36，BPH-39,MILLER-37，OMILLER-41。引腳鎖定如圖6。圖8實(shí)現(xiàn)方案二管腳鎖定圖管腳鎖定之后在通信原理實(shí)驗(yàn)箱上成功進(jìn)行了燒寫。燒寫成功后在實(shí)驗(yàn)箱上進(jìn)行測試。將信號源電路打開，燒寫用模塊打開，使用默認(rèn)的分頻后，將信號源BS,2BS,NRZ,FS分別接入測試模塊。用示波器測試各點(diǎn)波形，BPH編碼、密勒碼編碼、密勒碼解碼波形均正常，實(shí)際的延遲小于2位?？芍桨付布{(diào)試后滿足設(shè)計(jì)要求，設(shè)計(jì)成功。5.2結(jié)論本次課程設(shè)計(jì)是關(guān)于基帶碼型中密勒碼的碼型變換，主要任務(wù)有提出可行的設(shè)計(jì)方案；運(yùn)用可編程邏輯器件的仿真軟件MAXPLUSII完成以上的設(shè)計(jì)原理圖；對設(shè)計(jì)原理圖或程序進(jìn)行編譯并選擇CPLD器件實(shí)現(xiàn)功能和時(shí)序的仿真；將編碼程序下載至已選擇的CPLD芯片中，在實(shí)驗(yàn)電路板上連接相應(yīng)的線路，調(diào)試電路，測試碼型變換編碼和譯碼輸出點(diǎn)波形。相應(yīng)的有三個(gè)技術(shù)要求。經(jīng)過對方案二的設(shè)計(jì)，CPLD時(shí)序和功能仿真，硬件電路調(diào)試，完成了設(shè)計(jì)的主要任務(wù)。并且完成了密勒碼的編譯碼電路的設(shè)計(jì)，輸入信號滿足24位的周期NRZ碼，編譯碼的延時(shí)為2個(gè)碼元寬度，小于3個(gè)碼元寬度的設(shè)計(jì)指標(biāo)。所以，所有的技術(shù)指標(biāo)均滿足。綜上，本次的課程設(shè)計(jì)成功的達(dá)到了技術(shù)指標(biāo)中的各項(xiàng)要求，即本密勒碼變換設(shè)計(jì)是成功的。心得體會(huì)此次課程設(shè)計(jì)，時(shí)間相對充裕，而且各科課程均已完結(jié)，所以可以認(rèn)認(rèn)真真詳細(xì)的做這個(gè)課程設(shè)計(jì)。一個(gè)星期用來找資料設(shè)計(jì)電路并仿真，一個(gè)星期燒寫調(diào)試及撰寫課設(shè)報(bào)告，這樣兩個(gè)星期下來，雖然累點(diǎn)，但收獲也是很大的。這是第三次做課設(shè)，對課程設(shè)計(jì)的流程可以說是相當(dāng)熟悉的了，所以這次課設(shè)做下來相對平靜些，沒有忙亂的不知從哪里下手?！澳サ恫徽`砍柴工”，從原理下手。我想，把密勒碼的編譯碼原理理解透徹，設(shè)計(jì)電路就能駕輕就熟，出錯(cuò)的地方就會(huì)少些。設(shè)計(jì)仿真階段，出現(xiàn)的問題主要是軟件的使用不熟練，對原件的作用理解不夠清楚，如延時(shí)器。對于原理圖中用不用延時(shí)器，我反復(fù)思考。在MAX+PLUS2里仿真波形時(shí)，用不用延時(shí)器對最終結(jié)果基本沒有影響，所以我開始的時(shí)候去掉了延時(shí)器。而在將程序燒寫到試驗(yàn)箱上開始用示波器測試波形時(shí)，問題出現(xiàn)了，其中密勒碼、BPH碼、OUTmiller碼等的輸出波形出現(xiàn)嚴(yán)重的失真。開始覺得是有電磁干擾，檢查電路以及插頭等部位后，波形失真依舊，便感覺是電路的原因了。反復(fù)修改，加上延時(shí)器后，輸出波形正常。最終順利的在規(guī)定時(shí)間內(nèi)完成調(diào)試。軟件電路仿真跟硬件電路調(diào)試，得到的結(jié)果有區(qū)別。在軟件調(diào)試階段，軟件電路仿真得到的結(jié)果跟理論結(jié)果基本相同，輸出波形相當(dāng)符合要求，得出電路設(shè)計(jì)是正確的結(jié)論。然而，在硬件電路調(diào)試階段，用示波器得出的波形則相當(dāng)?shù)牟顝?qiáng)人意。拋開延時(shí)問題不談，在密勒碼輸出波形上，就有周期內(nèi)的編碼正確，而相鄰周期的連接出編碼就出現(xiàn)問題。與做相同題目的同學(xué)談?wù)?，發(fā)現(xiàn)他的波形跟我的有相同的問題，探討無果，決定詢問老師，得出是相鄰周期點(diǎn)，電平跳變的緣故導(dǎo)致這個(gè)時(shí)候的編碼不對。在此間，學(xué)到了很多東西，如質(zhì)疑和求實(shí)的精神。課程設(shè)計(jì)，是一種鍛煉自己學(xué)習(xí)能力的過程，要能夠自主學(xué)習(xí)，自主分析，能有自我監(jiān)督的態(tài)度。這個(gè)過程中，我又熟悉了一遍MAX+PLUS2軟件的操作，并且對《通信原理》的基帶碼型部分也重新溫習(xí)了一遍，對我的知識鞏固有很大的作用。兩個(gè)星期過去，課程設(shè)計(jì)也就告一段落，但我的學(xué)習(xí)是不會(huì)終止的。在此，也向指導(dǎo)老師致謝，感謝能在課設(shè)期間耐心幫助解答問題。參考文獻(xiàn)[1]樊昌信，曹麗娜.通信原理（第6版）.國防工業(yè)出版社，2009年2月.[2]伍時(shí)和，吳友宇.數(shù)字電子技術(shù)基礎(chǔ).清華大學(xué)出版社，2009年4月.[3]廖裕平，陸瑞強(qiáng).CPLD數(shù)字電路設(shè)計(jì).清華大學(xué)出版社，2001年10月.附錄：8.1安裝調(diào)試實(shí)驗(yàn)報(bào)告8.1.1安裝調(diào)試過程記錄在成功完成實(shí)驗(yàn)方案仿真及編譯后，得到.pof燒寫用文件。將其燒寫到實(shí)驗(yàn)箱上，操作過程如下：1）首先將燒寫用下載電纜一端插入電腦LPT1（并行口，打印機(jī)口），另一端插入燒寫用實(shí)驗(yàn)?zāi)K的插口，確認(rèn)連接無誤（凹凸對準(zhǔn)），開始燒寫。2）進(jìn)入MAX+PLUS2操作界面，在“HardwareType”下拉框中選擇“ByteBlasterMV”，打開目標(biāo)板電源。3）在“Max+plusII”操作界面下選擇“Programmer”，開始燒寫。實(shí)現(xiàn)方案燒寫成功。4）拔掉下載線，關(guān)閉實(shí)驗(yàn)?zāi)K電源，開始檢測芯片的邏輯功能。5）將實(shí)驗(yàn)箱上的信號源模塊的BS,FS,2BS,NRZ用導(dǎo)線對應(yīng)接入測試模塊的BS,FS,2BS,NRZ接口，在信號源處選擇默認(rèn)分頻，將24位NRZ碼設(shè)置為111100001111000011110000，為便于觀察和檢測采用了簡單的周期性波形做初步測試。6）將紅色夾子接上要測試的兩路輸入，黑色夾子接測試模塊的GND，減小干擾。7）兩個(gè)紅色夾子依次接測試模塊上的BS,2BS,NRZ,BPH,RZ,ORZ，調(diào)整示波器，觀察對比其波形并記錄。8）方案成功測試完畢。波形記錄參見測試波形記錄及分析。8.1.2測試波形記錄及分析對于實(shí)現(xiàn)方案，實(shí)際測得的波形如下:分析實(shí)測波形圖可知，由圖NRZ-BPH波形對比可知，3個(gè)周期24位NRZ碼（11110000）對應(yīng)BPH碼編碼成功；由圖BPH-RZ波形對比可知，BPH碼下降沿觸發(fā)密勒碼跳變沿，即密勒碼編碼成功)；由圖NRZ-ORZ波形對比可知，密勒碼解碼輸出對應(yīng)NRZ輸入完全正確，且延時(shí)小于3個(gè)碼元時(shí)間。綜上，實(shí)現(xiàn)方案成功的實(shí)現(xiàn)了密勒碼的編碼解碼過程，并且符合技術(shù)要求。BS-NRZ波形對比BS-BPH波形對比BS-RZ波形對比NRZ-BPH波形對比NRZ-RZ波形對比