設(shè)計報告-014-交織-解交織的FPGA設(shè)計與實現(xiàn)

交織/解交織的FPGA設(shè)計與實現(xiàn)一．交織與解交織器的設(shè)計方案任意交織器的的交織與解交織的過程都可以總結(jié)為：交織是按順序地址讀入輸入數(shù)據(jù)，按交織地址輸出數(shù)據(jù)，即順序?qū)懭?，交織讀出；解交織是按交織地址輸入數(shù)據(jù)，按順序地址讀出數(shù)據(jù)，即：交織寫入、順序讀出。設(shè)計中利用一個存儲器存儲交織地址，這樣做一方面在實現(xiàn)不同的交織器時。 圖1交織與解交織原理框圖圖1電路圖的電路是由ROM模塊、計數(shù)器、RAM模塊和二選一選擇器四個部分組成。ROM模塊用來存放交織地址；計數(shù)器用來產(chǎn)生順序地址；RAM模塊作隨機存儲器，用來輸入輸出數(shù)據(jù)；二選一數(shù)據(jù)選擇器起地址過濾作用，當(dāng)需要順序的地址的時候，計數(shù)器的輸出直接送到RAM地址總線；當(dāng)需要交織地址時，計數(shù)器的輸出直接送到ROM地址總線，再將ROM讀出的交織地址作ROM的地址線。圖中的交織與解交織控制信號是用來選擇控制交織與解交織的過程；讀信號和寫信號對RAM模塊進(jìn)行讀寫控制[12]。二．交織器各子模塊的設(shè)計1．計數(shù)器模塊計數(shù)器模塊的作用是：為選擇器提供順序地址，為只讀存儲器提供順序地址和讀寫控制信號。只讀存儲器中存放著交織地址，但這并不是說只讀存儲器的輸入輸出方式是交織的，它的輸出元素是交織的。圖2所示為計數(shù)器模塊：圖2計數(shù)器模塊上面的模塊是由程序?qū)崿F(xiàn)的程序的代碼（見附錄），上圖中clk是時鐘信號，clr是清零信號，ena是使能信號，q就是輸出。輸出顯示的是0-15這16位的數(shù)字。主要的作用就是讀順序地址的，和后面的那個交織地址能夠?qū)?yīng)起來。圖3所示的是計數(shù)器模塊的功能仿真波形：圖3計數(shù)器模塊的功能仿真波形圖3仿真波形中的clk，clr，ena，q，cout與圖2中的是一樣的。當(dāng)clk為時鐘信號，clr是復(fù)位信號當(dāng)clr為高電平的時候q的輸出就為0，ena為使能信號，cout在q從0到15輸出后出現(xiàn)一個高電平，在15的地方顯示高電平。2．選擇器模塊選擇器主要就是起選擇作用的，起到了地址過濾的作用，當(dāng)需要順序地址的時候計數(shù)器就直接讀出來送到RAM的總線上去，然后按照輸入的正常順序讀出來。如果是需要交織時，計數(shù)器的輸出就先送到ROM地址總線，然后按照ROM的交織地址按照交織的順序輸出。圖4選擇器模塊圖4選擇器模塊圖中的d0和d1是輸出sel是選擇信號，當(dāng)高電平的時候就選擇d0和d1兩者中數(shù)字相對較大的那一個。即是用來控制何時為交織何時為解交織。Sel為“1”時交織，為“0圖5所示的是選擇器模塊的功能仿真圖圖5選擇器模塊的功能仿真圖此仿真波形的運行結(jié)果是：do和d1是兩組不同的輸出，當(dāng)sel信號為高電平的時候是就選大的那一個數(shù)，例如d0為2，d1為5，然后sel為0則選取2，如果sel信號是高電平的話則選取的結(jié)果是5。仿真波形圖中的yout輸出的內(nèi)容就是按照上面的選取規(guī)則所輸出的結(jié)果。3．只讀存儲器模塊只讀存儲器模塊用來存儲和輸出交織地址，其內(nèi)容何時讀出受計數(shù)器輸出控制，程序中的data信號用來輸出交織的地址。就是交織的數(shù)據(jù)已經(jīng)存放在ROM表里面。我們最后要得出的結(jié)果就是從這里得到的。我們預(yù)先把交織的結(jié)果存放在ROM表里面然后采用選擇器來控制合適輸出交織結(jié)果即可。圖6所示的是ROM模塊圖6ROM模塊其中的data信號是用來輸出交織地址的，addr是順序地址的數(shù)字和data中的交織地址對應(yīng)起來，如果需要交織的結(jié)果的話，就直接按照data里面的地址順序來讀出數(shù)據(jù)了。只讀存儲器的模塊的功能仿真波形如圖7所示：圖7只讀存儲器模塊的功能仿真波形圖7中所示的仿真波形圖，其中CLK是時鐘信號，addr是按順序的地址輸入0到15，后面的輸出data數(shù)據(jù)是二進(jìn)制數(shù)，其中的地址順序是交織的，如其中的1所對應(yīng)的是00000100，2所對應(yīng)的是00001000等等，后面的也是如此的對應(yīng)，每一個順序的地址所對應(yīng)的是交織地址。4．RAM模塊RAM模塊用來接受輸入的數(shù)據(jù)，受選擇器地址控制，并按選擇器地址輸出數(shù)據(jù)，當(dāng)然它的讀寫不是同時進(jìn)行的，這就正好映射了實際電路的時延。圖8所示的是RAM模塊圖8RAM模塊5．交織器的頂層設(shè)計圖9所示的即是整個系統(tǒng)框圖圖9系統(tǒng)頂層框圖4.10top頂層模塊頂層的模塊是用來連接各個模塊，在整個系統(tǒng)的設(shè)計中是非常的重要的。圖10top頂層模塊把系統(tǒng)框圖里面的所有模塊都包含進(jìn)去了，變成了一個模塊。編譯通過后，接下來就對頂層文件進(jìn)行仿真，從File菜單中選擇NEW…，然后選擇WaveformEditorFile，從下拉列表框中選擇.scf擴展名，并按OK創(chuàng)建一個文件。然后導(dǎo)入所有的仿真信號，交織器的TOP的仿真波形如圖11所示：圖中di是數(shù)據(jù)的輸入，do是數(shù)據(jù)的輸出。下圖也是整個設(shè)計的核心內(nèi)容。圖11交織器top的仿真波形三．對交織器的一些改進(jìn)圖12改進(jìn)后的系統(tǒng)框