《鎖相技術(shù)》課件第7章

第七章鎖相頻率合成第一節(jié)概述第二節(jié)變模分頻合成器第三節(jié)小數(shù)分頻合成器第四節(jié)技術(shù)指標(biāo)與設(shè)計(jì)習(xí)題第一節(jié)概述

頻率合成器是將一個(gè)高精確度和高穩(wěn)定度的標(biāo)準(zhǔn)參考頻率，經(jīng)過混頻、倍頻與分頻等對(duì)它進(jìn)行加、減、乘、除的四則運(yùn)算，最終產(chǎn)生大量的具有同樣精確度和穩(wěn)定度的頻率源?，F(xiàn)代電子技術(shù)中常常要求高精確度和高穩(wěn)定度的頻率，一般都用晶體振蕩器。但是，晶體振蕩器的頻率是單一的，只能在極小的范圍內(nèi)微調(diào)。然而，許多無線電設(shè)備都要求在一個(gè)很寬的頻率范圍內(nèi)提供大量穩(wěn)定的頻率點(diǎn)。頻率合成的方法主要有三種。最早的方法是直接頻率合成，它利用混頻器、倍頻器、分頻器和帶通濾波器來完成對(duì)

頻率的四則運(yùn)算。典型的一種直接合成模塊為雙混頻-分頻模塊，如圖7-1所示。圖7-1雙混頻-分頻模塊模塊輸入為固定的頻率fi和離散的頻率f*，輸出即為所需的fi+f*／10。圖中f1和f2為輔助頻率，其作用是使得混頻器輸出的和頻與差頻間隔加大，以便帶通濾波器將不需要的差頻成分濾除。f1和f2的選取應(yīng)滿足

fi+f1+f2=10fi

的關(guān)系式。例如fi=1MHz，f1=3MHz，f2=6MHz即可。只要f*為具有一定增量的10個(gè)頻率中的1個(gè)，那么用多個(gè)這樣的模塊串接，很容易構(gòu)成所需分辨力的直接頻率合成器。應(yīng)用鎖相環(huán)路的頻率合成方法稱為間接合成。它是目前應(yīng)用最為廣泛的一種頻率合成方法。鎖相頻率合成的基本框圖如圖7-2。圖7-2鎖相頻率合成的基本框圖在環(huán)路鎖定時(shí)，鑒相器兩輸入信號(hào)的頻率相同，即

fr=fd

(7-1)

fd是VCO輸出頻率fo經(jīng)N次分頻后得到的，即

(7-2)

所以輸出頻率

fo=Nfr

(7-3)

是參考頻率fr的整數(shù)倍。雖然轉(zhuǎn)換時(shí)間的精確公式還難于導(dǎo)出，工程上可用經(jīng)

驗(yàn)公式

(7-4)第二節(jié)變模分頻合成器

一、基本原理

如圖7-2所示的基本鎖相頻率合成器中，VCO輸出頻率直接加到可編程分頻器上。各種工藝的可編程分頻器都有一定的上限頻率,這就限制了這種合成器的最高工作頻率。解決這個(gè)問題的辦法之一是在可編程分頻器的前端加一個(gè)固定模數(shù)V的前置分頻器，如圖7-3所示。圖7-3用前置分頻的PLL合成器

ECL或CaAs的固定模數(shù)分頻器可工作到1GHz以上，這就大大提高了合成器的工作頻率。采用前置分頻之后，合成器的輸出頻率為

fo=N(Vfr)

(7-5)

工作頻率是提高了，但輸出頻率只能以增量Vfr變化。為了獲

得與未加前置分頻器時(shí)同樣的分辨力，參考頻率必須降為

fr／V，這就使頻率轉(zhuǎn)換時(shí)間延長(zhǎng)到原來的V倍，這是十分不利的。在不改變頻率分辨力的同時(shí)提高合成器輸出頻率的有效

方法之一就是采用變模分頻器(也稱吞脈沖技術(shù))。變模分頻器的工作速度雖不如固定模數(shù)的前置分頻器那么快，但比可編

程分頻器要快得多。圖7-4為采用雙模分頻器的鎖相頻率合成器框圖。圖7-4雙模分頻PLL合成器在這一個(gè)完整的周期中，輸入的周期數(shù)為

D=(V+1)N2+(N1-N2)V

=VN1+N2

(7-6)

若V=10，則

D=10N1+N2

(7-7)其它的雙模分頻比，例如5／6、6／7、8／9，以及100／101也是常用的。若用100／101的雙模分頻器，那么V=100

D=100N1+N2

(7-8)

若選擇N2=0～99，N1=100～199，則可得到D=10000～19999。二、集成芯片說明

1.中規(guī)模(MSI)集成頻率合成器

在這種類型的集成頻率合成器中，最典型的例子是MC145100系列中的MC145104／06／07／09／12／43／等幾個(gè)產(chǎn)品，它們都是CMOS、MSI電路(不包括VCO)。圖7-5示出了MC145106的方框圖(其它產(chǎn)品大同小異)，電路包含有參考振蕩器或放大器、參考分頻器、程序分頻器和鑒相器。只要外接環(huán)路濾波器和壓控振蕩器，就可組成一個(gè)鎖相環(huán)頻率合成器。圖7-5

MC145106方框圖圖7-6

T4044／E1648／E12013／E12014／T4016組合式集成頻率合成器方框圖

2.大規(guī)模(LSI)集成頻率合成器

MC145144／45／46／51／52／55／56／57／58／59等是MC145100系列中CMOS-LSI頻率合成器的典型產(chǎn)品。圖7-7

MC145145-1方框圖圖7-8

MC145152-1方框圖分頻比有8種選擇，參考地址碼與總參考分頻比的關(guān)系見表7-3。6bit÷A計(jì)數(shù)器、10bit÷N計(jì)數(shù)器、模式控制邏輯和外接雙模前置分頻器可方便地組成吞脈沖程序分頻器。11～20端為÷N計(jì)數(shù)器的預(yù)置端；10端、21～25端為÷A計(jì)數(shù)器的預(yù)置端?！翧計(jì)數(shù)器的預(yù)置數(shù)決定了÷V／(V+1)雙模前置分頻器的÷(V+1)的次數(shù)，則吞脈沖程序分頻器的總分頻比可寫成

D=VN+A

(7-9)三、多環(huán)頻率合成器

用高參考頻率而且仍能得到高頻率分辨力的一種可能的方法是，在鎖相環(huán)路的輸出端再進(jìn)行分頻，如圖7-9所示。VCO輸出頻率經(jīng)M次分頻之后為

(7-10)圖7-9后置分頻器的PLL合成器圖7-10中B環(huán)為高位環(huán)，它工作在合成器的工作頻段，但分辨力等于fr，尚未滿足合成器的性能要求。A環(huán)為低位環(huán)，它的輸出經(jīng)后置分頻器除M分頻之后輸出頻率較低，工作頻段只等于高位環(huán)輸出的頻率增量，分辨力則可達(dá)到fr／M，滿足合成器的性能要求。圖7-10三環(huán)鎖相頻率合成器合成器的頻率轉(zhuǎn)換時(shí)間是由A、B、C三個(gè)環(huán)共同決定的。因?yàn)锳、B兩個(gè)環(huán)的參考頻率fr=100kHz，C環(huán)的參考頻率更高，所以即使頻率分辨力達(dá)到1kHz，而總的頻率轉(zhuǎn)換時(shí)間

仍為

這是單環(huán)鎖相頻率合成無法做到的。可編程分頻器的分頻比取NA=324或325。這樣可算出下環(huán)路的輸出頻率

fA=NAfr+fm

發(fā)射狀態(tài)下為

fA=(324～325)×0.0025+10.24

=11.0500～11.0525MHz

接收狀態(tài)下為

fA=(324～325)×0.0025+11.31

=12.1200～12.1225MHz圖7-11

CMOS集成雙環(huán)合成器

VCO的輸出先經(jīng)除10前置分頻，再用下變頻完成與低位環(huán)輸出fA的相加作用。這樣，環(huán)路的輸出頻率應(yīng)為

fo=10［NBfr+fA］

發(fā)射狀態(tài)下為

fo=10［(150～509)×0.005+(11.0500～11.0525)］

=118.000～135.975MHz

接收狀態(tài)下為

fo=10［(150～509)×0.005+(12.1200～12.1225)］

=128.700～146.675MHz第三節(jié)小數(shù)分頻合成器

一、基本原理

鎖相頻率合成器的基本特性是，每當(dāng)可編程分頻器的分頻比改變1時(shí)，得到輸出頻率增量為參考頻率fr。為提高頻率的分辨力就需減小參考頻率fr，這對(duì)轉(zhuǎn)換時(shí)間等性能是十分不利的。按上述的概念類推，若要N.F=5.3的小數(shù)分頻(N表示整

數(shù)部分，F(xiàn)表示小數(shù)部分)，只要在每10次分頻中，作七次除5，再作三次除6，就可得到

若要N.F=27.35的小數(shù)分頻，只要在每100次分頻中，作65次除27，再作35次除28，就可得到圖7-12小數(shù)分頻PLL合成器圖7-13圖7-12電路的波形圖二、相位雜散分析

圖7-12所示小數(shù)分頻合成器，若不考慮模擬相位補(bǔ)償，則可以簡(jiǎn)化為圖7-14所示形式。相位累加器溢出控制雙模分頻器分頻比N/N+1的轉(zhuǎn)換，從而實(shí)現(xiàn)小數(shù)分頻。設(shè)在MTr周期內(nèi)，溢出控制a次N分頻，b次N+1分頻，有M=a+b。這樣，環(huán)路鎖定時(shí)，環(huán)路輸出平均頻率

(7-11)

式中N為整數(shù)，.F為小數(shù)分頻比。圖7-14圖7-12所示電路的簡(jiǎn)化形式如前所述，每個(gè)Tr周期內(nèi)，累加器以.F增量形式使v0′信號(hào)相位作增量變化，相位增量值為

(7-12)

k個(gè)Tr周期內(nèi)，相位差jF(t)為

(7-13)其含義是:在kTr個(gè)周期內(nèi)，若相位累加器無溢出，則<k×.F>=k×.F；若有L次溢出，則<k×.F>=k×.F－L。式中

u(t)為單位階躍函數(shù)，所以jF(t)是周期函數(shù)，可用傅氏級(jí)數(shù)展開，表示為

(7-14)

式中系數(shù)Ci為

(7-15)圖7-15相位累加器數(shù)學(xué)模型三、使用Σ-Δ調(diào)制的小數(shù)分頻技術(shù)

Σ－Δ調(diào)制又稱為總和增量調(diào)制，其基本組成如圖7-16

所示。圖7-16總和增量調(diào)制器組成對(duì)圖7-15進(jìn)行Z域分析得

(7-16)分析表明，L階的誤差傳遞函數(shù)HeL(z)=(1－z-1)L，即有

(7-17)

圖7-17表示了HeL(f)的幅頻特性，可見階次愈高則整形效

果愈加明顯，低頻抑制愈好，而放大的高頻噪聲易被環(huán)路濾

波器濾除。圖7-17噪聲整形特性顯然，高階Σ-Δ調(diào)制將使控制分頻比轉(zhuǎn)換的溢出密度加大，為保證高階Σ-Δ調(diào)制器電路穩(wěn)定，常用L個(gè)一階Σ-Δ調(diào)制器串聯(lián)來實(shí)現(xiàn)，由此構(gòu)成的Σ-Δ調(diào)制頻率合成器如圖7-18

所示。圖7-18

L個(gè)Σ-Δ調(diào)制器級(jí)聯(lián)的頻率合成器由下面聯(lián)立方程很容易推得上面的結(jié)果。

Y1(z)=.F(z)+(1－z-1)LE(z)

Y2(z)=－E(z)(1－z-1)+(1－z-1)2E(z)

YL(z)=－E(z)(1－z-1)L-1+(1－z-1)LE(z)

將各方程式相加，可得

Y(z)=Y1(z)+Y2(z)+…+YL(z)=.F(z)+(1－z-1)LE(z)

(7-18)

第四節(jié)技術(shù)指標(biāo)與設(shè)計(jì)

一、主要技術(shù)指標(biāo)

1.頻率范圍

頻率范圍是指頻率合成器輸出最低頻率fomin和最高頻率fomax之間的變化范圍，也可用頻率覆蓋系數(shù)表示，即

(7-19)

2.頻率間隔

頻率合成器的輸出頻率是不連續(xù)的，以點(diǎn)頻方式出現(xiàn)，兩相鄰點(diǎn)頻之間的間隔稱為頻率間隔，又稱為頻率分辨率。在鎖相頻率合成中，整數(shù)分頻的頻率間隔由參考頻率fr決定，而小數(shù)分頻的頻率間隔由分頻系數(shù)N.F中小數(shù).F決定。由頻率范圍與頻率間隔可以確定頻率合成器的工作頻率點(diǎn)數(shù)(波道數(shù))。

3.頻率穩(wěn)定度

頻率穩(wěn)定度是指一定時(shí)間間隔內(nèi)，頻率合成器輸出頻率的相對(duì)變化，通常分為長(zhǎng)期、短期與瞬時(shí)頻率穩(wěn)定度。

長(zhǎng)期頻率穩(wěn)定度是指年或月時(shí)間范圍內(nèi)頻率的相對(duì)變化，主要由晶體參考振蕩器中晶體的老化特性引起。

4.頻率轉(zhuǎn)換時(shí)間

頻率轉(zhuǎn)換時(shí)間是指頻率合成器輸出頻率從一個(gè)工作頻點(diǎn)轉(zhuǎn)換到另一個(gè)工作頻點(diǎn)并穩(wěn)定工作所需要的時(shí)間。對(duì)于鎖相頻率合成，轉(zhuǎn)換時(shí)間主要取決于環(huán)路的捕獲時(shí)間，由頻率捕獲時(shí)間與相位捕獲時(shí)間所構(gòu)成。環(huán)路采用鑒頻鑒相器(FPD),頻率捕獲時(shí)間極短，可不考慮，而相位捕獲時(shí)間大約為參考頻率信號(hào)周期(1/fr)的25倍左右。因此，鎖相頻率合成器中，頻率轉(zhuǎn)換時(shí)間ts為

(7-20)

5.頻譜純度

頻譜純度是指頻率合成器輸出頻率信號(hào)接近正弦波的程度。顯然，一個(gè)理想的輸出頻率信號(hào)應(yīng)當(dāng)是

式中，Uo、ωo、jo均為常數(shù)，其頻譜應(yīng)是一根譜線。實(shí)際上，由于干擾與噪聲的存在，頻譜合成器輸出頻率信號(hào)是一

個(gè)存在有寄生調(diào)幅a(t)與寄生調(diào)相j(t)的正弦波，即

(7-21)圖7-19頻率合成器輸出信號(hào)頻譜示意圖對(duì)于離散譜，通常使用雜散抑制比指標(biāo)，即靠近主頻譜線幅度Uo與第一對(duì)邊頻譜線幅度U1之比的dB數(shù)，即

(7-22)離散譜可處在環(huán)路帶寬之內(nèi)，也可在環(huán)路帶寬之外。處于帶外還可能有VCO輸出頻率的諧波，合成器也會(huì)對(duì)諧波抑制提出一定要求。諧波抑制比是指VCO輸出的二次諧波振幅U2與基波振幅Uo之比的dB數(shù)，即

(7-23)

二、指標(biāo)設(shè)計(jì)實(shí)例

設(shè)計(jì)一個(gè)超高頻整數(shù)分頻頻率合成器，指標(biāo)如下：工作

頻率7400MHz~7800MHz,頻率間隔5MHz，頻率轉(zhuǎn)換時(shí)間

小于20μs，輸出相位噪聲小于-70dBC/Hz@1kHz；小于

-80dBC/Hz@10kHz，雜散抑制大于60dB，諧波抑制大于

40dB。

1.選擇芯片

由于工作頻率高，應(yīng)當(dāng)選用變模分頻的合成器芯片。

2.參數(shù)計(jì)算

由于頻率間隔5MHz等于鑒相器輸入?yún)⒖碱l率fr，所以

10MHz晶振須經(jīng)R=2的二次分頻。

3.頻率轉(zhuǎn)換時(shí)間的計(jì)算

由于芯片使用FPD，故環(huán)路入鎖時(shí)間只計(jì)及相位捕獲，按照(7-18)式計(jì)算

4.相位噪聲的計(jì)算

頻率合成器總輸出相位噪聲主要由晶振相位噪聲，芯片ADF4108帶內(nèi)相位噪聲及VCO相位噪聲三部分經(jīng)環(huán)路作用后

所構(gòu)成。晶振相位噪聲對(duì)環(huán)路輸出的貢獻(xiàn)，依據(jù)fo=N/R·f

r′(f

r′為晶振頻率)，可在晶振相位噪聲功率譜密度基礎(chǔ)上附加20lgN/R。以Nmax=1560，R=2代入，可得附加值為58dB。因此，計(jì)算出晶振相噪對(duì)環(huán)路輸出貢獻(xiàn)是：

－82dBC/Hz@1kHz，－92dBC/Hz@10kHz，

－102dBC/Hz@100kHz

芯片貢獻(xiàn)的相位噪聲可按ADF4108提供的帶內(nèi)相位噪聲計(jì)算公式計(jì)算：

－219+10lgfr+20lgNdBC/Hz

將fr=5MHz，N=1560代入上式可得

－219+10lg(5×106)+2