《電子應(yīng)用技術(shù)項(xiàng)目教程（第4版）》課件 項(xiàng)目13數(shù)字電子鐘的制作

數(shù)字電子鐘的制作目錄學(xué)習(xí)目標(biāo)工作任務(wù)知識鏈接知識小結(jié)1.能借助資料讀懂集成電路的型號,明確各引腳功能。2.會(huì)識別并測試常用集成計(jì)數(shù)器。3.能用集成計(jì)數(shù)器產(chǎn)品設(shè)計(jì)任意進(jìn)制計(jì)數(shù)器。4.能完成數(shù)字電子鐘的設(shè)計(jì)、安裝與調(diào)試。了解計(jì)數(shù)器的基本概念;掌握二進(jìn)制計(jì)數(shù)器和十進(jìn)制計(jì)數(shù)器常用集成產(chǎn)品的功能及其應(yīng)用;掌握任意進(jìn)制計(jì)數(shù)器的設(shè)計(jì)方法;掌握數(shù)字電子鐘的電路組成與工作原理。學(xué)習(xí)目標(biāo)知識目標(biāo)能力目標(biāo)素質(zhì)目標(biāo)1.培養(yǎng)制訂、實(shí)施工作計(jì)劃,交接工作及流程確認(rèn)能力。2.培養(yǎng)創(chuàng)新意識及自我學(xué)習(xí)能力。工作任務(wù)11.實(shí)訓(xùn)目標(biāo)

（1）熟悉數(shù)字電子鐘的結(jié)構(gòu)及各部分的工作原理。（2）掌握數(shù)字電子鐘電路的設(shè)計(jì)、制作方法。（3）熟悉中規(guī)模集成電路和顯示器件的使用方法。（4）用中小規(guī)模集成電路設(shè)計(jì)一臺(tái)能顯示時(shí)、分、秒的數(shù)字電子鐘。（1）各小組制訂工作計(jì)劃。（2）完成數(shù)字電子鐘的邏輯電路設(shè)計(jì)。（3）繪制原理圖、產(chǎn)品裝配圖。（4）完成數(shù)字電子鐘電路所需元器件的購買與檢測。（5）根據(jù)原理圖設(shè)計(jì)數(shù)字電子鐘PCB。（6）完成數(shù)字電子鐘裝配、功能檢測和故障排除。（7）通過小組討論完成電路的詳細(xì)分析并撰寫任務(wù)工單。2.任務(wù)要求3.安裝與調(diào)試

按照如圖13.2所示的數(shù)字電子鐘電路原理圖,參考如圖13.3所示的數(shù)字電子鐘安裝圖、如圖13.4所示的數(shù)字電子鐘PCB和如圖13.5所示的數(shù)字電子鐘元件布局圖進(jìn)行設(shè)計(jì)安裝,用常規(guī)工藝安裝好電路。檢查確認(rèn)電路安裝無誤后,接通電源。4.評價(jià)反饋

評分表(與項(xiàng)目1任務(wù)工單的評分表一樣)。工作任務(wù)21.實(shí)訓(xùn)目標(biāo)

（1）熟悉中規(guī)模集成計(jì)數(shù)器的邏輯功能及使用方法。（2）熟悉中規(guī)模集成譯碼器及數(shù)字顯示器件的邏輯功能。（3）掌握集成計(jì)數(shù)器邏輯功能測試。（4）掌握任意進(jìn)制計(jì)數(shù)器的設(shè)計(jì)方法及功能測試。（5）掌握計(jì)數(shù)、譯碼、顯示電路綜合應(yīng)用的方法。（1）各小組制訂工作計(jì)劃。（2）識別中規(guī)模集成計(jì)數(shù)器的功能,引腳分布。（3）完成74LS161集成計(jì)數(shù)器的邏輯功能測試。（4）完成用74LS161構(gòu)成五進(jìn)制計(jì)數(shù)器的電路設(shè)計(jì)及功能測試。（5）完成用74LS161構(gòu)成七進(jìn)制計(jì)數(shù)器的電路設(shè)計(jì)及功能測試。（6）完成計(jì)數(shù)、譯碼和顯示電路的測試。（7）通過小組討論完成電路的詳細(xì)分析并撰寫任務(wù)工單。2.任務(wù)要求3.評價(jià)反饋

評分表(與項(xiàng)目1任務(wù)工單的評分表一樣)。在數(shù)字系統(tǒng)中,經(jīng)常需要對脈沖的個(gè)數(shù)進(jìn)行計(jì)數(shù),能實(shí)現(xiàn)計(jì)數(shù)功能的電路稱為計(jì)數(shù)器。計(jì)數(shù)器的類型較多,都是由具有記憶功能的觸發(fā)器作為基本計(jì)數(shù)單元組成的,各觸發(fā)器的連接方式不一樣,就構(gòu)成了各種不同類型的計(jì)數(shù)器。計(jì)數(shù)器按步長分為二進(jìn)制、十進(jìn)制和N進(jìn)制計(jì)數(shù)器;按計(jì)數(shù)增減趨勢分為加計(jì)數(shù)、減計(jì)數(shù)和可加可減的可逆計(jì)數(shù)器,一般所說的計(jì)數(shù)器均指加計(jì)數(shù)器;按計(jì)數(shù)器中各觸發(fā)器的翻轉(zhuǎn)是否同步,可分為同步計(jì)數(shù)器和異步計(jì)數(shù)器;按內(nèi)部器件分為TTL計(jì)數(shù)器和CMOS計(jì)數(shù)器等。13.1計(jì)數(shù)器及其應(yīng)用知識鏈接二進(jìn)制計(jì)數(shù)器就是按二進(jìn)制計(jì)數(shù)進(jìn)位規(guī)律進(jìn)行計(jì)數(shù)的計(jì)數(shù)器。13.1.1二進(jìn)制計(jì)數(shù)器由n個(gè)觸發(fā)器組成的的二進(jìn)制計(jì)數(shù)器稱為n位二進(jìn)制計(jì)數(shù)器M稱為計(jì)數(shù)器的模或計(jì)數(shù)容量：最大所能計(jì)數(shù)的值M=2n若n=1，2，3…，則M=2，4，8，16…，相應(yīng)的計(jì)數(shù)器稱為1位二進(jìn)制計(jì)數(shù)器、2位二進(jìn)制計(jì)數(shù)器、3位二進(jìn)制計(jì)數(shù)器……Q0Q1Q2計(jì)數(shù)器狀態(tài)計(jì)數(shù)順序000811170116101500141103010210010000二進(jìn)制加法計(jì)數(shù)器

計(jì)數(shù)規(guī)律舉例二進(jìn)制減法計(jì)數(shù)器

計(jì)數(shù)規(guī)律舉例Q0Q1Q2計(jì)數(shù)狀態(tài)計(jì)數(shù)順序000810070106110500141013011211110000“000–1”不夠減，需向相鄰高位借“1”，借“1”后作運(yùn)算“1000–1=111”。1．工作原理2．集成二進(jìn)制計(jì)數(shù)器芯片介紹

圖13.1374LS161引腳排列圖

圖13.1474LS161功能簡圖

1．工作原理用二進(jìn)制表示十進(jìn)制數(shù)的方法，稱為二-十進(jìn)制編碼，簡稱BCD碼。8421碼十進(jìn)制加法計(jì)數(shù)器計(jì)數(shù)規(guī)律Q0Q1Q2Q3計(jì)數(shù)器狀態(tài)計(jì)數(shù)順序1001900018111070110610105001041100301002100010000100000013.1.2十進(jìn)制計(jì)數(shù)器

圖13.15十進(jìn)制計(jì)數(shù)器狀態(tài)轉(zhuǎn)換圖2．集成十進(jìn)制計(jì)數(shù)器芯片介紹CD4518內(nèi)含兩個(gè)功能完全相同的十進(jìn)制計(jì)數(shù)器。每個(gè)計(jì)數(shù)器，均有兩時(shí)鐘輸入端CP和EN。時(shí)鐘上升沿觸發(fā)，CP輸入，EN置高電平；時(shí)鐘下降沿觸發(fā)，EN輸入，CP置低電平。CR——清零端，高電平有效主要特點(diǎn)：時(shí)鐘觸發(fā)可用上升沿，也可用下降沿（1）同步十進(jìn)制加法計(jì)數(shù)器CD4518（2）雙十進(jìn)制計(jì)數(shù)器74LS39074LS390具有下降沿觸發(fā)、異步清零、二進(jìn)制、五進(jìn)制、十進(jìn)制計(jì)數(shù)等功能74LS390是雙十進(jìn)制計(jì)數(shù)器，管腳排列如圖所示，內(nèi)部的每個(gè)十進(jìn)制計(jì)數(shù)器都由一個(gè)二進(jìn)制計(jì)數(shù)器和一個(gè)五進(jìn)制計(jì)數(shù)器構(gòu)成。在集成計(jì)數(shù)器產(chǎn)品中,只有二進(jìn)制計(jì)數(shù)器和十進(jìn)制計(jì)數(shù)器兩大系列,但在實(shí)際應(yīng)用中,常要用其他進(jìn)制計(jì)數(shù)器,如七進(jìn)制計(jì)數(shù)器、十二進(jìn)制計(jì)數(shù)器、二十四進(jìn)制計(jì)數(shù)器、六十進(jìn)制計(jì)數(shù)器等。一般將二進(jìn)制和十進(jìn)制以外的進(jìn)制統(tǒng)稱為任意進(jìn)制。要實(shí)現(xiàn)任意進(jìn)制計(jì)數(shù)器,必須選擇使用一些集成二進(jìn)制或十進(jìn)制計(jì)數(shù)器的芯片。設(shè)已有中規(guī)模集成計(jì)數(shù)器的模為M,而需要得到一個(gè)N進(jìn)制計(jì)數(shù)器。通常有小容量法(N<M)和大容量法(N>M)兩種。利用MSI計(jì)數(shù)器芯片外部不同方式的連接或片間組合,可以很方便地構(gòu)成N進(jìn)制計(jì)數(shù)器。下面分別討論在這兩種情況下構(gòu)成任意進(jìn)制計(jì)數(shù)器的方法。13.1.3實(shí)現(xiàn)N進(jìn)制計(jì)數(shù)器的方法

1.N<M的情況采用反饋歸零或反饋置數(shù)法來實(shí)現(xiàn)所需的任意進(jìn)制計(jì)數(shù)。實(shí)現(xiàn)N進(jìn)制計(jì)數(shù),所選用的集成計(jì)數(shù)器的模必須大于N。例13.1試用74LS161構(gòu)成十二進(jìn)制計(jì)數(shù)器。解:利用74LS161的異步清零端CR,強(qiáng)行中止其計(jì)數(shù)趨勢,若設(shè)初態(tài)為0,則在前11個(gè)計(jì)數(shù)脈沖作用下,計(jì)數(shù)器按4位二進(jìn)制規(guī)律正常計(jì)數(shù),而當(dāng)?shù)?2個(gè)計(jì)數(shù)脈沖到來后,計(jì)數(shù)器狀態(tài)為1100,此時(shí)與非門使CR=0,借助異步清零功能,使計(jì)數(shù)器輸出變?yōu)?000,從而實(shí)現(xiàn)十二進(jìn)制計(jì)數(shù),其狀態(tài)轉(zhuǎn)換圖如圖13.18所示。電路連接方式如圖13.19所示。在此電路工作中,1100狀態(tài)會(huì)瞬間出現(xiàn),但并不屬于計(jì)數(shù)器的有效狀態(tài)。圖13.18十二進(jìn)制計(jì)數(shù)器狀態(tài)轉(zhuǎn)換圖

圖13.1974LS161構(gòu)成十二進(jìn)制計(jì)數(shù)器

2.N>M的情況這時(shí)必須用多個(gè)M進(jìn)制計(jì)數(shù)器組合起來,才能構(gòu)成N進(jìn)制計(jì)數(shù)器。例13.2用兩塊74LS161級聯(lián)成256進(jìn)制同步加法計(jì)數(shù)器,如圖13.20所示。解:第一塊的工作狀態(tài)控制端EP和ET恒為1,使計(jì)數(shù)器始終處在計(jì)數(shù)工作狀態(tài)。以第一塊的進(jìn)位輸出CO為第二塊的EP或ET輸入,每當(dāng)?shù)谝粔K計(jì)數(shù)到15(1111)時(shí),CO變?yōu)?,下個(gè)脈沖信號到達(dá)時(shí)第二塊為計(jì)數(shù)工作狀態(tài),計(jì)入1,而第一塊重復(fù)計(jì)數(shù)到0(0000),它的CO端回到低電平,第二塊保持原狀態(tài)不變。電路能實(shí)現(xiàn)從00000000到11111111的256進(jìn)制計(jì)數(shù)。圖13.2074LS161構(gòu)成256進(jìn)制計(jì)數(shù)器

例13.3用兩塊74LS161級聯(lián)成五十進(jìn)制計(jì)數(shù)器,如圖13.21所示。

解:第一塊的工作狀態(tài)控制端EP和ET恒為1,使計(jì)數(shù)器始終處在計(jì)數(shù)工作狀態(tài)。以第一塊的進(jìn)位輸出CO為第二塊的EP或ET輸入,當(dāng)?shù)谝粔K計(jì)數(shù)到15(1111)時(shí),CO變?yōu)?,下個(gè)脈沖信號到達(dá)時(shí)第二塊為計(jì)數(shù)工作狀態(tài),計(jì)入1,而第一塊計(jì)數(shù)到0(0000),它的CO端回到低電平,第二塊保持原狀態(tài)不變。因?yàn)槭M(jìn)制數(shù)50對應(yīng)的二進(jìn)制數(shù)為00110010,所以當(dāng)?shù)诙K計(jì)數(shù)到3(0011),第一塊計(jì)數(shù)到2(0010)時(shí),通過與非門控制第一塊和第二塊同時(shí)清零,從而實(shí)現(xiàn)從00000000到00110001的五十進(jìn)制計(jì)數(shù)。在此電路工作中,00110010狀態(tài)會(huì)瞬間出現(xiàn),但并不屬于計(jì)數(shù)器的有效狀態(tài)。圖13.2174LS161構(gòu)成五十進(jìn)制計(jì)數(shù)器

例13.4試用一塊雙BCD同步十進(jìn)制加法計(jì)數(shù)器CD4518構(gòu)成二十四進(jìn)制計(jì)數(shù)器。解:CD4518內(nèi)含兩個(gè)功能完全相同的十進(jìn)制計(jì)數(shù)器。每當(dāng)個(gè)位計(jì)數(shù)器計(jì)數(shù)到9(1001)時(shí),下個(gè)CP脈沖信號到達(dá),即個(gè)位計(jì)數(shù)器計(jì)數(shù)到0(0000)時(shí),十位計(jì)數(shù)器的2EN端獲得一個(gè)脈沖下降沿,使十位計(jì)數(shù)器處于計(jì)數(shù)工作狀態(tài),計(jì)入1。當(dāng)十位計(jì)數(shù)器計(jì)數(shù)到2(0010),個(gè)位計(jì)數(shù)器計(jì)數(shù)到4(0100)時(shí),通過與門控制十位計(jì)數(shù)器和個(gè)位計(jì)數(shù)器同時(shí)清零,從而實(shí)現(xiàn)二十四進(jìn)制計(jì)數(shù),如圖13.22所示。圖13.22CD4518構(gòu)成二十四進(jìn)制計(jì)數(shù)器

例13.5試用一塊雙BCD同步十進(jìn)制加法計(jì)數(shù)器CD4518構(gòu)成六十進(jìn)制計(jì)數(shù)器,如圖13.23所示。解:CD4518內(nèi)含兩個(gè)功能完全相同的十進(jìn)制計(jì)數(shù)器。每當(dāng)個(gè)位計(jì)數(shù)器計(jì)數(shù)到9(1001)時(shí),下個(gè)CP脈沖信號到達(dá),即個(gè)位計(jì)數(shù)器計(jì)數(shù)到0(0000)時(shí),十位計(jì)數(shù)器的2EN端獲得一個(gè)脈沖下降沿,使十位計(jì)數(shù)器處于計(jì)數(shù)工作狀態(tài),計(jì)入1。當(dāng)十位計(jì)數(shù)器計(jì)數(shù)到6(0110)時(shí),通過與門控制十位計(jì)數(shù)器清零,從而實(shí)現(xiàn)六十進(jìn)制計(jì)數(shù)。圖13.23CD4518構(gòu)成六十進(jìn)制計(jì)數(shù)器

例13.6試用一塊雙十進(jìn)制計(jì)數(shù)器74LS390構(gòu)成六十進(jìn)制計(jì)數(shù)器,如下圖所示。解:(1)先將圖中1Q0連接1CPB,2Q0連接2CPB,使74LS390接成十進(jìn)制計(jì)數(shù)器。(2)1Q3連接2CPA,每當(dāng)個(gè)位計(jì)數(shù)器計(jì)數(shù)到9(1001)時(shí),下個(gè)脈沖信號到達(dá),即個(gè)位計(jì)數(shù)器計(jì)數(shù)到0(0000)時(shí),十位計(jì)數(shù)器的2CPA端獲得一個(gè)脈沖下降沿,使十位計(jì)數(shù)器處于計(jì)數(shù)工作狀態(tài),計(jì)入1。當(dāng)十位計(jì)數(shù)器計(jì)數(shù)到6(0110)時(shí),通過與門控制十位計(jì)數(shù)器清零,從而實(shí)現(xiàn)六十進(jìn)制計(jì)數(shù)。數(shù)字電子鐘是采用數(shù)字電路對“時(shí)”“分”“秒”數(shù)字顯示的計(jì)時(shí)裝置。與傳統(tǒng)的機(jī)械鐘相比,它具有走時(shí)準(zhǔn)確、顯示直觀、無機(jī)械傳動(dòng)等優(yōu)點(diǎn),廣泛應(yīng)用于電子手表和車站、碼頭、機(jī)場等公共場所的大型電子鐘。13.2數(shù)字電子鐘的電路組成與工作原理知識鏈接秒脈沖發(fā)生器“秒”、“分”、“時(shí)”計(jì)數(shù)器譯碼顯示器校時(shí)電路報(bào)時(shí)電路返回13.2.1電路組成1.秒脈沖發(fā)生電路秒脈沖發(fā)生電路產(chǎn)生頻率為1Hz的時(shí)間基準(zhǔn)信號。數(shù)字電子鐘大多采用32768(215)Hz石英晶體振蕩器,經(jīng)過十五級二分頻,獲得1Hz的秒脈沖,秒脈沖信號發(fā)生電路如圖所示。該電路主要應(yīng)用CD4060。CD4060是十四級二進(jìn)制計(jì)數(shù)器/分頻器/振蕩器,它與外接電阻、電容、石英晶體共同組成215=32768Hz振蕩器,并進(jìn)行十四級二分頻,外加一級D觸發(fā)器(74LS74)二分頻,輸出1Hz的秒時(shí)基信號。

13.2.2電路工作原理圖13.27CD4060的引腳排列圖圖13.28CD4060的內(nèi)部邏輯框圖

2.計(jì)數(shù)器電路“秒”“分”“時(shí)”計(jì)數(shù)器電路均采用雙BCD同步加法計(jì)數(shù)器CD4518,如圖13.29所示的“秒”“分”計(jì)數(shù)器是六十進(jìn)制計(jì)數(shù)器,為便于應(yīng)用8421BCD碼顯示譯碼器工作,“秒”“分”個(gè)位采用十進(jìn)制計(jì)數(shù)器,十位采用六進(jìn)制計(jì)數(shù)器。“時(shí)”計(jì)數(shù)器是二十四進(jìn)制計(jì)數(shù)器,如圖13.30所示。圖13.29“秒”“分”計(jì)數(shù)器

圖13.30“時(shí)”計(jì)數(shù)器

3.譯碼和顯示電路“時(shí)”“分”“秒”的譯碼和顯示電路完全相同,均使用七段顯示譯碼器74LS248直接驅(qū)動(dòng)發(fā)光數(shù)碼管LC5011-11。圖13.31所示為秒位譯碼器顯示電路。74LS248和LC5011-11的引腳排列圖如圖13.32所示。圖13.31秒位譯碼器顯示電路

圖13.3274LS248和LC5011-11的引腳排列圖

4.校時(shí)電路校時(shí)電路如圖13.33所示。“秒”校時(shí)采用等待時(shí)法。正常工作時(shí),將開關(guān)S1撥向VDD位置,不影響與門G1傳送秒計(jì)數(shù)信號。進(jìn)行校對時(shí),將S1撥向接地位置,封閉與門G1,暫停秒計(jì)時(shí)。標(biāo)準(zhǔn)時(shí)間一到,立即將S1撥回VDD位置,開放與門G1?！胺帧焙汀皶r(shí)”校時(shí)采用加速校時(shí)法。正常工作時(shí),S2或S3接地,封閉與門G3或G5,不影響或門G2或G4傳送秒、分進(jìn)位計(jì)數(shù)脈沖。進(jìn)行校對時(shí),將S2、S3撥向VDD位置,秒脈沖通過G2、G3門或G4、G5門直接引入“分”“時(shí)”計(jì)數(shù)器,讓“分”“時(shí)”計(jì)數(shù)器以秒節(jié)奏快速計(jì)數(shù)。待標(biāo)準(zhǔn)分、時(shí)一到,立即將S2、S3撥回接地位置,封鎖秒脈沖信號,開放或門G4、G2對秒、分進(jìn)位計(jì)數(shù)脈沖的傳送圖13.33校時(shí)電路

5.整點(diǎn)報(bào)時(shí)電路整點(diǎn)報(bào)時(shí)電路如圖13.34所示,包括控制和音響兩部分。當(dāng)“分”“秒”計(jì)數(shù)器計(jì)到59分51秒時(shí),自動(dòng)驅(qū)動(dòng)音響電路發(fā)出5次持續(xù)1秒的鳴叫,前4次音調(diào)低,第5次音調(diào)高。最后一次鳴叫結(jié)束,計(jì)數(shù)器正好為整點(diǎn)(00分00秒)。圖13.34整點(diǎn)報(bào)時(shí)電路

（1）控制電路當(dāng)分、秒計(jì)數(shù)器計(jì)到59分51秒QD4QC4QB4QA4=0101QD3QC3QB3QA3=1001QD2QC2QB2QA2=0101QD1