《電工電子實(shí)驗(yàn)與EDA實(shí)踐入門》課件第3章

第3章電子技術(shù)基礎(chǔ)實(shí)驗(yàn)實(shí)驗(yàn)十一單相半波整流電路

實(shí)驗(yàn)十二單相橋式整流電路實(shí)驗(yàn)十三共發(fā)射極單管交流放大電路實(shí)驗(yàn)十四差分放大電路特性測試實(shí)驗(yàn)十五負(fù)反饋放大器性能的測試實(shí)驗(yàn)十六集成運(yùn)算放大器的基本運(yùn)算電路實(shí)驗(yàn)十七集成運(yùn)算放大器的非線性應(yīng)用實(shí)驗(yàn)十八邏輯門電路的測試及應(yīng)用實(shí)驗(yàn)十九編碼器、譯碼器和數(shù)據(jù)選擇器的應(yīng)用實(shí)驗(yàn)二十觸發(fā)器功能測試及應(yīng)用實(shí)驗(yàn)二十一計(jì)數(shù)、譯碼、顯示電路實(shí)驗(yàn)二十二顯示譯碼電路的設(shè)計(jì)實(shí)驗(yàn)二十三六十進(jìn)制分頻、計(jì)數(shù)器實(shí)驗(yàn)二十四集成定時器555的應(yīng)用實(shí)驗(yàn)十一單相半波整流電路

三、實(shí)驗(yàn)內(nèi)容及步驟

(1)按圖3-1連接電路，S1、S2是短路塊。調(diào)節(jié)函數(shù)信號發(fā)生器的輸出電壓，使ui等于7V（有效值）/500Hz正弦交流信號（用哪一種儀表測量交流電壓？）。注意選用“電壓輸出”BNC（一種用于同軸電纜的連接器）插口輸出，虛線框內(nèi)的元件暫時不接入，并先將p、q兩點(diǎn)短接，電容C暫時不接入。圖3-1單相半波整流、濾波、穩(wěn)壓電路

(2)輸出端接負(fù)載電阻R1=3kΩ，測量輸出端的直流電壓平均值，用示波器觀測ui、

uo的波形，并在坐標(biāo)紙上用兩種不同顏色的筆繪出，標(biāo)出縱、橫坐標(biāo)的比例和單位，以及波形峰值點(diǎn)的電壓數(shù)值，如圖3-2所示。

Uo（輸出直流電壓平均值）=_____（V）。圖3-2輸入、輸出電壓的波形

(3)將電容C=10μF接入，R1仍為3kΩ，測量輸出端的直流電壓平均值，用示波器觀測并在直角坐標(biāo)紙上繪出ui、uo的波形，標(biāo)出峰值點(diǎn)的電壓數(shù)值，如圖3-3所示。

Uo（輸出直流電壓平均值）=_____（V）。圖3-3輸入、輸出電壓的波形

(4)電容仍為C=10μF，輸出端改接R1′=300Ω，測量輸出端的直流電壓平均值，用示波器觀測并在直角坐標(biāo)紙上繪出ui、uo的波形，標(biāo)出峰值點(diǎn)的電壓數(shù)值，如圖3-4所示。

Uo（輸出直流電壓平均值）=_____（V）。圖3-4輸入、輸出電壓的波形*(5)斷開p、q兩點(diǎn)的短接導(dǎo)線，暫時斷開濾波電容C，接入電阻R2和穩(wěn)壓管VDz，負(fù)載電阻改回接R1=3kΩ。用示波器觀測輸入、輸出電壓波形并繪制在坐標(biāo)紙上，標(biāo)出峰值點(diǎn)的電壓數(shù)值。

*(6)在上述第（5）步的基礎(chǔ)上，重新接入濾波電容C，重新用示波器觀測輸入、輸出電壓波形并繪出輸出電壓波形，標(biāo)出輸出電壓數(shù)值。五、預(yù)習(xí)內(nèi)容

（1）單相半波（全波）整流濾波電路和穩(wěn)壓管穩(wěn)壓電路原理。

（2）示波器、函數(shù)信號發(fā)生器及交流毫伏表、數(shù)字萬用表的使用方法。

（3）試對本實(shí)驗(yàn)進(jìn)行虛擬仿真實(shí)驗(yàn)。六、實(shí)驗(yàn)思考題

（1）如果二極管短路，輸出電壓Uo（直流電壓平均值）=?

（2）如果輸出端僅接電容C，負(fù)載電阻開路，Uo（直流電壓平均值）=?

（3）觀測輸出電壓的波形，示波器的輸入耦合方式應(yīng)置于什么位置（AC/DC）？

（4）測量輸入電壓和輸出電壓各用什么儀表？（5）在未接入濾波電容時，可能會觀測到輸出電壓的幅值比輸入電壓幅值略小，請分析其原因。

（6）接入濾波電容后，可能會觀測到輸入電壓波形發(fā)生畸變，正半周不再是標(biāo)準(zhǔn)正弦波，輸出電壓波形也相應(yīng)改變。請結(jié)合你學(xué)過的電工學(xué)知識分析這一現(xiàn)象。七、實(shí)驗(yàn)報(bào)告要求

(1)整理整流濾波電路的測試數(shù)據(jù)，與理論值比較，分析誤差原因。

(2)分析負(fù)載電阻的變化對輸出電壓有何影響。

(3)記錄并說明實(shí)驗(yàn)中所用儀器及功能。

(4)回答思考題（1~4題必答，5、6題選答）。實(shí)驗(yàn)十二單相橋式整流電路

一、實(shí)驗(yàn)?zāi)康?/p>

(1)理解橋式整流、電容濾波電路的工作原理，并觀察負(fù)載兩端的電壓波形。

(2)測繪整流電路在無電容濾波和接入電容濾波時的外特性曲線Uab=f（Io）。二、實(shí)驗(yàn)原理

脈動直流電壓再經(jīng)過濾波電路，把其中的交流成分大部分去掉，就可使輸出電壓波形變得較為平直。最簡單的濾波器是用一個大容量的電容器和負(fù)載并聯(lián)；如果要求輸出電壓的脈動更小，可以用π型LC濾波電路。由于具有一定電感量的空心電感體積較大，鐵芯電感又比較重，在負(fù)載電流不大的場合，可用電阻代替電感，組成所謂的π型RC濾波電路，也能達(dá)到較為令人滿意的效果。三、實(shí)驗(yàn)內(nèi)容與步驟

(1)在九孔板上連接π型濾波電路，輸入為A′、B′（S1、S2、S3為短路塊，短路時插入，開路時拔除），并將電流表按正確的極性接入負(fù)載電路（如圖3-5所示）。圖3-5單相橋式整流濾波電路圖

(2)將變壓器整流電路輸出A、B，接到九孔板上濾波電路的輸入A′、B′上。接上電源，在無濾波、僅電容濾波、接入RC組成的π型濾波三種情況下各自調(diào)節(jié)RL，使輸出電流達(dá)到30mA，用示波器分別觀察無濾波器（S1、S2開路，S3短路）、接入電容濾波（S2開路，S1、S3短路）和接入RC組成的π型濾波器（S3開路，S1、S2短路）三種不同情況下的輸出電壓Uab的波形，并將這些波形和電壓值分別描繪和記錄下來，如圖3-6~3-8所示。圖3-6輸出電壓的波形圖3-7輸出電壓的波形圖3-8輸出電壓的波形

(3)作外特性試驗(yàn)：改變負(fù)載電阻RL由大到小，讀取無濾波和接入R、C組成的π型濾波器時，流經(jīng)負(fù)載的電流Io，以及負(fù)載兩端的直流電壓Uab，記錄于表3-1和表3-2中。六、實(shí)驗(yàn)思考題

（1）如果接線時不慎將整流橋中某一個整流二極管接反，會導(dǎo)致什么后果？

（2）在無標(biāo)記的情況下，如何確定單相橋式整流器輸出的兩個端子哪一個是A端，哪一個是B端？（3）我們知道，交流電經(jīng)整流后輸出的脈動直流電壓波形中仍然包含交流分量。在電容C1、C2均接入的情況下，若電阻R1被S3短路，即為電容濾波；若S3開路，電阻R1被接入，即為π型RC濾波。列舉這兩種類型濾波電路各自的優(yōu)點(diǎn)和缺點(diǎn)。七、實(shí)驗(yàn)報(bào)告要求

(1)根據(jù)外特性試驗(yàn)數(shù)據(jù)，作橋式整流電路無濾波器和接入由RC組成的π型濾波器時的外特性曲線Uab=f(Io)于同一坐標(biāo)系中，并對兩者作出比較。

(2)回答思考題。

實(shí)驗(yàn)十三共發(fā)射極單管交流放大電路

一、實(shí)驗(yàn)?zāi)康?/p>

(1)觀察共發(fā)射極單管交流小信號放大電路的參數(shù)變化對電路的靜態(tài)工作點(diǎn)(Q)、交流電壓放大倍數(shù)(Au)和輸出電壓波形的影響。

(2)學(xué)習(xí)交流放大電路靜態(tài)參數(shù)和動態(tài)指標(biāo)的測試方法。(3)了解放大電路失真的類型和產(chǎn)生失真的原因。二、實(shí)驗(yàn)原理

圖3-9為分壓式偏置的單管交流放大電路，與固定偏置的基本放大電路相比，由于引入了直流負(fù)反饋和交流負(fù)反饋，靜態(tài)工作點(diǎn)(Q)和交流電壓放大倍數(shù)(Au)的穩(wěn)定性都有了明顯改善，還提高了電路的輸入電阻ri。圖3-9共發(fā)射極單管交流放大電路這里僅將分壓式偏置放大電路穩(wěn)定靜態(tài)工作點(diǎn)的原理簡述如下：由于實(shí)驗(yàn)所要求靜態(tài)工作點(diǎn)的集電極電流IC僅為

1mA，故靜態(tài)時晶體管VT1的發(fā)射極電位VE只有0.4V左右，靜態(tài)基極電位VB約為1.1V。RB2中的靜態(tài)電流約為

550μA，而流入晶體管的基極靜態(tài)電流為IC/β，大概只有10~20μA，所以基極電位VB主要由RW的一部分加上

RB1與RB2分壓決定，基本上不受溫度影響。若由于溫度、電源電壓波動、元件參數(shù)變化引起IC增加，則IE也相應(yīng)增加，發(fā)射極電位VE也會隨之上升，導(dǎo)致凈輸入電壓UBE=VB－VE減小，從而使IB自動減小，IC也跟著減小恢復(fù)到差不多原來的水平，這樣就可基本保持靜態(tài)工作點(diǎn)(Q)的穩(wěn)定。如果各種原因引起IC減小，則變化過程使IB自動增加，IC仍會恢復(fù)到接近原來的水平。調(diào)節(jié)RW可改變VT1的基極靜態(tài)電流，以合理設(shè)置靜態(tài)工作點(diǎn)。VT1的集電極電阻RC的大小影響VT1的靜態(tài)集-射電壓UCE和交流電壓放大倍數(shù)Au。當(dāng)靜態(tài)工作點(diǎn)不合適時，將容易引起交流輸出信號失真。本實(shí)驗(yàn)通過觀察RW、RC變化對放大器性能的影響，了解交流放大電路的工作

特點(diǎn)。三、實(shí)驗(yàn)內(nèi)容及步驟

(1)按原理圖3-9連接電路（輸入電壓ui和負(fù)載電阻RL暫不接入），RC接3kΩ。

(2)調(diào)整靜態(tài)工作點(diǎn)，調(diào)節(jié)RW使URC=3V，然后保持RW不動。

(3)令輸入電壓ui為有效值等于10mV、頻率1kHz的正弦交流信號，用示波器觀察輸出信號uo是否失真（如有失真微調(diào)RW消除失真）。

(4)觀察電路參數(shù)變化對交流放大電路的影響。

按表3-3所列各種條件改變參數(shù)，用示波器觀測放大電路的輸出電壓uo波形和幅值，用數(shù)字萬用表直流檔測量靜態(tài)參數(shù)URB1、

URB2、

UCE、URC，用交流毫伏表測量輸出電壓有效值Uo，并將觀察波形及測試值記錄在表3-3中。

(5)觀察發(fā)射極電容CE對電壓放大倍數(shù)的影響。在表

3-3第三種情況的條件下（URC=5.1V，RC=5.1kΩ，RL開路），去除發(fā)射極電容CE，測量輸出電壓Uo并作記錄：Uo=_____（V）。

(6)在RC為3kΩ、RL開路的狀態(tài)下，增加輸入信號有效值至50mV，分別調(diào)節(jié)RW增大、減小，至出現(xiàn)失真，記錄失真波形，如圖3-10所示，并分析是飽和失真還是截止失真。圖3-10非線性失真的圖像五、預(yù)習(xí)內(nèi)容

（1）示波器、信號發(fā)生器和交流毫伏表的使用方法。（2）分壓式偏置單管放大電路的工作原理，思考電路參數(shù)的改變對電路靜態(tài)工作點(diǎn)、電壓放大倍數(shù)各有什么影響？如靜態(tài)工作點(diǎn)不合適，對輸出信號有何影響？

（3）實(shí)驗(yàn)內(nèi)容中的各項(xiàng)測試要求和方法。六、實(shí)驗(yàn)思考題

（1）電路中RB1的作用是什么？能否省去？

（2）RE2的值對交流放大倍數(shù)有無影響？為什么？

（3）測試靜態(tài)參數(shù)和測試輸入、輸出電壓各用什么儀表？為什么？七、實(shí)驗(yàn)報(bào)告要求

(1)整理測試數(shù)據(jù)和波形圖，說明失真波形的類型（截止或飽和）及原因。

(2)總結(jié)RW、RC、RL變化對靜態(tài)工作點(diǎn)、電壓放大倍數(shù)和輸出波形的影響。

(3)根據(jù)電路參數(shù)估算電壓放大倍數(shù)并與實(shí)測值比較.

(4)記錄實(shí)驗(yàn)中使用的儀器名稱及型號。實(shí)驗(yàn)十四差分放大電路特性測試

一、實(shí)驗(yàn)?zāi)康?/p>

(1)了解差分放大電路的工作原理。

(2)學(xué)習(xí)差分放大電路性能指標(biāo)的測試方法。

(3)學(xué)習(xí)用函數(shù)信號發(fā)生器和示波器測量電路傳輸特性的方法。二、實(shí)驗(yàn)原理

所謂零點(diǎn)漂移，就是當(dāng)電路的輸入信號為零時，由于環(huán)境溫度、電源電壓、元件參數(shù)的變化，輸出發(fā)生緩慢的、不規(guī)則的變化。有時以至于有效信號被零點(diǎn)漂移“湮沒”，無法區(qū)分有效信號和放大器本身的漂移。

克服零點(diǎn)漂移最有效的辦法是采用差分放大電路。典型的差分放大電路如圖3-11所示。圖3-11典型差分放大電路差分放大電路由左、右兩部分結(jié)構(gòu)完全對稱的共發(fā)射極放大電路構(gòu)成。晶體管VT1和VT2的參數(shù)要盡量相同，RB和RC的阻值分別相等，VT1和VT2的發(fā)射極經(jīng)共用的發(fā)射極電阻RE連接到負(fù)電源UEE。電路的輸入分別是ui1和ui2，整個電路的輸入為ui=ui1－ui2

。若ui1和ui2大小相等，極性相同，則稱為是一對共模信號；若ui1和ui2大小相等，極性相反，則稱為是一對差模信號。如果是一對大小不等的任意信號，稱比較信號，可表示為一對共模信號分量和差模信號分量的代數(shù)和。例如：ui1=12mV，ui2=8mV，則ui1=10mV+2mV，ui2=10mV－

2mV。這里10mV是共模信號分量，而±2mV是差模信號分量。任何會引起差分電路對稱的兩個部分的電壓、電流起相同變化的因素，例如外界的溫度變化，電源電壓的變化等，都可以看做是在輸入端施加了一對共模信號；而一對差模信號，或一對任意信號中的差模分量，則才是有用信號。差分電路利用對稱性和俗稱“長尾電阻”的發(fā)射極電阻

RE可以有效地抑制共模信號，放大差模信號。其中利用對稱性抑制共模信號僅在雙端輸出時有效，單端輸出時并不能利用對稱性抑制共模信號，而主要依靠“長尾電阻”的負(fù)反饋?zhàn)饔靡种乒材Ｐ盘枴Σ钅Ｐ盘栆鸬陌l(fā)射極電流的信號分量IE1和IE2，由于極性相反，互相抵消，“長尾

電阻”對差模信號的放大沒有抑制作用。從這一方面考慮，我們希望“長尾電阻”RE的阻值越大越好。但是RE阻值越大，其靜態(tài)直流壓降就越大，會減小輸出信號的動態(tài)范圍。由于負(fù)電源的電壓是有限的，所以提高RE的阻值受到限制。在放大區(qū)，輸出特性曲線是一族近似等距而略向上傾斜的平行線，這意味著UCE變化很大時而IC卻變化很小，即其動態(tài)等效電阻：Req=ΔUCE/ΔIC很大，但是其直流電阻R=UCE/IC卻比較小。圖3-12的下半部就是這樣一種電流源，晶體管VT3、VT4組成了所謂的比例電流源，調(diào)節(jié)RW2可以調(diào)節(jié)VT3的電流大小，由于存在較強(qiáng)的電流負(fù)反饋，IE3將十分穩(wěn)定。圖3-12差分放大電路原理圖圖3-12為具有恒流源的差分放大器，其中VT1與VT2、VT3與VT4的特性基本相同，電路參數(shù)也完全對稱，所以能有效抑制溫度變化、電源波動等因素引起的等效共模輸入，而對差模輸入有穩(wěn)定的放大能力，具有較好的性能指標(biāo)。電路的信號輸入、輸出方式可以有單端輸入單端輸出、單端輸入雙端輸出、雙端輸入單端輸出、雙端輸入雙端輸出四種。差分放大器的傳輸特性是指電路在差模信號輸入時，差分對管的集電極電流iC隨輸入電壓ui變化的規(guī)律。由于差分對管的iC變化將引起集電極電壓uC線性變化，所以傳輸特性又可以用uC與ui的關(guān)系來描述。傳輸特性直觀地反映了差分放大電路的對稱性和工作狀態(tài)，有助于合理設(shè)置靜態(tài)工作點(diǎn)和調(diào)整電路的對稱性。差分放大器的傳輸特性曲線的大體形狀如圖3-13所示，曲線Ⅰ表示同相輸入的傳輸特性，曲線Ⅱ表示反相輸入的傳輸特性?？拷c(diǎn)的線性段的斜率反映了差分放大器的放大倍數(shù)。隨著輸入信號的增大，進(jìn)入非線性區(qū)，輸出逐漸飽和。實(shí)驗(yàn)測試電路傳輸特性的方法可以采用逐點(diǎn)測試法，即逐步改變輸入ui的值，測試相應(yīng)的集電極電壓uC，然后根據(jù)測試的數(shù)據(jù)描出傳輸特性曲線。也可以采用圖形測試法，輸入ui為周期性的鋸齒波信號，示波器采用X/Y顯示方式，把ui作為示波器的X軸掃描信號，示波器的Y軸觀察集電極電壓uC，就能在示波器的屏幕上直接觀察到電路輸入、輸出的傳輸特性曲線圖像。本實(shí)驗(yàn)中將學(xué)習(xí)用圖形法測試差分放大器的傳輸特性曲線。圖3-13差分放大器的傳輸特性曲線三、實(shí)驗(yàn)內(nèi)容及步驟

連接電源，注意極性及幅值，±12V工作電源的接法見圖3-14所示。圖3-14正負(fù)12V電源接法（1）零點(diǎn)調(diào)節(jié)。B、C輸入端接地，調(diào)節(jié)電位器

RW1使雙端輸出電壓uo＝0V。

(2)調(diào)節(jié)靜態(tài)工作點(diǎn)。調(diào)節(jié)RW2使IE3=1mA（怎樣測量？），測量差分對管VT1、VT2中各極對地電壓，填入表3-4中。*(3)測試差分放大電路單端輸入、單端輸出的放大倍數(shù)。L1接地，負(fù)載RL=RL1，構(gòu)成單端輸出電路。輸入端

C接地、B端輸入頻率為1kHz的正弦交流信號ui（J2短路片拔掉）。

ui的有效值分別等于表3-5各項(xiàng)數(shù)值，測量輸出電壓uo的有效值。計(jì)算單端輸入、單端輸出差模放大倍數(shù)Au。

(4)測試差分放大電路單端輸入、雙端輸出的差模放大倍數(shù)。

L1接L2，負(fù)載電阻RL=RL1+RL2，構(gòu)成雙端輸出電路。通過電位器RWi調(diào)節(jié)直流信號ui。輸入端B接A，C接地，電路輸入單端直流差模信號。調(diào)節(jié)RWi使uid分別等于表3-6各項(xiàng)數(shù)值，測試相應(yīng)的雙端輸出電壓uod（=UC1－UC2）。計(jì)算單端輸入、雙端輸出差模放大倍數(shù)平均值A(chǔ)ud。

(5)測試差分放大電路雙端輸出時的共模放大倍數(shù)。

電路仍為雙端輸出方式，注意到圖3-12最右邊J3的A點(diǎn)和左邊J2的A點(diǎn)是同一點(diǎn)。輸入B、C同連A點(diǎn)，并將J1接成8.2kΩ與20kΩ并聯(lián)，調(diào)節(jié)RWi，輸入2V的共模直流信號uic，測試雙端共模輸出電壓uoc=_____V。

計(jì)算共模放大倍數(shù)Auc=uoc/uic=_____。

計(jì)算共模抑制比CMPR=Aud/Auc=_____。*(6)圖形法測試差分放大器的傳輸特性曲線。

輸入ui為周期性的鋸齒波信號，示波器采用X/Y顯示方式，把ui作為示波器的X軸掃描信號，示波器的Y軸觀察集電極電壓uC，就能在示波器的屏幕上直接觀察到差分電路輸入、輸出的傳輸特性曲線圖。五、預(yù)習(xí)內(nèi)容

（1）差分放大電路的工作原理及特點(diǎn)，分析差分放大電路單端輸入時，單端輸出放大倍數(shù)和雙端輸出放大倍數(shù)的關(guān)系。

（2）考慮滿足實(shí)驗(yàn)要求的測試方法。

（3）考慮實(shí)驗(yàn)步驟（2）中，怎樣采用測電壓的方法觀察電流IE3是否達(dá)到1mA。六、實(shí)驗(yàn)思考題

(1)如果取消RW1，問傳輸特性曲線可能有怎樣的變化?

(2)實(shí)驗(yàn)步驟(4)中，如果輸入是1kHz交流正弦差模信號，如何測試雙端輸出信號？（采用什么儀器？怎樣測？）七、實(shí)驗(yàn)報(bào)告要求

(1)整理實(shí)驗(yàn)測試數(shù)據(jù)。

（2）根據(jù)實(shí)驗(yàn)數(shù)據(jù)作差分放大電路單端輸入、單端輸出和單端輸入、雙端輸出特性曲線于同一坐標(biāo)中。

（3）根據(jù)傳輸特性曲線求該電路輸出電壓的線性范圍。（4）回答思考題。

實(shí)驗(yàn)十五負(fù)反饋放大器性能的測試

二、實(shí)驗(yàn)原理

圖3-15是兩級交流負(fù)反饋放大電路，反饋電阻Rf跨接在輸入、輸出回路之間形成兩者間反饋通路。當(dāng)f端與Ex端相連時，Rf通過C4接地，交流信號沒有反饋?zhàn)饔?，電路處于開環(huán)狀態(tài)。當(dāng)f端與Ey端相連時，電路閉環(huán)。

Rf將輸出電壓uo的一部分反饋回輸入回路：其中，F(xiàn)表示了反饋量的大小，稱反饋深度或反饋系數(shù)。由于反饋信號直接取自輸出電壓uo，同時uf在輸入回路中與輸入信號ui串聯(lián)，變化極性相反，所以本實(shí)驗(yàn)電路的反饋類型為電壓串聯(lián)負(fù)反饋。圖3-15兩級交流負(fù)反饋放大電路三、實(shí)驗(yàn)內(nèi)容及步驟

1.靜態(tài)工作點(diǎn)的調(diào)節(jié)

(1)按實(shí)驗(yàn)電路要求正確連接工作電源。f－Ex相連，電路開環(huán)；斷開RL，電路不接負(fù)載。

(2)uis輸入頻率為1kHz，有效值為10mV的正弦交流信號。分別調(diào)節(jié)RW1、RW2，使輸出電壓沒有明顯失真。按表3-7測量并記錄各項(xiàng)靜態(tài)參數(shù)。

2.f－Ex相連，測量開環(huán)放大電路的性能

(1)測量函數(shù)信號發(fā)生器的輸入電壓有效值Uis=__(V);

(2)測量開環(huán)放大電路的輸入電壓有效值Ui=_____(V)；

（3）測量開環(huán)空載輸出電壓有效值UOC=_____(V)；

（4）接入負(fù)載RL，測電路開環(huán)帶負(fù)載時的輸出電壓有效值UOL=_____(V)；

（5）斷開RL，測量電路開環(huán)空載時的下限頻率fL=_____Hz，上限頻率fH=_____Hz。

3.f-Ey相連，電路閉環(huán)，測量放大電路的閉環(huán)性能

(1)測量函數(shù)信號發(fā)生器的輸入電壓有效值Uisf=___(V);

(2)測量閉環(huán)放大電路的輸入電壓有效值Uif=_____(V)；

（3）測量閉環(huán)空載輸出電壓有效值UOCf=_____(V)；

（4）接入負(fù)載RL，測電路閉環(huán)帶負(fù)載時的輸出電壓有效值UOLf=_____(V)；

（5）斷開RL，測量電路閉環(huán)空載時的下限頻率fLf=_____Hz，上限頻率fHf=_____Hz。四、實(shí)驗(yàn)設(shè)備及器材

雙蹤示波器，函數(shù)信號發(fā)生器，交流毫伏表，數(shù)字萬用表，負(fù)反饋放大電路實(shí)驗(yàn)板，直流穩(wěn)壓電源。

五、預(yù)習(xí)內(nèi)容

(1)放大電路電壓放大倍數(shù)、輸入電阻、輸出電阻、通頻帶寬度的概念和計(jì)算方法。

(2)示波器、函數(shù)信號發(fā)生器和交流毫伏表的使用方法。

(3)負(fù)反饋放大電路的工作原理及交流負(fù)反饋對放大電路性能指標(biāo)的影響。七、實(shí)驗(yàn)報(bào)告要求

(1)根據(jù)實(shí)驗(yàn)步驟(2)測試數(shù)據(jù)分別計(jì)算電路開環(huán)時的空載和負(fù)載電壓放大倍數(shù)AuC、AuL，輸入電阻ri、輸出電阻ro和通頻帶寬度Δf。

(2)根據(jù)實(shí)驗(yàn)步驟(3)測試數(shù)據(jù)計(jì)算電路閉環(huán)時的空載和負(fù)載電壓放大倍數(shù)AuCf、AuLf，輸入電阻rif、輸出電阻rof和通頻帶寬度Δff。實(shí)驗(yàn)十六集成運(yùn)算放大器的基本運(yùn)算電路

1.反相比例運(yùn)算電路

圖3-16（a）是直流穩(wěn)壓電源的兩路輸出構(gòu)成正負(fù)15V電源的接法。從圖3-16（b）可以得到Ui1和Ui2兩路直流電壓信號，將用來作為運(yùn)算電路的輸入。圖3-16正負(fù)15V工作電源（a）和輸入信號電壓的連接(b)圖3-17所示為反相比例運(yùn)算放大器電路，在理想條件下，它的輸出電壓與輸入電壓間的關(guān)系為閉環(huán)電壓放大倍數(shù)為(3-2)(3-3)圖3-17反相比例運(yùn)算電路靜態(tài)時同相端和反相端輸入信號電壓均為0，輸出電壓也應(yīng)等于0，均相當(dāng)于接地。由于負(fù)電源UEE的正端也接地，兩個輸入端都有很小的靜態(tài)電流流入，此時輸出端也有一電流經(jīng)反饋電阻RF流入反相輸入端，故反饋電阻RF和連接反相端的其他電阻是并聯(lián)關(guān)系。

2.反相加法運(yùn)算電路

圖3-18為反相加法運(yùn)算放大器電路。它可有N個輸入端，能夠?qū)個電壓輸入信號進(jìn)行代數(shù)相加的運(yùn)算。在僅有2個輸入的情況下，輸出電壓與輸入電壓間的關(guān)系為(3-4)圖3-18反相加法運(yùn)算電路

3.同相比例運(yùn)算電路

圖3-19為同相比例運(yùn)算電路。在理想條件下，它的輸出電壓與輸入電壓間的關(guān)系為(3-5)如果R1等于無窮大，或RF等于零，則此時Uo=Ui,即輸出電壓等于輸入電壓，則稱該電路為同相跟隨器或電壓跟隨器。圖3-19同相比例運(yùn)算電路

4.減法運(yùn)算電路

圖3-20為減法運(yùn)算電路。若R1=R2，R3=RF，則它的輸出電壓與輸入電壓間的關(guān)系為(3-6)圖3-20減法運(yùn)算電路

5.積分運(yùn)算電路

圖3-21為積分運(yùn)算電路，它的輸出電壓與輸入電壓間的關(guān)系近似為增加的電阻RF是為了電路更加穩(wěn)定。(3-7)圖3-21積分運(yùn)算電路

6.微分運(yùn)算電路

圖3-22為微分運(yùn)算電路，它的輸出電壓與輸入電壓間的關(guān)系近似為(3-8)圖3-22微分運(yùn)算電路三、實(shí)驗(yàn)內(nèi)容及步驟

1.反相比例運(yùn)算電路

（1）+15V、－15V工作電源接法見圖3-16（a）所示。注意：電源的地與電路中的地要接通。（2）電路調(diào)零。所有輸入電阻接地（Ui=0）。即按圖3-16（a）、圖3-17連接電路，Ui1接地。給運(yùn)放加上正負(fù)15V電源，注意不能搞錯極性。用小螺絲刀調(diào)節(jié)調(diào)零電位器，使輸出電壓Uo為零或者接近零（零點(diǎn)調(diào)好后不可隨便變動調(diào)零電位器）。（3）按圖3-16、圖3-17連接反相比例放大器電路，

調(diào)節(jié)電位器RW1使反相輸入端的輸入信號電壓Ui1如表3-8

所示，測試并記錄相應(yīng)的輸出電壓Uo，計(jì)算反相電壓放大倍數(shù)。

2.反相加法運(yùn)算電路

按圖3-16、圖3-18連接反相加法器電路，調(diào)節(jié)電位器RW1和RW2使反相加法器的輸入信號電壓Ui1、Ui2如表3-9所示，測試并記錄相應(yīng)的輸出電壓Uo，計(jì)算理論值。

3.同相比例運(yùn)算電路

按圖3-16、圖3-19連接同相比例放大器電路，調(diào)節(jié)電位器RW1使同相輸入端的輸入信號電壓Ui1如表3-10所示，

測試并記錄相應(yīng)的輸出電壓Uo，計(jì)算同相電壓放大倍數(shù)。

4.減法運(yùn)算電路(又稱差動運(yùn)算電路)

按圖3-16、圖3-20連接差動放大器電路，調(diào)節(jié)電位器RW1和RW2使差動放大器的輸入信號電壓Ui1、Ui2如表3-11所示，測試并記錄相應(yīng)的輸出電壓Uo，計(jì)算理論值。實(shí)驗(yàn)十七集成運(yùn)算放大器的非線性應(yīng)用

單限電壓比較器（電路如圖3-23所示）是將輸入電壓信號ui與某個參考電壓UR進(jìn)行比較的電路，輸入電壓信號ui和參考電壓（基準(zhǔn)電壓）UR分別接到運(yùn)放的兩個輸入端而整個電路開環(huán)；雙限電壓比較器（電路如圖3-24所示）又稱滯回電壓比較器、施密特觸發(fā)器，是利用正反饋改變運(yùn)放同相輸入端的比較電壓U+的大小，從而提高電路的抗干擾能力以及輸出波形的前后沿陡度。三、實(shí)驗(yàn)內(nèi)容及步驟

1.單限電壓比較器

按圖3-23接線。VDz是雙向穩(wěn)壓管。輸入電壓信號ui為有效值Ui=2V，頻率為1000Hz的正弦波。參考電壓（基準(zhǔn)電壓）UR分別為0和±1.5V時，用雙蹤示波器同時觀察ui和uo的波形，并用不同顏色的筆繪制在坐標(biāo)紙上。圖3-23單限電壓比較器

2.滯回電壓比較器

按圖3-24接線。

R1=R2=30kΩ，R3=1kΩ,RF=100kΩ,VDz為2DW7，輸入電壓信號ui為有效值Ui=4V，頻率為1000Hz的正弦波。參考電壓（基準(zhǔn)電壓）UR分別為0和±1.5V時，用雙蹤示波器同時觀察ui和uo的波形，測量比較器翻轉(zhuǎn)前后同相輸入端的電壓U

+′和U

+″，并繪制在坐標(biāo)紙上。圖3-24滯回電壓比較器七、實(shí)驗(yàn)報(bào)告要求

(1)整理各項(xiàng)測試的記錄數(shù)據(jù)，并根據(jù)各運(yùn)算電路的參數(shù)計(jì)算理論值與實(shí)驗(yàn)結(jié)果比較，分析誤差原因。

(2)根據(jù)實(shí)驗(yàn)步驟２的結(jié)果，在圖3-25中分別畫出滯回電壓比較器的波形圖（輸入和輸出用兩種不同顏色表示）和電壓傳輸特性。

(3)回答思考題。圖3-25滯回電壓比較器的波形圖和電壓傳輸特性

實(shí)驗(yàn)十八邏輯門電路的測試及應(yīng)用

一、實(shí)驗(yàn)?zāi)康?/p>

(1)掌握常用邏輯門電路的邏輯符號及邏輯功能。

(2)了解74LS系列TTL門電路基本參數(shù)和特性。學(xué)習(xí)TTL“與非”門的電壓傳輸特性和邏輯功能的測試方法。二、實(shí)驗(yàn)原理

門電路是數(shù)字電路中最基本的單元。門電路的輸出與輸入存在一定的邏輯關(guān)系，故又稱為邏輯門電路。最基本的門電路是“與”門、“或”門和“非”門。基本門電路經(jīng)組合可構(gòu)成各種復(fù)合門電路，例如“與非”門、“或非”門、“與或非”門、“異或”門、“同或”門等等。數(shù)字電路的基本單元和部件，包括各種邏輯門電路，早已集成化，并且有多種不同的制造工藝。典型的是TTL（晶體管-晶體管邏輯）和CMOS（互補(bǔ)金屬氧化物半導(dǎo)體場效應(yīng)管）制造工藝。TTL門電路工作速度高，帶負(fù)載能力強(qiáng)，不易損壞，實(shí)驗(yàn)中使用較多的是74LS系列，其電源電壓為+5V。用CMOS工藝制成的集成電路電源范圍寬，為3~18V，抗干擾能力強(qiáng)，功耗小，非常省電，經(jīng)多年技術(shù)改進(jìn)，CMOS芯片的工作速度已達(dá)到與TTL相當(dāng)?shù)乃?，但其輸出電流較小。

1.TTL“與非門”的電壓傳輸特性

電壓傳輸特性是指門電路的輸出電壓Uo與輸入電壓Ui之間的關(guān)系。以TTL“與非門”為例，其測試方法是：將待測“與非”門的一個輸入端的電壓從零逐漸增大，其余輸入端接高電平，記錄輸入、輸出電壓的值，描繪在坐標(biāo)紙上，我們可以得到用圖形表示的電壓傳輸特性如圖3-26所示。圖3-26

TTL與非門電壓傳輸特性（1）輸出高電平UOH。UOH

是指有一個以上的輸入端為低電平，輸出端開路時的輸出電平，即特性曲線ab

段的電壓值。TTL74LS系列規(guī)定UOH≥2.7V。負(fù)載輕（輸出電流小）時實(shí)際輸出電壓值較高，負(fù)載重（輸出電流大）時輸出電壓值會下降，一般典型值為3.6V。（2）輸出低電平UOL。UOL是指輸入端全為高電平，輸出端接額定負(fù)載時的輸出電平，即特性曲線de段的

電壓值。TTL74LS系列規(guī)定UOL≤0.5V，負(fù)載輕時實(shí)際輸出電壓值較低，負(fù)載重時輸出電壓值會略有上升，一般典型值為0.3V。（3）閾值電壓UT。輸出電壓從高電平轉(zhuǎn)為低電平所對應(yīng)的輸入電壓，稱為閾值電壓或門檻電壓，用UT表示，在圖3-26中，UT≈1.2V~1.3V。（4）關(guān)門電平Uoff和開門電平Uon。在保證輸出為“1”（高電平）時所允許的最大輸入低電平電壓（UILmax）稱為關(guān)門電平Uoff。TTL74LS系列規(guī)定Uoff為0.8V。在保證輸出為“0”（低電平）時所允許的最小輸入高電平電壓（UIHmin）稱為開門電平Uon

。TTL74LS系列規(guī)定Uon為

2.0V。（5）噪聲容限（NoiseMargin）。邏輯門電路在實(shí)際應(yīng)用中，往往前級門的輸出就是后級門的輸入。門電路的輸入端常常會出現(xiàn)干擾電壓，又稱噪聲電壓（Noise）。通常我們把不至于破壞門電路輸出邏輯狀態(tài)所允許的最大干擾電壓值叫做噪聲容限。噪聲容限大，說明抗干擾能力強(qiáng)。

UNH=UOHmin－Uon為輸入高電平噪聲容限，對于TTL74LS系列，UNH=2.7－2.0=0.7V。同樣地，UNL=Uoff－UOLmax為輸入低電平噪聲容限，對于TTL74LS系列，UNL=0.8－0.5=0.3V。（6）扇出系數(shù)N。扇出系數(shù)是指一個門電路在保證一定的輸出電平的前提下，能夠帶的同類門電路的最大數(shù)目。

通常對TTL74LS系列門電路，N大于8；對CMOS電路，

N可以更大。

2.數(shù)字集成電路使用常識

（1）引腳識別和芯片介紹。將半圓型凹口向上（若無半圓型凹口，則在左上角有一圓點(diǎn)記號），左上角起為1腳，逆時針方向逐腳升序遞增直到右上角的14腳，引腳排

列如圖3-27所示。VCC接電源+5V，GND接電源負(fù)（－）端。切記電源不可接反，如果電源接反，可能要燒壞芯片。

74LS00內(nèi)部有四個獨(dú)立的2輸入端的與非門，74LS86內(nèi)部則是四個獨(dú)立的2輸入端的異或門。對其中任意一個門，A、B為輸入端，Y為輸出端。前綴數(shù)字代表門的序號。電源VCC和地GND是四個門共用的。在電路邏輯圖中，電源VCC和地GND一般均省略不畫。圖3-27

74LS00/74LS86引腳排列（2）空余端處理。輸入端懸空容易接受干擾，故建議空余輸入端接固定電平（CMOS電路空余輸入端不允許懸空）：若為與門、與非門，空余輸入端應(yīng)接高電平，即直接接VCC，或經(jīng)電阻接VCC。若為或門、或非門，空余輸入端應(yīng)接低電平，即直接接GND。由于A·A=A、A+A=A，故不論是與門、與非門、或門、或非門，若前級門的驅(qū)動能力足夠，空余輸入端均可與同一邏輯門的已使用的某個輸入端并聯(lián)。

3．基于SSI的組合邏輯電路的分析和設(shè)計(jì)流程

分析流程：根據(jù)邏輯圖，逐級寫出邏輯關(guān)系表達(dá)式，運(yùn)用邏輯代數(shù)進(jìn)行化簡和轉(zhuǎn)換，（也可使用卡諾圖進(jìn)行化簡）然后列出真值表，分析輸入、輸出邏輯變量間的邏輯關(guān)系，最后結(jié)合背景信息，確定其邏輯功能。設(shè)計(jì)流程：根據(jù)題目要求的邏輯功能，確定輸入、輸出邏輯變量及其取值定義，列出真值表，寫出邏輯關(guān)系表達(dá)式，運(yùn)用邏輯代數(shù)知識進(jìn)行化簡，結(jié)合題目要求的或?qū)嶋H使用的邏輯門電路的類型進(jìn)行必要的轉(zhuǎn)換，最后畫出邏輯圖。三、實(shí)驗(yàn)內(nèi)容及步驟

1.74LS00TTL“與非門”電壓傳輸特性測試將TTL“與非門”電路按圖3-28接線。調(diào)節(jié)輸入電壓Ui，測量并記錄輸出電壓Uo，填入表3-12中，并繪在坐標(biāo)紙上。圖3-28與非門電壓傳輸特性測試

2.74LS00TTL“與非門”邏輯功能測試

（1）將“與非”門輸入端A、B分別接邏輯開關(guān)S1、S2，輸出端Y接發(fā)光二極管L，令輸入端A、B的狀態(tài)分別為00，01，10，11（高電平為1），記錄對應(yīng)的輸出端Y的邏輯狀態(tài)（燈亮為1），填入表3-13左欄中。（2）將“與非”門任一輸入端（設(shè)為A）接邏輯開關(guān)S，另一輸入端（設(shè)為B）接頻率為1kHz的TTL方波。用示波器觀察并記錄輸入、輸出波形，填入表3-13的中間欄里。（3）將“與非”門任一輸入端（設(shè)為A）懸空，另一輸入端（設(shè)為B）分別經(jīng)200Ω和10kΩ電阻接地，輸出端Y接發(fā)光二極管L，觀察并記錄相應(yīng)的輸出狀態(tài)，填入表3-13右欄中。

3.組合邏輯電路分析

按圖3-29的邏輯圖和相應(yīng)的集成電路芯片管腳圖連線。電路輸入端A、B、C連接數(shù)字邏輯實(shí)驗(yàn)箱的邏輯電平開關(guān)，電路輸出端S、Co連接數(shù)字邏輯實(shí)驗(yàn)箱的發(fā)光二極管；將芯片的VCC端接+5V電源的正極性端，GND接電源的負(fù)極性端，打開數(shù)字邏輯實(shí)驗(yàn)箱的電源開關(guān)。圖3-29由邏輯門構(gòu)成的組合邏輯實(shí)驗(yàn)電路

4.用2片4-2輸入與非門74LS00設(shè)計(jì)一個三人表決器

三人對某事項(xiàng)表決，贊成為“1”，不贊成為“0”。若贊成過半，事項(xiàng)通過為“1”，否則為“0”。列出真值表，寫出邏輯表達(dá)式，并化成全部為2輸入的與非-與非式。根據(jù)74LS00的引腳排列畫出邏輯連線圖，用數(shù)字邏輯實(shí)驗(yàn)箱的電平開關(guān)作輸入，發(fā)光二極管作為輸出，連接電路并驗(yàn)證。五、預(yù)習(xí)內(nèi)容

（1）邏輯代數(shù)的基本公式和基本定理。

（2）認(rèn)真閱讀有關(guān)數(shù)字電路實(shí)驗(yàn)箱的使用方法。

（3）根據(jù)圖3-29的實(shí)驗(yàn)電路邏輯圖列出其真值表，并寫出邏輯表達(dá)式。

（4）用SSI（小規(guī)模集成電路）構(gòu)成的組合邏輯電路的設(shè)計(jì)步驟。七、實(shí)驗(yàn)報(bào)告要求

(1)根據(jù)表3-12的數(shù)據(jù)，在坐標(biāo)紙上畫出TTL“與非門”電壓傳輸特性曲線。

(2)根據(jù)圖3-29實(shí)驗(yàn)電路的真值表，寫出邏輯表達(dá)式，分析其邏輯功能。

(3)在實(shí)驗(yàn)思考／設(shè)計(jì)題中選作一題。實(shí)驗(yàn)十九編碼器、譯碼器和數(shù)據(jù)選擇器的應(yīng)用

二、實(shí)驗(yàn)原理

1．芯片介紹

（1）74LS148。它是8-3線優(yōu)先編碼器，其功能表如表3-15所示。它可以對8個開關(guān)量輸入進(jìn)行三位二進(jìn)制編碼。

74LS148有16個引腳，如圖3-30(a)所示。除去電源VCC和地GND，還有8個開關(guān)量輸入I0~I7，選通輸入端ST，3位編碼輸出Y0~Y2，選通輸出端YS和擴(kuò)展輸出端

YEX。選通輸入ST等于使能，選通輸出YS在多片74LS148級聯(lián)時傳遞選通信號。擴(kuò)展輸出信號YEX的實(shí)際意義是輸出編碼有效。需要注意的是，74LS148的所有輸入輸出均為低電平有效。圖3-3074LS148、74LS138、74LS153的引腳排列（2）74LS138。它是3-8線譯碼器，也有16個引腳，如圖3-30(b)所示。除去電源VCC和地GND，還有8個開關(guān)量輸出Y0~Y7，低電平有效。3個譯碼輸入（也有資料稱為地址輸入）C、B、A，其中C為高位，A為低位。還有3個使能端：G1為高電平有效，而G2A、G2B為低電平有效。其功能表如表3-16所示。（3）74LS153。它是雙四選一數(shù)據(jù)選擇器，也有16個引腳，如圖3-30(c)所示。它分成完全相同的2個數(shù)據(jù)選擇器，分別冠以前綴1或2；Ｇ為使能端，低有效；C0~C3為數(shù)據(jù)輸入端；Y為數(shù)據(jù)輸出端；B、A是兩個選擇器共同的選擇端：BA分別等于00、01、10、11時，Y對應(yīng)接通C0、C1、C2、C3。每個部分相當(dāng)于一個單刀四擲開關(guān)，故數(shù)據(jù)選擇器又叫多路選擇器或多路開關(guān)。B、A控制Y接通C0、C1、C2、C3中的一路。其等效功能圖如圖3-31所示，功能表如表3-17所示。圖3-31數(shù)據(jù)選擇器等效功能圖

2.譯碼編碼實(shí)驗(yàn)電路圖

譯碼編碼實(shí)驗(yàn)電路圖如圖3-32所示。圖3-32譯碼編碼實(shí)驗(yàn)電路圖三、實(shí)驗(yàn)內(nèi)容及步驟

(1)按圖3-32接線，D0~D3接數(shù)字電路實(shí)驗(yàn)箱的電平按鍵開關(guān)，輸出L1、L2接發(fā)光二極管，3位編碼輸出Y0~Y2分別接中部帶譯碼器的數(shù)碼管1，2，4輸入端，數(shù)碼管端子8接地。數(shù)電實(shí)驗(yàn)箱內(nèi)部已經(jīng)為這兩個數(shù)碼管設(shè)計(jì)連接了

譯碼驅(qū)動電路，只要將四位二進(jìn)制碼接入就可顯示16進(jìn)制數(shù)0~F。

(2)D3接高電平，D2D1D0三位依次置入000~111，觀察數(shù)碼管顯示。記錄此時的YEX和YS。然后重新將D2D1D0三位置入011，將I6連接到Y(jié)6的導(dǎo)線74LS138輸出端的一頭拔出，改為接地，觀察數(shù)碼管顯示。將結(jié)果填入表3-18中。(3)D3改接低電平，觀察數(shù)碼管顯示，記錄此時的YEX和YS。將結(jié)果填入表3-18中。例：用數(shù)據(jù)選擇器74LS153實(shí)現(xiàn)三人表決器。設(shè)有a、b、c三人就某事表決：贊成為“1”，不贊成為“0”，表決結(jié)果Y為1則通過。

（1）列真值表，參見圖3-33（a）。因?yàn)?4LS153的選擇端B是高位，故可按a接A，b接B，c從數(shù)據(jù)輸入端D0~D3輸入。（2）將Y的值填入卡諾圖，參見圖3-33（b）。觀察卡諾圖每一列：因?yàn)樗牧蟹謩e對應(yīng)ba=00，01，11，10，而上一行對應(yīng)于c，下一行對應(yīng)于c。觀察第一列上下格都有Y=0，所以D0=0；第二列ba=01，對應(yīng)于Y=D1，上格Y=0，下格Y=1，故D1=c；第三列ba=11，對應(yīng)于Y=D3，上下格都有Y=1，所以D3=c+c=1；第四列ba=10，內(nèi)容同第二列，故D2=D1=c。圖3-33三人表決器的真值表（a）、卡諾圖(b)、接線圖(c)（3）最后用74LS153的一半實(shí)現(xiàn)上述邏輯，接線如圖3-33（c）所示。

（4）輸入邏輯變量與數(shù)據(jù)選擇器輸入端的連接可以有不同的方案。比如，我們可以將輸入變量b、c分別連接到74LS153的選擇端B、A，輸入變量a（或a的反變量，0，1）則從數(shù)據(jù)端D0~D3輸入。此時設(shè)計(jì)結(jié)果不同，但設(shè)計(jì)方法和最終功能是一樣的。*(5)同樣，用譯碼器和與非門也能實(shí)現(xiàn)任意邏輯函數(shù)，比如對于三人表決器，以cba作為輸入變量的位序，可以寫出其最小項(xiàng)之和表達(dá)式。根據(jù)圖3-33（a）的真值表，我們可以列出(3-10)六、實(shí)驗(yàn)思考/設(shè)計(jì)題

(1)如何將2片74LS148級聯(lián)，組成16線-4線編碼器（可以添加少量邏輯門）?請畫出邏輯圖。

(2)如何將2片74LS138級聯(lián)，組成4線-16線譯碼器（可以添加少量邏輯門）?請畫出邏輯圖。

(3)如何將74LS153的兩個四選一數(shù)據(jù)選擇器改成一個八選一數(shù)據(jù)選擇器？請畫出邏輯圖。七、實(shí)驗(yàn)報(bào)告要求

(1)根據(jù)表3-18，總結(jié)74LS138、74LS148的邏輯功能，解釋什么是優(yōu)先編碼器。

(2)如果你弄懂了實(shí)驗(yàn)步驟4和5的內(nèi)容，請分別畫出：①用數(shù)據(jù)選擇器74LS153加上少量邏輯門設(shè)計(jì)的全減器邏輯圖。

②用譯碼器74LS138加上少量邏輯門設(shè)計(jì)的全減器邏輯圖。

(3)在實(shí)驗(yàn)思考／設(shè)計(jì)題中選作一題。實(shí)驗(yàn)二十觸發(fā)器功能測試及應(yīng)用

一、實(shí)驗(yàn)?zāi)康?/p>

(1)驗(yàn)證基本RS、D、JK觸發(fā)器的邏輯功能和觸發(fā)特性。(2)了解各種類型觸發(fā)器之間的相互轉(zhuǎn)換。

(3)學(xué)會用D觸發(fā)器和JK觸發(fā)器構(gòu)成串行進(jìn)位計(jì)數(shù)器和移位寄存器。二、實(shí)驗(yàn)原理

根據(jù)其邏輯功能的不同，觸發(fā)器又分為RS、D、JK、T、T′等各種類型。

觸發(fā)器的觸發(fā)方式主要有電平觸發(fā)、邊沿觸發(fā)兩類。鎖存器用電平觸發(fā)的觸發(fā)器構(gòu)成，而寄存器必須用邊沿觸發(fā)的觸發(fā)器構(gòu)成。三、實(shí)驗(yàn)內(nèi)容及步驟

1．驗(yàn)證基本RS、D、JK觸發(fā)器的邏輯功能

1）基本RS觸發(fā)器

用兩個與非門可以構(gòu)成基本RS觸發(fā)器，其邏輯圖及邏輯符號如圖3-34所示，請用與非門按圖連線并按表3-19給予R、S端適當(dāng)?shù)碾娖?，根?jù)實(shí)際操作結(jié)果填寫描述其邏輯功能的特性表3-19。圖3-34用與非門組成的基本RS觸發(fā)器及其邏輯符號

2）D觸發(fā)器

上升沿觸發(fā)的D觸發(fā)器的邏輯符號見圖3-35（a），PR和CLR分別代表直接置位和直接復(fù)位信號，即分別相當(dāng)于SD和RD，低電平有效。D觸發(fā)器的邏輯功能也可用特征方程表示，即Qn+1=D。74LS74內(nèi)部有兩個上升沿觸發(fā)的D觸發(fā)器，其引腳排列見圖3-35（b）。請輸入適當(dāng)?shù)男盘柌⒏鶕?jù)實(shí)際操作結(jié)果填寫描述其邏輯功能的特性表3-20。圖3-35

D觸發(fā)器的邏輯符號和74LS74引腳排列

3）JK觸發(fā)器

下降沿觸發(fā)的JK觸發(fā)器的邏輯符號見圖3-36（a），它的特性方程為Qn+1=JQn+KQn，PR和CLR分別相當(dāng)于SD和RD，低電平有效。74LS112內(nèi)部有兩個下降沿觸發(fā)的JK觸發(fā)器，其引腳排列見圖3-36（b）。請輸入適當(dāng)?shù)男盘柌⒏鶕?jù)實(shí)際操作結(jié)果填寫描述其邏輯功能的特性表3-21。圖3-36

JK觸發(fā)器的邏輯符號和74LS112引腳排列

2.觸發(fā)器的應(yīng)用

按圖3-37接線，注意正確連接工作電源，VCC接+5V。CP端輸入1kHz方波，用示波器同步觀察并記錄CP、Q0、Q1的時序關(guān)系（CP-Q0，CP-Q1，Q0-Q1）。注：圖中端口旁的數(shù)字分別是D觸發(fā)器在74LS74及JK觸發(fā)器在74LS112芯片中的引腳號。圖3-37觸發(fā)器應(yīng)用電路七、實(shí)驗(yàn)報(bào)告要求

（1）填寫觸發(fā)器功能表3-19，3-20，3-21。

（2）畫出觸發(fā)器應(yīng)用電路波形圖，如圖3-38所示。

（3）選做1~2道實(shí)驗(yàn)設(shè)計(jì)題（亦可由指導(dǎo)教師指定必選）。圖3-38觸發(fā)器應(yīng)用電路波形圖實(shí)驗(yàn)二十一計(jì)數(shù)、譯碼、顯示電路一、實(shí)驗(yàn)?zāi)康?/p>

（1）掌握中規(guī)模集成計(jì)數(shù)器74LS90/74LS290（注：74LS90和74LS290是型號不同、功能相同的中規(guī)模集成電路）的功能和應(yīng)用。

（2）學(xué)會使用74LS48BCD七段顯示譯碼器和共陰極LED數(shù)碼管。

（3）熟悉用示波器測試計(jì)數(shù)器輸出波形的方法。二、實(shí)驗(yàn)原理

(1)集成計(jì)數(shù)器。計(jì)數(shù)器是一種中規(guī)模集成電路，由多個觸發(fā)器和門電路按一定的規(guī)則構(gòu)成。其種類有很多：如果按各觸發(fā)器計(jì)數(shù)脈沖的引入方式來分，計(jì)數(shù)器可分為同步計(jì)數(shù)器和異步計(jì)數(shù)器兩類.如果按照計(jì)數(shù)器狀態(tài)碼值的增減趨勢來分，可分為加法計(jì)數(shù)器、減法計(jì)數(shù)器和可逆計(jì)數(shù)器等；如果按計(jì)數(shù)器進(jìn)位規(guī)律來分，可分為二進(jìn)制計(jì)數(shù)器（包括2的N次方進(jìn)制的計(jì)數(shù)器，一般稱為N位二進(jìn)制計(jì)數(shù)器）、十進(jìn)制計(jì)數(shù)器、N進(jìn)制計(jì)數(shù)器等。本實(shí)驗(yàn)選用74LS90/74LS290二-五-十進(jìn)制計(jì)數(shù)器，其功能如圖3-39所示。圖3-39

74LS90/74LS290引腳排列和功能表①R0(1)和R0(2)為直接復(fù)位端，若兩者同時為1且

S9(1)和S9(2)之一為0，則計(jì)數(shù)器立即清零；S9(1)和S9(2)

為直接置9端，若同時為1可以預(yù)置數(shù)字“9”（Q3=Q0=1，Q1=Q2=0）。②CP0為二進(jìn)制計(jì)數(shù)器的計(jì)數(shù)脈沖輸入端，Q0的輸出頻率為CP0的1/2。CP1為五進(jìn)制計(jì)數(shù)器的計(jì)數(shù)脈沖輸入，Q3的輸出頻率為CP1的1/5。若把Q0輸出連接到CP1，外部

計(jì)數(shù)脈沖從CP0輸入，即構(gòu)成8421BCD碼十進(jìn)制計(jì)數(shù)器，其輸出位序?yàn)镼3Q2Q1Q0；若把Q3輸出連接到CP0，外部計(jì)數(shù)脈沖從CP1輸入，即構(gòu)成5421BCD碼十進(jìn)制計(jì)數(shù)器，其輸出位序?yàn)镼0Q3Q2Q1，Q0是最高位，此時其位權(quán)是5。

(2)七段顯示譯碼器。74LS48/74LS248是BCD碼七段顯示譯碼器。74LS48與74LS248的差別僅在于后者顯示6時多了一上橫和顯示9時多了一下橫，其它兩者完全相同。其引腳排列圖和功能表如圖3-40所示。圖3-40

74LS248引腳排列和功能表輸出a、b、c、d、e、f、g高電平有效，可驅(qū)動共陰極LED數(shù)碼管。

①要求顯示輸入數(shù)碼時，“滅顯輸入”（BI，BlankingInput）必須開路或保持高電平。如果需要顯示0，則“級聯(lián)消隱輸入”（RBI，RippleBlankingInput）也必須開路或?yàn)楦唠娖健４藭r，若四位輸入DCBA為0000~1001時，顯示0~9；輸入DCBA為1010~1110時，顯示某些符號；輸入DCBA為1111時，無顯示。②當(dāng)“滅顯輸入”接低電平時，不管其它輸入為何電平，所有各段輸出均為低電平，即數(shù)碼管的七段全部熄滅。③當(dāng)“級聯(lián)消隱輸入”和D、C、B、A輸入均為低電平而“燈測試”（LT，LampTest）為高時，所有各段（a~g）

輸出均為低電平，且“級聯(lián)消隱輸出”（RBO,RippleBlankingOutput）也為低電平。④當(dāng)“滅顯輸入/級聯(lián)消隱輸出”無效而“燈測試”為低電平時，所有各段輸出都為高電平（若接有數(shù)碼管，則七段

全亮，顯示數(shù)碼“8”，可利用這一點(diǎn)來檢查74LS48和數(shù)碼管的好壞）。BI/RBO共用一個引腳，作“滅顯輸入”或“級聯(lián)消隱輸出”之用，或兼作兩者之用。

(3)LG5011共陰極LED數(shù)碼管。它共封裝了8個LED發(fā)光二極管：a~g七段加小數(shù)點(diǎn)h（一般小數(shù)點(diǎn)與七段顯示分別控制）。為了防止電流過大燒壞數(shù)碼管，數(shù)字電路實(shí)驗(yàn)箱的內(nèi)部已經(jīng)在LED數(shù)碼管引出端a~h各串接了一個1kΩ限流電阻。三、實(shí)驗(yàn)內(nèi)容及步驟

(1)檢查數(shù)碼管。LED數(shù)碼管共陰極接地，段碼a~g端逐個接電源+5V，檢查數(shù)碼管各段是否正常。

（2）按原理圖3-41完成一位十進(jìn)制計(jì)數(shù)、譯碼、顯示電路的實(shí)位連線圖并實(shí)際接線。注意VCC接+5V電源，GND接電源負(fù)端。由于數(shù)字電路實(shí)驗(yàn)箱內(nèi)部已經(jīng)在LED數(shù)碼管引出端a~h各串接了一個1kΩ電阻，故可直接與74LS48/74LS248的譯碼輸出連接（3）計(jì)數(shù)脈沖CP接1Hz方波，觀察電路的自動計(jì)數(shù)、譯碼顯示過程。

(4)將1Hz方波改成1kHz方波，用示波器分別觀測并記錄十進(jìn)制計(jì)數(shù)器Q0、Q1、Q2、Q3的輸出波形以及CP的波形，比較它們的時序關(guān)系。圖3-41一位十進(jìn)制計(jì)數(shù)譯碼顯示原理圖四、實(shí)驗(yàn)設(shè)備和器材

數(shù)字電路實(shí)驗(yàn)箱,74LS90/74LS290,74LS48/74LS248,雙蹤示波器。

五、預(yù)習(xí)內(nèi)容

（1）74LS90/74LS290的功能。

（2）74LS48/74LS248的功能。六、實(shí)驗(yàn)思考/設(shè)計(jì)題

（1）如何將兩片74LS90/74LS290連接成8421碼一百進(jìn)制計(jì)數(shù)器？

（2）若把圖3-41中74LS90作一個十分頻器，其輸出是哪一位？占空比是多少？

（3）用74LS90設(shè)計(jì)一個占空比為50%的十分頻器，怎樣連接電路，輸出是哪一位？

（4）如何用74LS248消隱整數(shù)前導(dǎo)的無效0，例如，“0036”前面2個“0”？七、實(shí)驗(yàn)報(bào)告要求

（1）完成一位十進(jìn)制計(jì)數(shù)、譯碼、顯示電路中各集成芯片之間的實(shí)位連接圖3-42。

（2）畫出十進(jìn)制計(jì)數(shù)器Q0、Q1、Q2、Q3四位輸出的波形圖，標(biāo)出周期，并在各波形上標(biāo)出每個周期的二進(jìn)制狀態(tài)（見圖3-43）。圖3-42計(jì)數(shù)、譯碼顯示實(shí)位連線圖圖3-43

74LS90十進(jìn)制計(jì)數(shù)器輸出波形圖實(shí)驗(yàn)二十二顯示譯碼電路的設(shè)計(jì)

一、實(shí)驗(yàn)?zāi)康?/p>

(1)了解門電路的三種輸出結(jié)構(gòu)及其特點(diǎn)。

(2)掌握顯示譯碼電路設(shè)計(jì)的原理。

(3)掌握LED數(shù)碼管的使用。二、實(shí)驗(yàn)原理

在邏輯上，可以把它當(dāng)成是一個多輸入、多輸出的碼制轉(zhuǎn)換電路。原則上，我們自己也能設(shè)計(jì)這樣的譯碼器。按照二進(jìn)制數(shù)的編碼原則，對應(yīng)四位二進(jìn)制碼輸入，輸出最多可以有十六種不同的組合，可以顯示a~g七段的16種不同的組合，即16個不同的“字符”。為使問題簡化，我們考慮兩位二進(jìn)制碼，它有4種編碼，可以用來顯示四個不同的字符。粗看起來，設(shè)計(jì)者似乎只要考慮七段顯示譯碼器的輸入輸出間的邏輯關(guān)系就可以了。可是如果需要點(diǎn)亮的共陰極數(shù)碼管較大，每段的驅(qū)動電流需要數(shù)十毫安以上才能有足夠的亮度，或者其每段由若干LED發(fā)光二極管串聯(lián)，例如10只LED串聯(lián)，其導(dǎo)通時的正向壓降可達(dá)十幾伏，而TTL的電源電壓只有5V，怎么辦呢？

1.推拉式輸出

圖3-44（a）是TTL與非門電路。VT1是多發(fā)射極晶體管，各發(fā)射極所接輸入信號在此是相“與”關(guān)系。VT3和VT4是輸出級的開關(guān)管，正常工作時總是一個飽和導(dǎo)通，另一個截止，故稱推拉式輸出。門電路在VT3飽和導(dǎo)通、VT4截止時輸出高電平；VT4飽和導(dǎo)通、VT3截止時輸

出低電平。用單管共發(fā)射極電路（見圖3-44(b)）也可以實(shí)現(xiàn)高、低兩種電平輸出：晶體管VT截止時輸出高電平，VT飽和時輸出低電平。但是采用推拉式輸出電路的輸出端不可以直接相連。這是因?yàn)椋绻麅蓚€門P、Q，門P的輸出YP為“1”，門Q的輸出YQ為“0”的話，一旦將它們的輸出端相連，那么從VCC經(jīng)過門P的R4（130Ω）、VT3管（飽和）二極管VD1（導(dǎo)通）到門Q的VT4（飽和）形成低阻通路，形成的較大電流I不但使得門Q的輸出電平抬高(當(dāng)然同時門P的輸出電平被拉低)，還可能會損壞輸出晶體管。圖3-44

TTL門電路的輸出級結(jié)構(gòu)(a)TTL與非門電路；(b)單管共發(fā)射極電路；(c)輸出端并接時的情況

2.三態(tài)輸出

圖3-45（a）是“三態(tài)輸出”的與非門電路。同圖3-44（a）的電路比較，多了一個控制端E?？刂贫擞址Q為使能端。E=1時，二極管VD因承受反向電壓截止，三態(tài)與非門實(shí)現(xiàn)普通與非門一樣的功能，輸出Y=AB；E=0時，二極管VD因承受正向電壓導(dǎo)通，晶體管VT2的集電極電位被拉到1V左右，VT3截止；另一方面，晶體管VT1的基極電位也被拉到1V左右，不能使VT2、VT4導(dǎo)通；所以VT3、VT4都截止，此時的輸出Y的狀態(tài)與輸入無關(guān)，稱為高阻態(tài)，用字母Z表示，輸出Y=Z。圖3-45三態(tài)輸出與非門電路、符號和三態(tài)緩沖器與總線的連接三態(tài)與非門的符號參見圖3-45的（b）、（c）。方框中的倒三角形符號表示是三態(tài)輸出。圖（b）的使能端EN處無小圓圈，為高電平有效，表示E=1時邏輯電路正常工作，E=0時輸出高阻。由于電路結(jié)構(gòu)的不同，也有一些三態(tài)輸出芯片是控制端低電平有效，即E=0時邏輯電路正常工作，E=1時輸出高阻。符號的使能端EN處有一個小圓圈，見圖3-45的（c）。三態(tài)輸出并不僅限于與非門，還有三態(tài)緩沖器（輸出的邏輯狀態(tài)與輸入相同）、三態(tài)反相器、三態(tài)鎖存器等等。不但有三態(tài)輸出的TTL電路，同理也有三態(tài)輸出的CMOS電路。圖3-45（d）是三態(tài)緩沖器在數(shù)字系統(tǒng)的總線傳輸方面連接的例子。3個三態(tài)緩沖器接在同一總線上，任一時刻，使能E1~E3只有一個為低，所以三路信號A1~A2中只有一路信號送到總線上。

3.集電極開路輸出

集電極開路（OC，OpenCollector）輸出是在推拉式輸出電路的基礎(chǔ)上，除去R4、VT3和VD1三個元件，VT4的集電極輸出是開路的。電路結(jié)構(gòu)如圖3-46（a）所示。虛線所接電阻RL是應(yīng)用時外接的，稱負(fù)載電阻，也稱上拉電阻。電源U不等于5V時必須采用另一路電源。圖3-46（b）的下半部是其符號，方框中的菱形記號表示是OC輸出結(jié)構(gòu)的邏輯門。一般應(yīng)用OC門時輸出端需要外接上拉電阻RL到電源U。圖3-46集電極開路（OC）輸出與非門及線與邏輯

(1)電平變換。在TTL后接CMOS電路時常?？梢杂玫健TL用5V電源，CMOS電路的電源VDD常常是十幾伏。普通TTL的推拉式輸出高電平為3.6V左右，不到VDD的一半，不能匹配。所以需要OC門（在電源U和上拉電阻配合下）將其輸出高電平上拉：在VT4截止時OC門輸出高電平接近電源電壓U；而輸出低電平仍是0.3V，于是實(shí)現(xiàn)了電平

變換。

(2)驅(qū)動LED顯示器件或者某些繼電器。在應(yīng)用電路中，可將這類負(fù)載代替上拉電阻RL直接接入集電極回路，如圖3-46（b）中，OC門的輸出直接接繼電器線圈KA，電源U的電壓根據(jù)繼電器額定值選用，例如+12V。與繼電器線圈KA并聯(lián)的二極管VD是續(xù)流二極管，在晶體管VT4關(guān)斷瞬間為繼電器線圈KA提供電流通路，以釋放電感線圈通電時儲存的能量。（3）實(shí)現(xiàn)“線與”邏輯。OC門的輸出端可以并接，圖3-46（c）是兩個OC與非門輸出“線與”的例子。圖中只要有一個門的輸出（Y1或Y2）為低電平，輸出Y就為低，只有所有門的輸出全部為高時，輸出Y才為高，實(shí)現(xiàn)了“線與”邏輯關(guān)系。三、實(shí)驗(yàn)內(nèi)容及步驟

(1)根據(jù)圖3-47的電路框圖，用數(shù)量盡可能少的二輸入與非門設(shè)計(jì)一個七段譯碼電路，能夠點(diǎn)亮七段共陰極數(shù)碼管，使它能按照表3-22的要求逐個顯示字母“P”、“L”、“A”、“Y”。注意，數(shù)字電路實(shí)驗(yàn)箱內(nèi)部已經(jīng)在LED數(shù)碼管引出端a~h各段串接了一個1kΩ限流電阻。圖3-47共陰極數(shù)碼管譯碼顯示電路框圖

(2)請?jiān)僭O(shè)計(jì)顯示“H”、“E”、“L”、“P”的電路，并連線，完成實(shí)驗(yàn)。要求同上。

*(3)根據(jù)圖3-48的電路框圖，用集電極開路（OC）輸出的2輸入或非門（74LS33）設(shè)計(jì)一個七段譯碼電路，要求能夠點(diǎn)亮七段共陽極LED數(shù)碼管，使它能按照表3-23的要求逐個顯示字母“H”、“O”、“P”、“E”。圖3-48共陽極數(shù)碼管譯碼顯示電路框圖

實(shí)驗(yàn)二十三六十進(jìn)制分頻、計(jì)數(shù)器

二、實(shí)驗(yàn)原理

（1）74LS161芯片介紹。74LS161是四位可預(yù)置數(shù)同步二進(jìn)制加法計(jì)數(shù)器，共有16個引腳，如圖3-49所示。其中A0~A3是預(yù)置數(shù)輸入端；Q0~Q3是輸出端；Rd是異步復(fù)位端；LD是同步置數(shù)端，均為低電平有效；CP是時鐘脈沖輸入端，上升沿有效；EP、ET是使能端，EP=ET=1

時允許計(jì)數(shù)，否則保持原狀態(tài)；RCO是串行進(jìn)位輸出端。圖3-4974LS161/74LS163引腳排列圖3-50是74LS161工作原理波形圖。從圖中可以看出，復(fù)位方式和置數(shù)方式是不相同的。一旦Rd=0，輸出端Q3~Q0立即清零，這就是所謂異步復(fù)位。與之形成對比的是，