第2章80X86微處理器

第二章80X86微處理器第二章80X86微處理器1、一般CPU的結(jié)構(gòu)2、8086/8088微處理器2.18086/8088的結(jié)構(gòu)2.28086/8088的外部引腳及其功能3、存儲(chǔ)器組織4、8086/8088微處理器的工作模式和總線時(shí)序3.1最小模式和最小模式下的工作時(shí)序3.2最大模式和最大模式下的工作時(shí)序（8087協(xié)處理器）5、指令執(zhí)行方式231、CPU的一般結(jié)構(gòu)數(shù)字處理技術(shù)的發(fā)展中央處理單元(CentralProcessingUnit)微處理器(MicroProcessUnit)單片微型計(jì)算機(jī)數(shù)字信號(hào)處理器(DSP)微控制器(MicroControlUnit)……41、CPU的一般結(jié)構(gòu)CPU的組成中央處理單元（器）一般講是運(yùn)算器和控制器兩部分運(yùn)算器：數(shù)字處理部件。包括累加器，狀態(tài)字（寄存器），少量通用寄存器?？刂破鳎撼\(yùn)算器外的其它的部件組成。包括指令寄存器，譯碼電路，微操作電路，節(jié)拍發(fā)生器（時(shí)序電路等），指令計(jì)數(shù)器（指令地址寄存器）。內(nèi)部總線及接口邏輯51、CPU的一般結(jié)構(gòu)61、CPU的一般結(jié)構(gòu)運(yùn)算器的組成部件運(yùn)算器是進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算的部件，其工作步驟受控制器的控制。運(yùn)算器由算術(shù)邏輯單元ALU、累加器寄存器A和標(biāo)志寄存器（FR）或稱程序狀態(tài)字（PSWProgramStatusWord）、通用寄存器陣列RA等部分組成。累加器寄存器A：在運(yùn)算前存放一個(gè)參加運(yùn)算的數(shù)，常稱為操作數(shù)，并用于存放運(yùn)算結(jié)果。 標(biāo)志寄存器：反映CPU工作狀態(tài)的寄存器。寄存器陣列：處理內(nèi)部的存儲(chǔ)器，不同CPU有不同數(shù)量。71、CPU的一般結(jié)構(gòu)控制器的組成部件程序計(jì)數(shù)器（程序地址寄存器、指令地址寄存器）：保留下一條執(zhí)行的指令的地址。指令寄存器：保留當(dāng)前執(zhí)行的指令。指令譯碼器：根據(jù)不同的指令產(chǎn)生不同的邏輯。內(nèi)部邏輯電路（微操作電路）：根據(jù)指令譯碼器條件（電平信號(hào)）和時(shí)序電路的脈沖信號(hào)，產(chǎn)生CPU中各部件的控制信號(hào)。時(shí)序電路：產(chǎn)生有嚴(yán)格時(shí)間關(guān)系的脈沖信號(hào)。標(biāo)志寄存器：81、CPU的一般結(jié)構(gòu)總線及接口邏輯總線：信息流動(dòng)的通道。數(shù)據(jù)總線：傳送數(shù)據(jù)信息的總線。地址總線：傳送代表存儲(chǔ)的數(shù)據(jù)的地址信息的總線?？刂瓶偩€：傳送控制信息的總線?？刂菩畔⒎挚刂茥l件（電平）和時(shí)間（脈沖）。接口邏輯：CPU用于外部交換信息的端口。92、8086/8088微處理器8086微處理器：1978年推出，

集成29000個(gè)晶體管，

第一代16位高性能微處理器，40引腳雙列直插式封裝（40-dip），

可與8087/8089組成多機(jī)系統(tǒng)，8088微處理器：8086的簡(jiǎn)化，外部數(shù)據(jù)總線為8位。

內(nèi)部與8086相同。從結(jié)構(gòu)上看，可以分為兩個(gè)部分：執(zhí)行單元EU,總線接口單元BIU102、8086/8088微處理器112、8086/8088微處理器2.18086/8088微處理器的結(jié)構(gòu)122、8086/8088微處理器2.18086/8088微處理器的結(jié)構(gòu)----執(zhí)行單元（EU）算術(shù)邏輯單元ALU寄存器陣列暫存寄存器（累加寄存器）內(nèi)部寄存器陣列DR狀態(tài)標(biāo)志寄存器（FR）PSW（ProgramStatusWord）EU控制器等部分組成。132、8086/8088微處理器2.18086/8088微處理器的結(jié)構(gòu)----執(zhí)行單元（EU）微處理器內(nèi)部高速數(shù)據(jù)存儲(chǔ)單元。不同的微處理器有不同的數(shù)量和定義名稱。8086/8088有8個(gè)16位的寄存器：寄存器陣列通用寄存器專用寄存器AHALBHBLCHCLDHDLAX累加器BX基址CX計(jì)數(shù)DX數(shù)據(jù)SPBPSIDI堆棧指針基數(shù)指針目的變址源變址142、8086/8088微處理器2.18086/8088微處理器的結(jié)構(gòu)----執(zhí)行單元（EU）關(guān)于累加器存放計(jì)算結(jié)果的寄存器成為累加器

AX寄存器也常被稱為累加器，8086指令系統(tǒng)中的許多指令都是通過累加器的動(dòng)作來執(zhí)行的。當(dāng)累加器作為16位來使用時(shí)，可以進(jìn)行按字乘/除操作，按字輸入和輸出、字傳送操作；當(dāng)累加器作為8位來使用時(shí)，可以進(jìn)行按字節(jié)乘/除操作，按字節(jié)輸入和輸出、字節(jié)傳送操作，以及十進(jìn)制運(yùn)算等等。在8086/8088的指令系統(tǒng)中，其他通用寄存器在某些指令中也可以存放計(jì)算結(jié)果，但通常不稱其為累加器。152、8086/8088微處理器2.18086/8088微處理器的結(jié)構(gòu)----執(zhí)行單元（EU）

標(biāo)志寄存器用來保存ALU操作結(jié)果的標(biāo)志，以及CPU其它的工作狀態(tài)。可以用專門的指令來測(cè)試這些條件標(biāo)志和進(jìn)行設(shè)置。大多數(shù)算術(shù)、邏輯運(yùn)算都會(huì)影響一到幾個(gè)標(biāo)志位。其置位還是復(fù)位，由最后執(zhí)行的算術(shù)邏輯運(yùn)算的結(jié)果決定。每個(gè)標(biāo)志都可視為一個(gè)觸發(fā)器。這些標(biāo)志往往用做后續(xù)指令判斷的依據(jù)，可用于控制程序的轉(zhuǎn)移等。

標(biāo)志寄存器162、8086/8088微處理器2.18086/8088微處理器的結(jié)構(gòu)----執(zhí)行單元（EU）標(biāo)志寄存器172、8086/8088微處理器2.18086/8088微處理器的結(jié)構(gòu)----執(zhí)行單元（EU）存儲(chǔ)器與寄存器的區(qū)別存儲(chǔ)器與寄存器都用做存儲(chǔ)數(shù)據(jù)。存儲(chǔ)器分程序存儲(chǔ)器與數(shù)據(jù)存儲(chǔ)器。保存程序和工作數(shù)據(jù)，一般容量較大。在第5章詳細(xì)介紹。寄存器也是一種存儲(chǔ)器，在CPU內(nèi)部，數(shù)量較少，用于保存CPU運(yùn)算的結(jié)果、中間結(jié)果等。不同的CPU，寄存器數(shù)量不等，結(jié)構(gòu)和名稱也不同。寄存器的存取速度與CPU工作速度相匹配。而存儲(chǔ)器的工作速度有時(shí)與CPU工作速度不一定匹配（一般來講慢于CPU速度）。182、8086/8088微處理器2.18086/8088微處理器的結(jié)構(gòu)----執(zhí)行單元（EU）執(zhí)行單元控制器控制器是發(fā)布操作命令的機(jī)構(gòu)，是計(jì)算機(jī)的指揮中心，相當(dāng)于人腦的神經(jīng)中樞?？刂破饔芍噶畈考?、時(shí)序部件和微操作控制部件等三部分組成。指令是一種能供機(jī)器執(zhí)行的控制代碼，有操作碼和地址碼兩部分組成。192、8086/8088微處理器2.18086/8088微處理器的結(jié)構(gòu)----執(zhí)行單元（EU）指令部件程序計(jì)數(shù)器PC(ProgramCounter)：存儲(chǔ)指令地址指令寄存器IR(InstructionRegister)：保存當(dāng)前執(zhí)行指令（代碼）指令譯碼器ID(InstructionDecoder)：將指令碼變成內(nèi)部電路控制信號(hào)，等三部分組成。程序由指令序列組成。202、8086/8088微處理器2.18086/8088微處理器的結(jié)構(gòu)----執(zhí)行單元（EU）時(shí)序部件和微操作控制部件時(shí)序部件：時(shí)鐘系統(tǒng)、脈沖分配器。微操作控制部件：組合邏輯電路，在指令譯碼電路、時(shí)鐘脈沖信號(hào)的控制下，實(shí)現(xiàn)一系列邏輯動(dòng)作（微操作），完成指令功能。

212、8086/8088微處理器2.18086/8088微處理器的結(jié)構(gòu)----總線接口單元段寄存器：CS，DS，SS，ES指令指針

IP地址合成器指令隊(duì)列緩沖器外部總線控制邏輯，讀、寫、鎖存……外部地址總線外部數(shù)據(jù)總線總線執(zhí)行單元是80X86CPU用于產(chǎn)生外部有限地址的部件。222、8086/8088微處理器2.18086/8088微處理器的結(jié)構(gòu)----總線接口單元地址合成器，段寄存器8086/8088外部地址線共有20根，可直接尋址空間為220=1024K。8086/8088內(nèi)部寄存器為16位，包括指令計(jì)數(shù)器。8086/8088共有4個(gè)段寄存器：CS，DS，ES，SS。同樣是16位寄存器。地址合成器，將指令計(jì)數(shù)器或指令中指出的地址，與段寄存器中的數(shù)據(jù)，組合成20位的外部地址。232、8086/8088微處理器2.18086/8088微處理器的結(jié)構(gòu)----總線接口單元指令指針I(yè)P1）指令存于代碼段2）

IP為下一條指令的第一個(gè)字節(jié)地址（段內(nèi)偏移）3）

IP可以自動(dòng)修正（CPU以字節(jié)為單位取指）4）

CS：IP（IP的默認(rèn)段寄存器為CS）242、8086/8088微處理器2.18086/8088微處理器的結(jié)構(gòu)----總線接口單元指令隊(duì)列緩沖器指令寄存器----正在執(zhí)行的指令指令隊(duì)列緩沖器----下一條執(zhí)行的指令8088/8086指令系統(tǒng)為可變長(zhǎng)度指令系統(tǒng)，根據(jù)不同需要，指令由1~6字節(jié)組成。為什么要用指令隊(duì)列緩沖器？流水線技術(shù)。252、8086/8088微處理器2.18086/8088微處理器的結(jié)構(gòu)----總線接口單元外部總線控制邏輯數(shù)據(jù)存儲(chǔ)的位置：外部器件，或外部器件內(nèi)部的某一單元內(nèi)。地址如何進(jìn)行數(shù)據(jù)傳送：數(shù)據(jù)傳送的路徑。要求的操作：讀或?qū)?。以及傳送的?shù)據(jù)的性質(zhì)。與外部器件進(jìn)行數(shù)據(jù)交換和對(duì)CPU外部器件控制的邏輯電路。262、8086/8088微處理器2.18086/8088微處理器的結(jié)構(gòu)----總線接口單元總線----內(nèi)部總線和外部總線所謂總線是指信息傳送的公共通道，是溝通微型計(jì)算機(jī)中各個(gè)功能單元的橋梁。在微處理器內(nèi)部傳送信息的總線稱為片內(nèi)（內(nèi)部）總線，而在微處理器與各外部部件之間傳送信息的總線稱為片外（外部）總線。共分三類總線：地址總線AB

數(shù)據(jù)總線DB

控制總線CB。272、8086/8088微處理器2.18086/8088微處理器的結(jié)構(gòu)----總線接口單元總線微處理器CPU存儲(chǔ)器輸入/輸出接口電路數(shù)據(jù)總線

地址總線

外圍設(shè)備控制總線282、8086/8088微處理器2.18086/8088微處理器的結(jié)構(gòu)----總線接口單元總線數(shù)據(jù)總線:用來傳輸數(shù)據(jù)。從結(jié)構(gòu)上看，數(shù)據(jù)總線是雙向的,即數(shù)據(jù)即可從CPU送到其他部件，也可從其它部件送到CPU.思考數(shù)據(jù)總線上傳送的一定是數(shù)據(jù)嗎？答：在微型機(jī)中，數(shù)據(jù)的含義也是廣義的。數(shù)據(jù)總線上傳送的不一定是真正的數(shù)據(jù)，還有可能是指令代碼、狀態(tài)量或控制量292、8086/8088微處理器2.18086/8088微處理器的結(jié)構(gòu)----總線接口單元總線地址總線:專門用來傳送地址信息。由于地址總是從CPU送出的，所以和數(shù)據(jù)線不同，地址總線是單向的。地址總線的位數(shù)決定了CPU可以直接尋址的內(nèi)存范圍?？刂瓶偩€:用來傳輸控制信號(hào)。其中包括CPU送往存儲(chǔ)器和I/O接口電路的控制信號(hào)，如讀信號(hào)、寫信號(hào)和中斷響應(yīng)信號(hào)等;還包括其他部件送到CPU的信號(hào)，如時(shí)鐘信號(hào)、中斷請(qǐng)求信號(hào)和準(zhǔn)備就緒信號(hào)。302、8086/8088微處理器2.28086/8088的外部引腳及其功能采用雙列直插式封裝，有40條引腳8086還有采用PLCC封裝，有44條引腳，其中4條沒定義（空）地址/數(shù)據(jù)總線

控制/狀態(tài)（總）線電源、地線，復(fù)位，時(shí)鐘輸入線。312、8086/8088微處理器2.28086/8088的外部引腳及其功能322、8086/8088微處理器2.28086/8088的外部引腳及其功能332、8086/8088微處理器2.28086/8088的外部引腳及其功能1、地址/數(shù)據(jù)總線AD0~AD15(8086)，AD0~AD7(8088):地址/數(shù)據(jù)復(fù)用總線，雙向，三態(tài)。作為地址總線時(shí)，輸出低16位地址A15~A0（單向，輸出）。作為數(shù)據(jù)總線時(shí)，輸入、輸出16位的數(shù)據(jù)D15~D0

（雙向），（8088僅為D7~D0，高8位不是復(fù)用總線，只是地址總線）342、8086/8088微處理器2.28086/8088的外部引腳及其功能2、地址/狀態(tài)總線分時(shí)復(fù)用的地址/狀態(tài)線，輸出、三態(tài)功能。作為地址總線時(shí)，輸出最高4位地址(A19~A16)，與A15~A0構(gòu)成訪問存儲(chǔ)器的20位物理地址。當(dāng)CPU執(zhí)行I/O指令時(shí)，A19~A16保持0狀態(tài)，因此8086/8088可訪問的I/O空間為64K。

A19/S6~A16/S3：352、8086/8088微處理器2.28086/8088的外部引腳及其功能2、地址/狀態(tài)總線作為狀態(tài)總線時(shí)，輸出CPU的狀態(tài)信息。S6總為0。S5狀態(tài)用來反映中斷允許標(biāo)志位IF的當(dāng)前設(shè)置：若IF=1，表明CPU允許可屏蔽中斷請(qǐng)求；若IF=0，則表明CPU禁止可屏蔽中斷請(qǐng)求。S4、S3兩位組合指示CPU當(dāng)前正在使用哪個(gè)段寄存器。A19/S6~A16/S3：362、8086/8088微處理器2.28086/8088的外部引腳及其功能3、控制/狀態(tài)總線/S7（BusHighEnable/Status）（該信號(hào)在8088中最小模式下為SS0，最大模式下恒為高。)：輸出，三態(tài)。8086中當(dāng)?shù)刂?數(shù)據(jù)總線作為數(shù)據(jù)總線時(shí)，為高8位數(shù)據(jù)總線允許信號(hào)。

=1，只用D7~D0傳送數(shù)據(jù)，

=0，用D15~D0傳送數(shù)據(jù)。DMA時(shí)，高阻態(tài)。/S7372、8086/8088微處理器2.28086/8088的外部引腳及其功能3、控制/狀態(tài)總線S7狀態(tài)在T2、T3和T4周期有效（低電平），在中斷確認(rèn)周期和局部總線出讓的最后一個(gè)邏輯狀態(tài)時(shí)間保持高阻態(tài)。在第一次中斷確認(rèn)周期的T1期間，S7保持低電平。/S7382、8086/8088微處理器2.28086/8088的外部引腳及其功能3、控制/狀態(tài)總線8088的SS0狀態(tài)線，片上第34腳，與8086定義不同狀態(tài)線SS0在最小模式下與S0同。最小模式下，SS0、IO/M和DT/R三者用來反映總線周期狀態(tài)。當(dāng)局部總線出讓期間保持高阻狀態(tài)。SS0392、8086/8088微處理器2.28086/8088的外部引腳及其功能3、控制/狀態(tài)總線輸出、高電平有效。用做地址鎖存器的片選信號(hào)，將AD19-AD0上輸出的地址信息鎖存到外部鎖存器。

8282（74ls373)因?yàn)?086/8088的AD19-AD0為地址數(shù)據(jù)復(fù)用總線或者地址狀態(tài)復(fù)用總線，因此，必須在CPU外部保存AD19-AD0作為地址總線時(shí)的信息。ALE地址鎖存允許402、8086/8088微處理器2.28086/8088的外部引腳及其功能3、控制/狀態(tài)總線數(shù)據(jù)傳送控制信號(hào)

：數(shù)據(jù)發(fā)送／接收控制信號(hào)，用來控制數(shù)據(jù)傳送方向。當(dāng)=1時(shí)，發(fā)送數(shù)據(jù)，即進(jìn)行寫操作；當(dāng)=0時(shí)，接收數(shù)據(jù)，即進(jìn)行讀操作；

：數(shù)據(jù)收發(fā)器的選通信號(hào)，三態(tài)、輸出、低電平有效。

8286/8287芯片（74ls245)412、8086/8088微處理器2.28086/8088的外部引腳及其功能關(guān)于數(shù)據(jù)地址的分時(shí)復(fù)用CPU高4位地址線和狀態(tài)線公用A16-A19/S3-S6

16位數(shù)據(jù)和低16位地址共用線AD15-AD08086CPU具有16根數(shù)據(jù)線，20根地址線，為了節(jié)省成本和空間，它們共用20個(gè)引腳422、8086/8088微處理器2.28086/8088的外部引腳及其功能關(guān)于數(shù)據(jù)地址的分時(shí)復(fù)用CLKRESETREADYMIN/MXALEBHEA19～A16AD15～AD0DENDT/RM/IOWRRDHOLDHLDAINTRINTA8086STB地址鎖存器8282（三片）收發(fā)器8286OE(二片)T(可選)8284ABHE地址總線數(shù)據(jù)總線READYRESET＋5V控制總線432、8086/8088微處理器2.28086/8088的外部引腳及其功能8位總線栓鎖驅(qū)動(dòng)器8282作用：外圍設(shè)備地址寄存。三態(tài)輸出與74LS373功能相同442、8086/8088微處理器2.28086/8088的外部引腳及其功能8位總線收發(fā)器8286三態(tài)總線驅(qū)動(dòng)器功能與74LS245相同。隔離8088地址/數(shù)據(jù)總線，增強(qiáng)驅(qū)動(dòng)能力。452、8086/8088微處理器2.28086/8088的外部引腳及其功能3、控制/狀態(tài)總線存儲(chǔ)器讀寫信號(hào)

、：三態(tài)、輸出，低電平有效。對(duì)存儲(chǔ)器或I/O設(shè)備讀、寫操作控制線。在進(jìn)行DMA操作時(shí)，此兩線為高阻態(tài)。存儲(chǔ)器或I/O端口選擇信號(hào)

（8086）：三態(tài)、輸出。=1時(shí)，表示CPU訪問存儲(chǔ)器；=0時(shí)，表示CPU訪問I/O端口。8088該信號(hào)的邏輯與8086恰好相反

注意訪問I/O端口時(shí)，只有A15~A016位地址有效。462、8086/8088微處理器2.28086/8088的外部引腳及其功能3、控制/狀態(tài)總線就緒信號(hào)（READY）反映外部器件（設(shè)備）等狀態(tài)的信號(hào)，輸入，高電平有效。READY=l時(shí)，表示CPU訪問的存儲(chǔ)器或I/O端口已準(zhǔn)備好傳送數(shù)據(jù)。READY=0，表示CPU訪問的存儲(chǔ)器或I/O端口未就緒，此時(shí)，CPU自動(dòng)插入一個(gè)或多個(gè)等待周期TW，直到READY信號(hào)變?yōu)楦唠娖?，完成?shù)據(jù)傳送。

測(cè)試信號(hào)（）輸入、低電平有效。當(dāng)CPU執(zhí)行WAIT指令時(shí)，每隔5個(gè)時(shí)鐘周期對(duì)該腳進(jìn)行一次測(cè)試，若測(cè)到為高，CPU繼續(xù)處于等待狀態(tài)，直到檢測(cè)到為低電平，退出等待狀態(tài)。

它與READY的不同之處是，READY是外設(shè)主動(dòng)，TEST是CPU主動(dòng)。472、8086/8088微處理器2.28086/8088的外部引腳及其功能3、控制/狀態(tài)總線不可屏蔽中斷請(qǐng)求信號(hào)（NMI）不受CPU中斷允許標(biāo)志位（IF）狀態(tài)的影響。也不能用軟件屏蔽。輸入，上升沿觸發(fā)。

該信號(hào)有效時(shí)，在當(dāng)前指令結(jié)束后，立即進(jìn)入中斷處理。

在PC系統(tǒng)中，當(dāng)存儲(chǔ)器或I/O傳輸中出現(xiàn)奇偶錯(cuò)，或8087有中斷請(qǐng)求時(shí)，產(chǎn)生該中斷請(qǐng)求。

中斷請(qǐng)求和中斷響應(yīng)信號(hào)INTR：可屏蔽中斷請(qǐng)求信號(hào)，輸入，高電平有效。外設(shè)向CPU發(fā)出中斷請(qǐng)求。：CPU響應(yīng)外設(shè)INTR信號(hào)的應(yīng)答信號(hào)，輸出，低電平有效。482、8086/8088微處理器2.28086/8088的外部引腳及其功能3、控制/狀態(tài)總線總線請(qǐng)求響應(yīng)信號(hào)（HLDA）CPU對(duì)其它主控部件的總線請(qǐng)求作出的響應(yīng)信號(hào)。輸出，高電平有效。HLDA有效，表示申請(qǐng)總線的部件可以使用總線。與此同時(shí)，CPU使所有與三總線有關(guān)的引腳均呈現(xiàn)高阻抗，讓出總線。直到收到總線釋放信號(hào)HOLD，CPU重新控制總線?？偩€請(qǐng)求信號(hào)（HOLD）其它總線主控模塊（如DMA控制器8237A）要求占用總線時(shí)，向CPU的請(qǐng)求信號(hào)。輸入、高電平有效。總線使用完畢，釋放總線的同時(shí)，撤消HOLD信號(hào)它與CPU的總線請(qǐng)求響應(yīng)信號(hào)配合工作

492、8086/8088微處理器2.28086/8088的外部引腳及其功能時(shí)鐘信號(hào)和復(fù)位信號(hào)CLOCK：提供8086和8088要求時(shí)鐘信號(hào)，輸入。信號(hào)要求的占空比為33％高電平，67%為低電平。不同型號(hào)的芯片使用的時(shí)鐘頻率不同。8088要求為4.77MHz，8086-1為10MHz，8086-2為8MHz。RESET：復(fù)位信號(hào)，啟動(dòng)和重啟系統(tǒng)。輸入。至少要維持4個(gè)時(shí)鐘周期的高電平，才能可靠復(fù)位。對(duì)8086/8088CPU，復(fù)位后是從FFFF0H單元開始執(zhí)行程序。（也就是系統(tǒng)啟動(dòng)后執(zhí)行的第一條指令）。502、8086/8088微處理器2.28086/8088的外部引腳及其功能復(fù)位后CPU的內(nèi)部狀態(tài)

512、8086/8088微處理器3存儲(chǔ)器組織8086/8088系統(tǒng)中存儲(chǔ)器按字節(jié)編址，8086/88共有20條地址線，可直接尋址1M（1024K）字節(jié)存儲(chǔ)空間，因此每個(gè)字節(jié)所對(duì)應(yīng)的地址是20位。1段=64K字節(jié)0000016個(gè)邏輯段15段……0FFFF100000段1FFFFF0000FFFFF=64K字節(jié)=64K字節(jié)

為了解決20位地址和16位寄存器之間的矛盾，在8086/8088系統(tǒng)中，把1M存儲(chǔ)空間分成若干個(gè)邏輯段，并允許它們?cè)谡麄€(gè)存儲(chǔ)空間浮動(dòng),即段與段之間可以部分重疊、連續(xù)排列或斷續(xù)排列。對(duì)于任何一個(gè)物理地址,可以唯一地被包含在一個(gè)邏輯段中,也可包含在多個(gè)相互重疊的邏輯段中,

只要有段地址和段內(nèi)偏移地址就可以訪問到這個(gè)物理地址所對(duì)應(yīng)的存儲(chǔ)空間。522、8086/8088微處理器3存儲(chǔ)器組織存儲(chǔ)器的分段和重疊段起始地址和段內(nèi)偏移地址段可以部分重疊，或完全重疊。也可以完全不重疊。每一段長(zhǎng)度為64K532、8086/8088微處理器3存儲(chǔ)器組織

在8086/8088的存儲(chǔ)器空間中，為了簡(jiǎn)化操作，要求各個(gè)邏輯段從節(jié)（16字節(jié)）的整數(shù)邊界開始，即段首地址低四位為“0”，把段首地址的高16位稱為“段基址”存放在段寄存器DS或CS或SS或ES中。

≤64KB

≤64KB

≤64KB

≤64KB

0000010550250A08FFB0EFF00FFFFF代碼段數(shù)據(jù)段附加段堆棧段1055

250A

8FFB

EFF0CSDSESSS542、8086/8088微處理器3存儲(chǔ)器組織存儲(chǔ)器的物理地址和邏輯地址

在采用分段結(jié)構(gòu)的存儲(chǔ)器中，每一個(gè)存儲(chǔ)單元可以看成具有兩種類型的地址：物理地址和邏輯地址。邏輯地址由段基址和偏移地址兩個(gè)部分構(gòu)成，它們都是無符號(hào)的16位二進(jìn)制數(shù)。物理地址也稱為絕對(duì)地址，它是20位的，是唯一標(biāo)識(shí)1M字節(jié)空間的某一字節(jié)的地址。它是由邏輯地址變換得來的。當(dāng)CPU需要訪問存儲(chǔ)器時(shí),必須完成如下的地址運(yùn)算:

物理地址

=段基址

X16+偏移地址552、8086/8088微處理器3存儲(chǔ)器組織Ex：已知(CS)=1055H，(DS)=250AH,

(ES)=2EF0H，(SS)=8FF0H,

某操作數(shù)偏移地址=0204H畫出各段在內(nèi)存中的分布、段首地址及操作數(shù)的物理地址10550H250A0H2EF00H8FF00HCSDSESSS

設(shè)操作數(shù)在數(shù)據(jù)段，則操作數(shù)的物理地址為：

250AH×16+0204H=252A4H562、8086/8088微處理器4工作模式和總線時(shí)序8086／8088CPU芯片設(shè)計(jì)了兩種工作模式，即最小模式和最大模式。在不同模式下工作時(shí)，部分引腳(第24-31腳)具有不同的功能。最小模式就是在系統(tǒng)中只有一個(gè)微處理器。即8086（或8088）。最大模式是系統(tǒng)中有兩個(gè)或多個(gè)處理器。主處理器就8086/8088，其它稱為協(xié)處理器：數(shù)值運(yùn)算協(xié)處理器8087，輸入／輸出協(xié)處理器8089。

572、8086/8088微處理器4工作模式和總線時(shí)序----最小工作模式最小工作模式是8086/8088工作的最簡(jiǎn)單情況。所有的總線控制信號(hào)都直接由8086／8088產(chǎn)生，

ALE

、、、、、582、8086/8088微處理器4工作模式和總線時(shí)序----最小工作模式592、8086/8088微處理器4工作模式和總線時(shí)序8086/8088操作和時(shí)序

8086/8088工作周期分時(shí)鐘周期，總線周期和指令周期三種。時(shí)鐘周期（在8086/8088中又稱為T狀態(tài)周期）為最基本的周期，它是第19引腳輸入的時(shí)鐘脈沖的周期。當(dāng)時(shí)鐘頻率為5MHz，時(shí)鐘周期=200ns

總線周期為對(duì)系統(tǒng)總線進(jìn)行一次操作的時(shí)間。8086/8088的基本總線周期由4個(gè)時(shí)鐘周期（T1~T4）組成。典型的總線周期有存儲(chǔ)器讀周期、存儲(chǔ)器寫周期、I/O設(shè)備的輸入周期、I/O設(shè)備的輸出周期、中斷響應(yīng)周期、空閑周期等。指令周期為8086/8088CPU執(zhí)行一條指令需要的時(shí)間。它由若干個(gè)總線周期組成，根據(jù)指令性質(zhì)，總線周期不同。602、8086/8088微處理器8086/8088操作和時(shí)序

時(shí)鐘周期、總線周期（機(jī)器周期）、指令周期

4工作模式和總線時(shí)序612、8086/8088微處理器最小模式下的總線讀周期4工作模式和總線時(shí)序622、8086/8088微處理器最小模式下的總線寫周期4工作模式和總線時(shí)序632、8086/8088微處理器4工作模式和總線時(shí)序總線周期總是從T1開始T1狀態(tài)：CPU通過地址/數(shù)據(jù)復(fù)用線AD15~

AD0，和地址/狀態(tài)復(fù)用線A19/S6

~A16/S3輸出20位地址信息。同時(shí)和ALE控制信號(hào)有效，信號(hào)表示高位數(shù)據(jù)線上的信息有效，該信號(hào)作為奇地址存儲(chǔ)體的體選擇信號(hào)，配合地址信號(hào)實(shí)現(xiàn)對(duì)存儲(chǔ)單元的尋址。ALE信號(hào)為地址鎖存信號(hào)，啟動(dòng)鎖存器8282，在ALE信號(hào)下降沿，將20位地址信號(hào)和信號(hào)鎖存到8282地址寄存器中。

64T2狀態(tài)：A19/S6~A16/S3成為狀態(tài)線，出現(xiàn)信號(hào)S6~S3，并保持到讀周期結(jié)束。地址數(shù)據(jù)復(fù)用總線（AD15~

AD0）成為數(shù)據(jù)總線，準(zhǔn)備數(shù)據(jù)傳送。變低電平（有效），啟動(dòng)收發(fā)器8286。確定數(shù)據(jù)傳送方向。讀數(shù)據(jù)時(shí)為低；寫數(shù)據(jù)時(shí)為高。在周期末，讀或?qū)懣刂菩盘?hào)開始有效。（兩者只能有一個(gè)有效），數(shù)據(jù)將出現(xiàn)在總線上。

2、8086/8088微處理器4工作模式和總線時(shí)序652、8086/8088微處理器4工作模式和總線時(shí)序T3狀態(tài)：讀或?qū)懣刂菩盘?hào)保持有效。若存儲(chǔ)器或I/O端口已完成數(shù)據(jù)讀/寫（READY線保持高電平）。有些情況下，外部設(shè)備（器件）的速度不一定能與8086/8088相匹配。在T3周期結(jié)束，讀寫數(shù)據(jù)過程不一定能完成。在T3周期末，READY線為低電平。此時(shí)8086/8088自動(dòng)延長(zhǎng)T3狀態(tài)一個(gè)周期，并用TW表示。在TW周期末再次檢測(cè)READY線，以確定是否完成。直到確認(rèn)完成數(shù)據(jù)操作后，退出TW。662、8086/8088微處理器4工作模式和總線時(shí)序T4狀態(tài)：在讀、寫信號(hào)后沿從數(shù)據(jù)總線上讀取數(shù)據(jù)。完成一次總線操作?？偩€讀或?qū)懼芷诠ぷ鬟^程類似，只是數(shù)據(jù)方向控制信號(hào)

狀態(tài)不同和數(shù)據(jù)讀、寫信號(hào)不同。672、8086/8088微處理器4工作模式和總線時(shí)序----偉福實(shí)驗(yàn)平臺(tái)上的時(shí)序682、8086/8088微處理器4工作模式和總線時(shí)序----偉福實(shí)驗(yàn)平臺(tái)上的時(shí)序692、8086/8088微處理器4工作模式和總線時(shí)序----偉福實(shí)驗(yàn)平臺(tái)上的時(shí)序702、8086/8088微處理器4工作模式和總線時(shí)序----最大工作模式在最小模式下，只有一個(gè)數(shù)字處理器，因此所有的運(yùn)算與控制均由8086/8088微處理器承擔(dān)。系統(tǒng)結(jié)構(gòu)也最簡(jiǎn)單。為了提高系統(tǒng)處理數(shù)據(jù)的速度，8086/8088提供了另一種工作模式，稱最大模式。最大模式下，處理器的一部分引腳有新的定義。需要用轉(zhuǎn)換總線控制信號(hào)的總線控制器8288。將CPU的狀態(tài)信號(hào)轉(zhuǎn)換成總線控制信號(hào)，控制8282鎖存器、8286總線收發(fā)器。712、8086/8088微處理器4工作模式和總線時(shí)序----最大工作模式722、8086/8088微處理器4工作模式和總線時(shí)序----最大工作模式732、8086/8088微處理器4工作模式和總線時(shí)序----最大工作模式總線控制器8288742、8086/8088微處理器4工作模式和總線時(shí)序----最大工作模式最大模式下的引腳定義引腳24~31信號(hào)在最大模式下重新定義。

ALE，成QS1，QS0（指令隊(duì)列狀態(tài)信號(hào)）、、成總線周期狀態(tài)信號(hào)、、。表示當(dāng)前總線周期中進(jìn)行的數(shù)據(jù)傳輸?shù)念愋?/p>

成：總線鎖定信號(hào)。、成、總線請(qǐng)求與授予信號(hào)。752、8086/8088微處理器4工作模式和總線時(shí)序----最大工作模式指令隊(duì)列狀態(tài)信號(hào)QS1，QS0提供指令隊(duì)列操作狀態(tài)，供外部器件跟蹤8086內(nèi)部指令隊(duì)列。762、8086/8088微處理器4工作模式和總線時(shí)序----最大工作模式總線周期狀態(tài)信號(hào)772、8086/8088微處理器4工作模式和總線時(shí)序----最大工作模式總線請(qǐng)求與授予信號(hào)

、：為雙向信號(hào)腳，用于其它總線控制器向8086申請(qǐng)總線和8086將總線控制權(quán)授予其它總線控制器。優(yōu)先級(jí)別較高。工作過程如下：其它總線控制器發(fā)出一時(shí)鐘周期寬的脈沖，表示申請(qǐng)總線。在T4或T1時(shí)刻，8086發(fā)出一時(shí)鐘周期寬的脈沖，表示接受申請(qǐng)。并在下一時(shí)鐘周期釋放總線。當(dāng)外部總線控制器再發(fā)一時(shí)鐘周期寬的脈沖，表示總線使用完成（同時(shí)釋放總線控制）。在下一時(shí)鐘周期8086（8088）重新接管總線。782、8086/8088微處理器4工作模式和總線時(shí)序----最大工作模式總線鎖定信號(hào)

：輸出、低電平有效，三態(tài)。當(dāng)該信號(hào)有效時(shí)，其它總線控制設(shè)備不能占用總線。在總線出讓狀態(tài)下，它為高阻狀態(tài)。的有效信號(hào)由指令前綴LOCK控制產(chǎn)生（在第3章中介紹），并維持到下一條指令執(zhí)行完畢為止。792、8086/8088微處理器4工作模式和總線時(shí)序----最大工作模式802、8086/8088微處理器4工作模式和總線時(shí)序----最大工作模式最大模式下的總線讀周期81最大模式下的總線寫周期2、8086/8088微處理器4工作模式和總線時(shí)序----最大工作模式822、8086/8088微處理器4工作模式和總線時(shí)序----最大工作模式從總線周期來看，最大模式下的總線讀寫周期與最小模式并無不同。只是最大模式時(shí)，要增設(shè)一個(gè)總線控制器8288芯片。根據(jù)CPU的、、狀態(tài)信號(hào)重構(gòu)總線控制信號(hào)。此外，將對(duì)存儲(chǔ)器操作和I/O端口的操作信號(hào)重構(gòu)為兩組信號(hào)，以及提前一個(gè)時(shí)鐘周期的存儲(chǔ)器寫信號(hào)和提前一個(gè)時(shí)鐘周期的I/O端口寫信號(hào)。832、8086/8088微處理器4工作模式和總線時(shí)序----8087協(xié)處理器

通用處理器（如8086/8088）只有簡(jiǎn)單的加、減、乘、除等算術(shù)運(yùn)算指令，而沒有如開方、正弦、余弦、對(duì)數(shù)等運(yùn)算指令，代之要用程序?qū)崿F(xiàn)。因此，速度慢、精度低。即使對(duì)整形數(shù)據(jù)，在有的時(shí)候，通用處理器的精度也不高（只有16位）。協(xié)處理器8087是提供高精度計(jì)算的處理器。用來彌補(bǔ)通用處理器（如8086/8088）這方面的不足的一種數(shù)字處理器。在系統(tǒng)中，8087執(zhí)行復(fù)雜數(shù)學(xué)函數(shù)的協(xié)處理器，主處理器（8086/8088）執(zhí)行其它任務(wù)。8087能將主處理器浮點(diǎn)運(yùn)算速度和精度性能提高50~100倍

842、8086/8088微處理器4工作模式和總線時(shí)序----8087協(xié)處理器8087增加了68條浮點(diǎn)指令和8個(gè)80位的浮點(diǎn)寄存器。符合IEEE微處理器浮點(diǎn)標(biāo)準(zhǔn)。8個(gè)80位長(zhǎng)的數(shù)據(jù)寄存器，稱為ST寄存器16位的狀態(tài)寄存器16位的控制寄存器16位的特征寄存器852、8086/8088微處理器4工作模式和總線時(shí)序----8087協(xié)處理器862、8086/8088微處理器4工作模式和總線時(shí)序----8087協(xié)處理器Escape指令

8087執(zhí)行的所有指令稱為ESCAPE指令，指令的最高5位都相同，為11011。

8087的協(xié)處理器是通過監(jiān)視局部總線實(shí)現(xiàn)與主處理器的協(xié)調(diào)工作。協(xié)處理器監(jiān)控主處理器的程序執(zhí)行過程，通過監(jiān)控總線狀態(tài)周期S2~S0，與主處理器同時(shí)讀取指令。而指令執(zhí)行過程，通過監(jiān)控隊(duì)列狀態(tài)線QS0和QS1。檢測(cè)Escape指令的出現(xiàn)，872、8086/8088微處理器4工作模式和總線時(shí)序----8087協(xié)處理器主處理器對(duì)ESCAPE指令的響應(yīng)當(dāng)8086遇到ESCAPE指令時(shí)，執(zhí)行兩種工作之一1.不做任何事（操作在8087內(nèi)部進(jìn)行）2.計(jì)算有效地址，并從該地址讀一個(gè)字（所有LOADS和STORES指令要求）。8086忽略讀取的字，因此稱為虛讀周期。隨后，8086立即執(zhí)行下一條WAIT指令。ESCAPE指令不修改主處理器中任何寄存器的內(nèi)容，除了IP（指令計(jì)數(shù)器）外。若沒有協(xié)處理器，或協(xié)處理器忽略ESCAPE指令，則主處理器將ESCAPE指令視同NOP指令。除了計(jì)算有效地址和讀一個(gè)存儲(chǔ)字外，主處理器不做任何假設(shè)協(xié)處理器要做的事。882、8086/8088微處理器4工作模式和總線時(shí)序----8087協(xié)處理器協(xié)處理器對(duì)ESCAPE指令的響應(yīng)

當(dāng)8087遇到ESCAPE指令時(shí)，執(zhí)行三類基本操作：LOAD（存儲(chǔ)器讀），STORE（存儲(chǔ)器寫）和EXECUTE（執(zhí)行8087內(nèi)部一數(shù)學(xué)函數(shù)）。當(dāng)主處理器執(zhí)行一存儲(chǔ)器讀指令，以引起8087的讀操作時(shí)，主機(jī)總是讀8087存儲(chǔ)器操作數(shù)的低位字