80C51并行擴(kuò)展技術(shù)課件

80C51並行擴(kuò)展技術(shù)

80C51系列單片機(jī)有很強(qiáng)的外部擴(kuò)展能力。外部擴(kuò)展可分為並行擴(kuò)展和串行擴(kuò)展兩大形式。早期的單片機(jī)應(yīng)用系統(tǒng)以採(cǎi)用並行擴(kuò)展為多，近期的單片機(jī)應(yīng)用系統(tǒng)以採(cǎi)用串行擴(kuò)展為多。

外部擴(kuò)展的器件可以有ROM、RAM、I/O口和其他一些功能器件，擴(kuò)展器件大多是一些常規(guī)晶片，有典型的擴(kuò)展應(yīng)用電路，可根據(jù)規(guī)範(fàn)化電路來構(gòu)成能滿足要求的應(yīng)用系統(tǒng)?！?-1

並行擴(kuò)展概述一、並行擴(kuò)展連接方式

1、並行擴(kuò)展匯流排組成

⑴數(shù)據(jù)傳送:由數(shù)據(jù)匯流排DB（D0～D7）完成；

D0～D7由P0口提供

⑵單元尋址:由地址匯流排AB（A0～A15）完成；低8位地址線A0～A7由P0口提供高8位地址線A8～A15由P2口提供。

⑶交互握手:由控制匯流排CB完成?？刂凭€有PSEN、WR、RD、ALE、EA2、並行擴(kuò)展容量

可分別擴(kuò)展64KBROM（包括片內(nèi)ROM）和64KB外RAM。⑤

WR：輸出，用於寫外RAM選通，執(zhí)行MOVX寫指令時(shí)，

WR會(huì)自動(dòng)有效，與外RAM寫允許端WE連接。

80C51控制匯流排，有以下幾條：①ALE：輸出，用於鎖存P0口輸出的低8位地址信號(hào)，與地址鎖存器門控端G連接。②PSEN：輸出，用於外ROM讀選通控制，與外ROM輸出允許端OE連接。③EA：輸入，用於選擇讀內(nèi)/外ROM。EA=1，讀內(nèi)ROM；

EA=0，讀外ROM。一般情況下，有並且使用內(nèi)ROM時(shí)，

EA接Vcc；無內(nèi)ROM或僅使用外ROM時(shí)，EA接地。④RD：輸出，用於讀外RAM選通，執(zhí)行MOVX讀指令時(shí)，

RD會(huì)自動(dòng)有效，與外RAM讀允許端OE連接。⑥

P2.X：並行擴(kuò)展外RAM和I/O時(shí)，通常需要片選控制，一般由P2口高位地址線擔(dān)任。二、並行擴(kuò)展尋址方式

記憶體片內(nèi)存儲(chǔ)單元子地址：

由與記憶體地址線直接連接的地址線確定；

記憶體晶片地址：

由高位地址線產(chǎn)生的片選信號(hào)確定。當(dāng)記憶體晶片多於一片時(shí)，為了避免誤操作，必須利用片選信號(hào)來分別確定各晶片的地址分配。產(chǎn)生片選信號(hào)的方法有線選法和解碼法兩種。

低位地址線A0～A10實(shí)現(xiàn)片內(nèi)尋址。高位地址線A11～A13實(shí)現(xiàn)片選（A11～A13中只允許有一根為低電平，另二根必須為高電平，否則出錯(cuò)）。無關(guān)位A14、A15可任取，一般取“1”。高位地址線直接連到記憶體晶片的片選端。圖中晶片是2K*8位

1、線選法二進(jìn)位表示

16進(jìn)製錶示

無關(guān)位片外地址線片內(nèi)地址線A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0晶片Ⅰ1111000000000000F000H................～1111011111111111F7FFH晶片Ⅱ111

0100000000000E800H................～1110111111111111EFFFH

晶片Ⅲ1101100000000000D800H................～1101111111111111DFFFH表7-1

線選法三片記憶體晶片地址分配表缺點(diǎn)：①晶片地址空間不連續(xù)；

②存在地址重疊現(xiàn)象。線選法優(yōu)點(diǎn)：連接簡(jiǎn)單；適用於擴(kuò)展存儲(chǔ)容量較小的場(chǎng)合。通過解碼器將高位地址線轉(zhuǎn)換為片選信號(hào)。2、解碼法二進(jìn)位表示

16進(jìn)製錶示

無關(guān)位片外地址線片內(nèi)地址線A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0晶片Ⅰ10000000000000008000H................～100001111111111187FFH晶片Ⅱ10001000000000008800H................～10001111111111118FFFH晶片Ⅲ10010000000000009000H................～100101111111111197FFH表7-3解碼法三片記憶體晶片地址分配表

解碼法的另一個(gè)優(yōu)點(diǎn)是若解碼器輸出端留有剩餘端線未用時(shí)，便於繼續(xù)擴(kuò)展記憶體或I/O口介面電路。

解碼法與線選法比較，硬體電路稍複雜，需要使用解碼器，但可充分利用存儲(chǔ)空間，全解碼時(shí)還可避免地址重疊現(xiàn)象，局部解碼因還有部分高位地址線未參與解碼，因此仍存在地址重疊現(xiàn)象。

解碼法和線選法不僅適用於擴(kuò)展記憶體(包括外RAM和外ROM)，還適用於擴(kuò)展I/O口(包括各種週邊設(shè)備和介面晶片)。①程式記憶體

EPROM的擴(kuò)展：?jiǎn)纹瑱C(jī)內(nèi)部沒有ROM,或雖有ROM但容量太小時(shí),必須擴(kuò)展外部程式記憶體方能工作。最常用的ROM器件是EPROM。

如:2716(2K)/2764(8K)/27128(16K)/27256(32K)/27040(512K)……記憶體的擴(kuò)展(EPROM)VppVccA12

PGMA7

NCA6

A8A5A9A4

A11A3OEA2

A10A1

CEA0

D7D0

D6D1

D5D2D4GND

D32764VppVccA12

PGMA7

A13A6

A8A5A9A4

A11A3OEA2

A10A1

CEA0

D7D0

D6D1

D5D2D4GND

D327128VppVccA12

A14A7

A13A6

A8A5A9A4

A11A3OEA2

A10A1

CEA0

D7D0

D6D1

D5D2D4GND

D327256§7-2並行擴(kuò)展外ROM一、擴(kuò)展EPROM②高位地址：視EPROM晶片容量大小。2764需5位，P2.0～P2.4與2764A8～A12相連；27128需6位，P2.0～P2.5與27128A8～A13相連。⑴地址線①低8位地址：由80C51P0.0～P0.7與74373DO～D7端連接，ALE有效時(shí)74373鎖存該低8位地址，並從Q0～Q7輸出，與EPROM晶片低8位地址AO～A7相接。⑵

數(shù)據(jù)線：由80C51地址/數(shù)據(jù)複用匯流排P0.0～P0.7直接與EPROM數(shù)據(jù)線DO～D7相連。⑶

控制線①ALE：80C51ALE端與74373門控端G相連，專用於鎖存低8位地址。②片選端：由於只擴(kuò)展一片EPROM，因此一般不用片選，EPROM片選端CE直接接地。

③輸出允許：EPROM的輸出允許端OE直接與80C51PSEN相連，80C51的PSEN信號(hào)正好用於控制EPROM

OE端。④

EA：有並且使用內(nèi)ROM時(shí)，EA接Vcc；無內(nèi)ROM或僅使用外ROM時(shí)，EA接地。二、擴(kuò)展E2PROM(2816A,2817A,2864A等)①地址線、數(shù)據(jù)線仍按80C51一般擴(kuò)展外ROM的方式連接。②片選線一般由80C51高位地址線控制，並決定E2PROM口地址。③將E2PROM用作外ROM時(shí)，80C51PSEN與E2PROMOE端相連。由80C51的PSEN控制E2PROM的讀出(輸出允許OE)。④將E2PROM當(dāng)作外RAM時(shí)，因需要對(duì)E2PROM進(jìn)行線上擦寫，因此80C51的WR與E2PROMWE端相連，此時(shí)應(yīng)使用MOVX指令，且應(yīng)注意E2PROM的地址範(fàn)圍與外RAM不能重複重迭，否則出錯(cuò)。⑴將E2PROM用作外ROM

E2PROM用作外ROM時(shí)，執(zhí)行MOVC指令，讀選通由PSEN控制；E2PROM用作外RAM時(shí)，執(zhí)行MOVX指令，讀選通由RD控制。讀E2PROM時(shí)，速度與EPROM相當(dāng)，完全能滿足CPU要求。寫E2PROM時(shí)，速度很慢，因此，不能將E2PROM當(dāng)作一般RAM使用。每寫入一個(gè)（頁(yè)）位元組，要延時(shí)10mS以上，使用時(shí)應(yīng)予以注意。⑵將E2PROM同時(shí)用作外ROM和外RAM【例7.1】試將E2PROM中以Addr為首址的32個(gè)存儲(chǔ)單元改寫為內(nèi)RAM中以30H為首址的32位元組的內(nèi)容。解：編程如下：

WROMl：MOVR0,#30H

;置源數(shù)據(jù)區(qū)首址

MOVDPTR,#Addr;置E2PROM擦寫單元首址

LOP1：MOVA,@R0

;取改寫數(shù)據(jù)

MOVX@DPTR,A

;改寫

INCR0

;修改源數(shù)據(jù)區(qū)地址

INCDPTR

;修改寫入單元地址

CJNER0,#40H,LOP1;1～16位元組未頁(yè)寫完畢,繼續(xù)

DECDPL

;頁(yè)寫完畢，指向最後一個(gè)數(shù)據(jù)

MOVB,A

;暫存最後一個(gè)數(shù)據(jù)

WALT:CLRA

;MOVCA,@A+DPTR

;讀最後一個(gè)數(shù)據(jù)

XRLA，B

;異或核對(duì)

JBAcc.7,WAIT

;Acc.7=1,頁(yè)存儲(chǔ)未完,Ace.7=0,頁(yè)存儲(chǔ)完畢

INCDPL

;恢復(fù)指向下一寫入單元地址

LOP2：MOVA,@R0;取改寫數(shù)據(jù)

MOVX@DPTR，A;改寫

INCR0;修改源數(shù)據(jù)區(qū)地址

INCDPTR;修改寫入單元地址

CJNER0,#50H,LOP2;17～32位元組未頁(yè)寫完畢,繼續(xù)

RET【例7.2】按圖7.10，將2864A中1000H為首地址的16個(gè)數(shù)據(jù)讀出取反後寫入原存儲(chǔ)單元。

解：編程如下：

WROM2：MOVR2,#10H

;置數(shù)據(jù)長(zhǎng)度

MOVDPTR,#1000H;置E2PROM數(shù)據(jù)區(qū)首址

LOP2：MOVXA，@DPTR;讀E2PROM數(shù)據(jù)

CPLA;取反

MOVX@DPTR,A;寫入E2PROM原存儲(chǔ)單元

INCDPTR;指向下一數(shù)據(jù)地址

DJNZR2,LOP2

;判操作完成否?未完迴圈

RET;完成操作，返回。②數(shù)據(jù)記憶體

RAM的擴(kuò)展：有時(shí)需要擴(kuò)展外部數(shù)據(jù)記憶體RAM方能工作(如數(shù)據(jù)採(cǎi)集系統(tǒng)數(shù)據(jù)量較大，需要專設(shè)RAM或FlashRAM)。最常用的RAM器件是SRAM。如:6116(2K)/6264(8K)/62128(16K)/628128(128K)……記憶體的擴(kuò)展(RAM)

A7

VccA6

A8A5A9A4

WEA3OEA2

A10A1

CEA0

D7D0

D6D1

D5D2D4GND

D36116VppVccA12

WEA7

CE2A6

A8A5A9A4

A11A3OEA2

A10A1

CE1A0

D7D0

D6D1

D5D2D4GND

D36264VppVccA12

WEA7

A13A6

A8A5A9A4

A11A3OEA2

A10A1

CEA0

D7D0

D6D1

D5D2D4GND

D362128§1-1並行擴(kuò)展外RAM1、80C51擴(kuò)展外RAM時(shí)典型連接電路⑴

地址線、數(shù)據(jù)線仍按80C51一般擴(kuò)展ROM時(shí)方式連接，高位地址線視RAM晶片容量，6116需3根，6264需5根。⑵

片選線一般由80C51高位地址線控制，並決定RAM的口地址。

6264有2個(gè)片選端只須用其一個(gè)，一般用CE1，CE2直接接Vcc。

按圖7-12，6116的地址範(fàn)圍是7800H～7FFFH；

按圖7-13，6264的地址範(fàn)圍是6000H～7FFFH（無關(guān)位為1）。⑶

讀寫控制線由80C51的RD、WR分別與RAM晶片的OE、WE相接。【例7-3】按圖7.13，試編制程式，將外IRAM7020H為首址的16個(gè)數(shù)據(jù)讀出並寫入外RAM7040H為首址的存儲(chǔ)單元。

解：編程如下：

RWRAM：MOVR2,#10H;置讀寫數(shù)據(jù)長(zhǎng)度

MOVR3,#20H;置讀出數(shù)據(jù)區(qū)低8位首址

MOVR4,#40H;置寫入數(shù)女匠辱低8位首址

MOVDPTR,#7020H;置讀出數(shù)據(jù)區(qū)首址

LOP3： MOVXA,@DPTR;讀數(shù)據(jù)

MOVDPL,R4;置寫入數(shù)據(jù)區(qū)低8位地址

MOVX@DPTR,A;寫數(shù)據(jù)

INCR3;修改讀數(shù)據(jù)區(qū)地址

INCR4;修改寫數(shù)據(jù)區(qū)地址

MOVDPL,R3;置讀出數(shù)據(jù)區(qū)低8位地址

DJNZR2,LOP3;判讀寫結(jié)束否?未結(jié)束繼續(xù)迴圈

RET;2、80C51同時(shí)擴(kuò)展外ROM和外RAM時(shí)典型連接電路⑴地址線、數(shù)據(jù)線仍按80C51一般擴(kuò)展外ROM時(shí)方式連接。⑵片選線，因外ROM只有一片，無需片選。2764CE直接接地，始終有效。外RAM雖然也只有一片，但系統(tǒng)可能還要擴(kuò)展I/O口，而I/O口與外RAM是統(tǒng)一編址的，因此一般需要片選，6264CE1接P2.5，CE2直接接Vcc，這樣6264的地址範(fàn)圍為C000H～DFFFH，P2.6、P2.7可留給擴(kuò)展I/O口片選用。⑶讀寫控制線，讀外ROM執(zhí)行MOVC指令，由PSEN控制2764OE，讀寫外RAM執(zhí)行MOVX指令，由RD控制6264OE，WR控制6264WE?！?-4

用74系列晶片並行擴(kuò)展I/O口擴(kuò)展I/O口分類：並行擴(kuò)展和串行擴(kuò)展；可編程和不可編程。80C51並行擴(kuò)展I/O口是將I/O口看作外RAM的一個(gè)存儲(chǔ)單元，與外RAM統(tǒng)一編址，操作時(shí)執(zhí)行MOVX指令和使用RD﹑WR控制信號(hào)。從理論上講，擴(kuò)展I/O口最多可擴(kuò)展64000個(gè)I/O口。構(gòu)成輸出口時(shí)，介面晶片應(yīng)具有鎖存功能；構(gòu)成輸入口時(shí)，介面晶片應(yīng)具有三態(tài)緩衝和鎖存功能。7.4.2、74373擴(kuò)展輸入口

(是8D三態(tài)同相鎖存器）74373是8D三態(tài)同相鎖存器，內(nèi)部有8個(gè)相同的D觸發(fā)器，D0～D7為其D輸人端；Q0～Q7為其Q輸出端；G為門控端；OE為輸出允許端；加上電源端Vcc和接地端GND，共20個(gè)引腳。

輸入輸出OE

G

D

Q

L

H

H

H

L

H

L

L

L

L×

不變

H××

高阻DIP封裝引腳圖和功能表

一、典型應(yīng)用電路

G接高電平，門控始終有效；從D0～D7輸入的信號(hào)能直達(dá)Q0～Q7輸出緩衝器待命；由80C51的RD和P2.7（一般用P2.0～P2.7為宜）經(jīng)過或門與74373OE端相連。用74373擴(kuò)展80C51輸入口的優(yōu)點(diǎn):

線路簡(jiǎn)單、價(jià)格低廉、編程方便。IND:MOVDPTR,#7FFFH;置373口地址

MOVR0,#30H;置內(nèi)RAM數(shù)據(jù)存儲(chǔ)區(qū)首址IND0:MOVXA,@DPTR;輸入數(shù)據(jù)

MOV@R0,A;存數(shù)據(jù)

INCR0;指向下一存儲(chǔ)單元

LCALLDLY1s;調(diào)用1s延時(shí)副程式

CJNER0,#40H,IND0;判16個(gè)數(shù)據(jù)讀完否?未完繼續(xù)

RET;【例7-4】按圖7-16，試編制程式，從373外部每隔1秒讀入一個(gè)數(shù)據(jù)，共16個(gè)數(shù)據(jù)，存入以30H為首址的內(nèi)RAM。解：編程如下：7.4.2、74377擴(kuò)展輸出口

74377為帶有輸出允許控制的8D觸發(fā)器。D0～D7為8個(gè)D觸發(fā)器的D輸人端；Q0～Q7是8個(gè)D觸發(fā)器的Q輸出端；時(shí)鐘脈衝輸入端CLK，上升沿觸發(fā)，8D共用；OE為輸出允許端，低電平有效。當(dāng)74377OE端為低電平,且CLK端有正脈衝時(shí)，在正脈衝的上升沿，D端信號(hào)被鎖存，從相應(yīng)的Q端輸出。

輸入輸出OECLK

D

Q

L××不變

L

1

l

L

00×0×不變二、典型應(yīng)用電路

80C51單片機(jī)的WR和P2.5分別與74377CLK端和輸出允許端OE相接。P2.5決定74377地址為DFFFH。解：編程如下：OUTD:MOVDPTR,#0DFFFH;置377口地址

MOVR0,#30H;置內(nèi)RAM數(shù)據(jù)存儲(chǔ)區(qū)首址

MOVR2,#10H;置數(shù)據(jù)長(zhǎng)度OUT1:MOVA,@R0;讀數(shù)據(jù)

MOVX@DPTR,A;輸出數(shù)據(jù)

INCR0;指向下一存儲(chǔ)單元

DJNZR2,OUT1;判16個(gè)數(shù)據(jù)輸出完否?未完繼續(xù)

RET;【例7-5】按圖7-18，試編制程式，從74377連續(xù)輸出16個(gè)數(shù)據(jù)，輸出數(shù)據(jù)區(qū)首址30H。7.4.3擴(kuò)展匯流排驅(qū)動(dòng)能力

當(dāng)P0口匯流排負(fù)載達(dá)到或超出P0口最大負(fù)載能力8個(gè)TTL門時(shí)，必須接入?yún)R流排驅(qū)動(dòng)器。因P0口傳送數(shù)據(jù)是雙向的，因此要擴(kuò)展的數(shù)據(jù)匯流排驅(qū)動(dòng)器也必須具有雙向三態(tài)功能。除雙向數(shù)據(jù)匯流排外，80C51有可能擴(kuò)展的還有控制匯流排中的WR、RD、PSEN、ALE和P2口高8位地址匯流排，屬單向匯流排。

1．雙向匯流排擴(kuò)展

(1)74245晶片介紹圖7-19為74245DIP封裝引腳圖、邏輯圖和功能表。

74245是8同相三態(tài)雙向匯流排收發(fā)器，可雙向傳輸，當(dāng)