第五章-低噪聲放大電路設計

第5章低噪聲放大電路設計5.1低噪聲放大器設計理論基礎5.1.1隨著通訊工業(yè)的飛速發(fā)展，人們對各種無線通訊工具的要求也越來越高，功率輻射小、作用距離遠、覆蓋范圍大已成為各運營商乃至無線通訊設備制造商的普遍追求，這就對系統(tǒng)的接收靈敏度提出了更高的要求，眾所周知，系統(tǒng)接收靈敏度的計算公式如下：S=-174+NF+10㏒BW+S/N（1）由上式可見，在各種特定（帶寬、解調(diào)S/N已定）的無線通訊系統(tǒng)中，能有效提高靈敏度的關鍵因素就是降低接收機的噪聲系數(shù)NF，而決定接收機的噪聲系數(shù)的關鍵部件就是處于接收機最前端的低噪聲放大器。低噪聲放大器的主要作用是放大天線從空中接收到的微弱信號，降低噪聲干擾，以供系統(tǒng)解調(diào)出所需的信息數(shù)據(jù)，所以低噪聲放大器的設計對整個接收機來說是至關重要的。5.1.2一個低噪聲放大器的性能包含低的噪聲系數(shù)，合理的增益和穩(wěn)定性，在整個有用頻率范圍內(nèi)不會振蕩。這種放大器的典型工作狀態(tài)是A類，其特征是，偏置點大約處于所使用器件的最大電流和電壓能力的中心。1.噪聲系數(shù)NF放大器的噪聲系數(shù)NF可定義如下（2） （2）式中，NF為微波部件的噪聲系數(shù)；Sin，Nin分別為輸入端的信號功率和噪聲功率；Sout，Nout分別為輸出端的信號功率和噪聲功率。噪聲系數(shù)的物理含義是：信號通過放大器之后，由于放大器產(chǎn)生噪聲，使信噪比變壞；信噪比下降的倍數(shù)就是噪聲系數(shù)。通常，噪聲系數(shù)用分貝數(shù)表示，此時（3） （3）（4）對單級放大器而言，其噪聲系數(shù)的計算為：（4）其中Fmin為晶體管最小噪聲系數(shù)，是由放大器的管子本身決定的，Γopt、Rn和Γs分別為獲得Fmin時的最佳源反射系數(shù)、晶體管等效噪聲電阻、以及晶體管輸入端的源反射系數(shù)。對多級放大器而言，其噪聲系數(shù)的計算為：（5）其中NFn為第n級放大器的噪聲系數(shù)，Gn為第n級放大器的增益。在某些噪聲系數(shù)要求非常高的系統(tǒng)，由于噪聲系數(shù)很小，用噪聲系數(shù)表示很不方便，常常用噪聲溫度來表示，噪聲溫度與噪聲系數(shù)的換算關系為：Te=T0(NF–1)（6）其中Te為放大器的噪聲溫度，T0=2900K，NF為放大器的噪聲系數(shù)。NF(dB)=10LgNF（7）2.放大器增益G微波放大器功率增益有多種定義，比如資用功率增益、實際增益增益、共扼增益增益、單向化增益等。對于實際的低噪聲放大器，功率增益通常是指信源和負載都是50Ω標準阻抗情況下實測的增益。實際測量時，常用插入法，即用功率計先測信號源能給出的功率P1；再把放大器接到信源上，用同一功率計測放大器輸出功率P2，功率增益就是（8） （8）低噪聲放大器都是按照噪聲最佳匹配進行設計的。噪聲最佳匹配點并非最大增益點，因此點增益G要下降。噪聲最佳匹配情況下的增益稱為相關增益。通常，相關增益比最大增益大概低2－4dB。3.輸入輸出的駐波比和反射系數(shù)低噪聲放大器主要指標是噪聲系數(shù)，所以輸入匹配電路是按照噪聲最佳來設計的，其結(jié)果會偏離駐波比最佳的共扼匹配狀態(tài)，因此駐波比不會很好。此外，由于微波場效應晶體或雙極性晶體管，其增益特性大體上都是按每倍頻程以6dB規(guī)律隨頻率升高而下降，為了獲得工作頻帶內(nèi)平坦增益特性，在輸入匹配電路和輸出匹配電路都是無耗電抗性電路情況下，只能采用低頻段失配的方法來壓低增益，以保持帶內(nèi)增益平坦，因此端口駐波比必然是隨著頻率降低而升高。4.放大器的動態(tài)范圍（IIP3）動態(tài)范圍是指低噪音放大器輸入信號允許的最小功率和最大功率的范圍。動態(tài)范圍的下限取決于噪聲性能。當放大器的噪聲系數(shù)Nf給定時，輸入信號功率允許最小值是：（9） （9）其中：－微波系統(tǒng)的通頻帶(例如中頻放大器通頻帶)；M－微波系統(tǒng)允許的信號噪聲比，或信號識別系數(shù)；T0－環(huán)境溫度，293K。由公式可知，動態(tài)范圍下限基本上取決于放大器噪聲系數(shù)，但是也和整個系統(tǒng)的狀態(tài)和要求有關。例如，電視機信號微波中繼每信道頻帶＝40MHz，信號噪音比M＝10，放大器噪聲系數(shù)Nf=1.2(0.8dB)動態(tài)范圍下限是。動態(tài)范圍的上限是受非線性指標限制，有時候要求更加嚴格些，則定義為放大器非線性特性達到指定三階交調(diào)系數(shù)時的輸入功率值。除以上各項外，低噪聲放大器的工作頻率、工作帶寬及通帶內(nèi)的增益平坦度等指標也很重要，設計時要認真考慮。5.1.31.低噪聲放大管的選擇原則對微波電路中應用的低噪聲放大管的主要要求是高增益和低噪聲以及足夠的動態(tài)范圍，目前雙極型低噪聲管的工作頻率可以達到幾個千兆噪聲系數(shù)為幾個分貝，而砷化鎵小信號的場效應管的工作頻率更高，噪聲系數(shù)可在1dB以下。我們在選取低噪聲放大器管通?？梢詮囊韵聨讉€方面進行考慮：1）微波低噪聲管的噪聲系數(shù)足夠小工作頻段足夠高，晶體管的一般要比工作頻率高4倍以上，現(xiàn)在PHEMT場效應管的噪聲系數(shù)在2GHz可在0.5dB左右，工作頻率高端可達到6GHz。2）微波低噪聲管要有足夠高的增益和高的動態(tài)范圍,一般要求放大器工作增益大于10dB以上,當輸入信號達到系統(tǒng)最大值時由放大器非線性引起的交調(diào)產(chǎn)物小于系統(tǒng)本底噪聲。2.輸入輸出匹配電路的設計原則對于單級晶體管放大器的噪聲系數(shù)，如上式（4）所示，式（4）可以化成一個圓的表達式，即等噪聲系數(shù)圓。圓上每一點代表一個能產(chǎn)生恒定噪聲系數(shù)NF的源反射系數(shù)。如要獲得需要的噪聲系數(shù)，只要在圓圖上畫出對應于這個噪聲系數(shù)的圓，然后將源阻抗匹配到這個圓上的一個點就行了。實際設計中由于要兼顧到放大器的增益，通常我們不取最小噪聲系數(shù)。在對放大器進行單項化設計時（假定S12＝0），轉(zhuǎn)移功率增益GT可以由如下公式表示：GT=G0G1G2其中，對于特定的晶體管S11、S22是確定的，不同的源反射系數(shù)Γ1和負載反射系數(shù)Γ2，可以構(gòu)成恒定增益圓，設計時只須將源和負載反射系數(shù)分別匹配到相應的圓上，便能得到相應的增益。將恒定增益圓與等噪聲系數(shù)圓結(jié)合起來設計，便能得到比較理想的結(jié)果。另外設計中還要注意增益平坦設計主要是高端共軛匹配，低端校正，一般還需在多個中間頻率上進行增益規(guī)定性校驗，在高頻應用時由于微波晶體管本身的增益一般隨著頻率的升高而降低，為了保證電路在低頻率段的增益恒定和穩(wěn)定性可以考慮在輸入輸出端采用高通匹配方式。在以上的討論中我們忽略了晶體管的反向傳輸系數(shù)，實際中微波場效應晶體管和雙極性晶體管都存在內(nèi)部反饋，微波管的S12就表示內(nèi)部反饋量，它是電壓波的反向傳輸系數(shù)。S12越大，內(nèi)部反饋越強，反饋量達到一定強度時，將會引起放大器穩(wěn)定性變壞，甚至產(chǎn)生自激振蕩。微波管的S21代表電壓波的正向傳輸系數(shù)，也就是放大倍數(shù)。S21越大，則放大以后的功率越強。在同樣的反饋系數(shù)S12的情況下，S21越大當然反饋的功率也越強，因此S21也影響放大器的穩(wěn)定性。3.放大器穩(wěn)定性一個微波管的射頻絕對穩(wěn)定條件是：其中K稱為穩(wěn)定性判別系數(shù)，K大于1是穩(wěn)定狀態(tài)，只有當式（2－4）中的三個條件都滿足時，才能保證放大器是絕對穩(wěn)定的。實際設計時為了保證低噪聲放大器穩(wěn)定工作還要注意使放大器避開潛在不穩(wěn)定區(qū)。對于潛在不穩(wěn)定的放大器，至少有兩種可選擇的途徑：1）引入電阻匹配元件使K≥1和GMAX≈GMS2）引入反饋使K≥1和GMAX≈GMS在實際設計中為改善微波管自身穩(wěn)定性，有以下幾種方式：1）串接阻抗負反饋在MESFET的源極和地之間串接一個阻抗元件，從而構(gòu)成負反饋電路。對于雙極晶體管則是在發(fā)射極經(jīng)反饋元件接地。在實際的微波放大器電路中，電路尺寸很小，外接阻抗元件難以實現(xiàn)，因此反饋元件常用一段微帶線來代替，它相當于電感性元件的負反饋。2）用鐵氧體隔離器鐵氧體隔離器應該加在天線與放大器之間，假定鐵氧體隔離器的正向功率衰減微為，反向功率衰減為，且1，1。則＝0為加隔離器前的反射系數(shù)，為加隔離器后的反射系數(shù)。用以改善穩(wěn)定性的隔離器應該具有的特性是：頻帶必須很寬，要能夠覆蓋低噪聲放大器不穩(wěn)定頻率范圍；反向隔離度并不要求太高；正向衰減只需保證工作頻帶之內(nèi)有較小衰減，以免影響整機噪聲系數(shù)，而工作頻帶外，則沒有要求。隔離器本身端口駐波比要小。3）穩(wěn)定衰減器型阻性衰減器是一種簡易可行的改善放大器穩(wěn)定性的措施，通常接在低噪聲放大器末級輸出口，有時也可以加在低噪聲放大器內(nèi)的級間，由于衰減器是阻型衰減，不能加在輸入口或前級的級間，以免影響噪聲系數(shù)。在不少情況下，放大器輸出口潛在不穩(wěn)定區(qū)較大，在輸出端加型阻性衰減器，對改善穩(wěn)定性相當有效。圖5-1是設計放大器的步驟：晶體管選擇：晶體管選擇：S參數(shù);噪聲參數(shù);功率輸出;價格.K值計算K<1，計算GmsK>1，計算Gma在ΓG和ΓL平面上畫出不穩(wěn)定區(qū)域滿足穩(wěn)定區(qū)域和增益=GMS,在?2處設計M1和M2在?2處設計M1和M2（假設S12=0）畫出ΓG和ΓL與頻率是否在穩(wěn)定區(qū)域內(nèi)設計直流偏置電路，再次驗證穩(wěn)定性完成放大器完整的尺寸結(jié)構(gòu)驗證穩(wěn)定性制板圖5-1設計放大器的一般步驟根據(jù)器件廠商提供的S參數(shù),噪聲系數(shù)和線性輸出功率，選擇所需器件；計算工作頻帶內(nèi)的K和GMAX或GMS值；當K>1時，在上邊帶?2處做輸入輸出匹配的拓撲結(jié)構(gòu)設計；當K<1時，在ΓG和ΓL平面畫出不穩(wěn)定區(qū)域，在上邊帶邊邊緣處選擇與輸入輸出部分匹配的拓撲，并避開不穩(wěn)定區(qū)域，增益的上限接近GMS.找到初始M1和M2后，畫出放大器S參數(shù)對頻率的關系曲線；再畫出ΓG和ΓL的頻率關系曲線，確定放大器的穩(wěn)定性。設計直流偏置電路。5.2用FET設計LNA實例本節(jié)以AVAGO公司的ATF54143為例，介紹低噪聲放大器實例與仿真。5.2.1DATASHEET解讀路，例如放大器和振蕩器的核心都是晶體管，設計之前必須詳細了解晶體管的各方面參數(shù)和性能，這是選擇晶體管并作設計的基礎。而半導體公司提供的晶體管的芯片資料（DataSheet）是設計者獲得有關晶體管信息最重要的資料，所以如何有效閱讀一篇晶體管的芯片資料是每個射頻電路設計者必須要掌握的。下面以Agilent公司的高電子遷移率晶體管（PHEMT）ATF54143的芯片資料為例子，看看如何閱讀一篇晶體管芯片資料。ATF54143Datasheet資料請讀者到安捷倫科技網(wǎng)站下載.1．ATF54143DataSheet研讀ATF54143是Agilent科技半導體部（現(xiàn)為Avago科技）出品的一款低噪聲增強型高電子遷移率晶體管，使用表面貼片安裝(SMD)塑封封裝。第一頁簡要介紹了ATF54143的主要性能，關鍵參數(shù)和主要應用等。Description介紹了ATF54143是一款低噪聲增強型高電子遷移率晶體管，封裝為四管腳SC-70表面安裝塑料封裝。其高增益、高線性度和低噪聲可用于從450MHz到6GHz范圍內(nèi)的系統(tǒng)。Features里簡要說明了該晶體管的特點，包括高線性度、低噪聲、800微米的柵極寬度（在半導體工藝里面，柵極寬度是決定整個工藝的最核心參數(shù)）還有低成本的封裝。Specifications（如圖5-）里面描述了該晶體管在其典型工作頻率（2GHz）和典型偏置（Vds=3V、Ids=60mA）時的主要性能，包括3階交調(diào)、1dB壓縮點、噪聲系數(shù)、資用增益等。圖ATF54143特性Applications里列舉了ATF54143的主要應用。第二頁的表“ATF54143AbsoluteMaximumRatings”給出了ATF54143可以承受的最大功率、電壓、電流和溫度。在設計的時候，尤其注意相關的電壓和功率不能超過最大值，否則管子會損壞。第三頁的列表“ATF54143ElectricalSpecification”給出了在一定溫度下（）晶體管的主要參數(shù)（如圖5-2）。圖5-2ATF54143電學特性對于不同用途的晶體管，設計者一般只關注跟具體用途和設計關系密切的參數(shù)。例如ATF54143的一個重要應用就是用作低噪聲放大器，那么在設計低噪聲放大器時晶體管的NF參數(shù)性能就受到特別關注，表中標明了NF在頻率2GHz和一定偏置（Vds=3V，Ids=60mA）的情況下的噪聲參數(shù)典型值為0.5dB，在頻率900MHz時為0.3dB。通常設計者在低噪放晶體管比較選型時，這個參數(shù)是重點。它的1dB壓縮點在2GHz的時候為20.4dBm，在900MHz的時候為18.4dBm。也就是說在設計時晶體管的輸出功率不能超出對應的值，否則會引起失真。第四頁和第五頁“ATF54143TypicalPerformanceCurves”的圖描述了在不同頻率（2GHz、900MHz）不同偏置（Vds、Ids、Idq，一般在低噪放的設計中偏置電路只考慮Vds和Ids）下晶體管關鍵性能（Fmin、GAIN、OIP3、P1dB）的變化曲線圖。例如在圖5-？中可以看到當Vds=3V時，Id在20mA時Fmin有值大約為0.41dB，此時最大增益約為16.3dB。圖5-3ATF54143典型特性曲線根據(jù)產(chǎn)品的要求，在設計低噪聲放大器時，工程師都是從放大器的產(chǎn)品指標出發(fā)（這些設計指標包括Fmin、GAIN、OIP3、P1dB），（如圖5-？）根據(jù)這些圖表選擇適當?shù)钠珘篤ds，偏置電流Ids。圖5-ATF54143從第六頁到第九頁列出了在某個特定偏置（Vds，Ids）下的S參數(shù)（如圖5-？）和噪聲參數(shù)（如圖5-？），ADS的器件庫中的SParameterLibrary庫就是此類SNP文件的集合。SParameterLibrary中器件只能進行S參數(shù)和噪聲的仿真，不能進行直流仿真（直流偏置已確定）。圖5-？S參數(shù)列表圖5-？噪聲參數(shù)列表第十頁到第十一頁給出了ATF54143的典型應用電路的信息。這里面包括兩個偏置不同的電路，一個為無源偏置，一個為有源偏置。第十二頁給出了ATF54143的模型（如圖5-？），在Avago公司提供的ATF54143的ADS模型的zap文件里的就是這個模型。這是晶體管的完整模型，可以進行從直流偏置到S參數(shù)的全部仿真。在沒有晶體管的zap文件的情況下，設計者可以根據(jù)DataSheet所提供的模型參數(shù)自行在ADS里面建模。圖5-？第十三頁給出了關于ATF54143的非線性模型的一些信息（如圖5-？）。非線性模型牽涉到晶體管源極的分布電感，PCB板上的接地孔。圖5-？第十四頁給出了噪聲參數(shù)應用信息。第十五頁給出了SOT-343封裝尺寸，一般根據(jù)此尺寸做PCBLayout封裝.第十六頁為產(chǎn)品的包裝信息。5.2.2LNA實例本實例采用Avago公司（原Agilent公司半導體部）的一款PHEMTFET來進行低噪聲放大器的設計。設計目標：工作頻率2.4-2.5GISM頻段噪聲系數(shù)NF<0.7增益？VSWRin<1.5,VSWRout<1.5。設計大致步驟如下：1、下載并安裝晶體管的庫文件2、直流分析3、偏置電路設計4、穩(wěn)定性分析5、噪聲系數(shù)圓和輸入匹配6、最大增益的輸出匹配7、匹配網(wǎng)絡的實現(xiàn)1、下載并安裝晶體管的庫文件進入ADS元件庫搜索發(fā)現(xiàn)，ADS2008自帶元件庫里并無ATF54143元件模型，我們將直接從Avago公司的網(wǎng)站(Project選項解壓此文件（如圖5-4）。圖5-4釋放zap文件選擇ATF54143.zap文件，把它釋放到你需要存放的路徑釋放后生成一個ATF54143_prj的ADS工程（如圖5-？）。值得注意的是，解壓路徑中最好不要有中文，否則可能報錯。圖5-5釋放zap文件對話框Unarchive完畢后你就可以使用這個ATF54143的模型了。下面將進入實質(zhì)性的設計步驟：1）新建一個工程ATF54143_LNa_2_prj。為了能夠使用ATF54143的模型，新建工程需要把剛才的ATF54143_prj添加進來。具體操作為點擊File->Include/RemoveProjects如圖5-6：圖5-6在自己的工程中加入晶體管工程在“Include&Remove”的對話框中找到電腦中的ATF54143_prj和剛才新建的工程，把ATF54143_prj添加進去（如圖5-7）。圖5-7在自己的工程中加入晶體管工程（2）添加以后可以在ATF54143_LNa_2_pr工程中使用這個模型，下面將將進行放大器直流分析。2、直流分析DCTracing設計LNA的第一步是確定晶體管的直流工作點。1．)新建一個原理圖，在Sch。。templates選擇DC_FET_T（如圖5-8），新建與原理圖名為DC_FET_T。.圖5-8新建DC_FET_T原理圖點擊OK,打開這個原理圖，可以看到它里面已經(jīng)把FETDCTracing的控件放置好了（如圖5-9）：圖5-9DC_FET_T原理圖2.)打開元件庫列表如圖5-10）：圖5-10打開庫列表3.)在庫列表里面可以看到，剛加添加進來的ATF54143的模型已經(jīng)包含在這個LNA工程里面了。可以像其他元件一樣直接調(diào)用。選擇Lastest54143，右擊點擊“Placecompnent”添加到原理圖里面（如圖5-11）。圖5-11在原理圖中加入元件（1）圖5-11在原理圖中加入元件（2）4.)下面需要設置DC_FET控件的參數(shù)。在ATF54143的datasheet里面（如圖5-12）可以看到ATF54143的Vgs為0.3-0.7V。（ATF54143為PHEMTFET。Vgs的值需要為負。）圖5-12ATF54143電氣性能最大限值根據(jù)圖5-12可以設置相關參數(shù)并用連接原理圖（如圖5-13）：圖5-13完整DC_FET_T原理圖圖5-13中DC_FET中的各項參數(shù)設置如下：VGS_start：起始柵極電壓；VGS_stop：終止柵極電壓；VGS_points：柵電流值的采樣點數(shù)目；VDS_start：初始漏-源電壓；VDS_stop：終止漏-源電壓；VDS_points：漏-源電壓值的采樣點數(shù)目。6）點擊開始仿真。因為原理圖用的是模版，所以仿真結(jié)果直接糾顯示了以下圖線，如圖5-14所示：圖5-14ATF54143直流特性圖從ATF54143的datasheet上可以看到噪聲和Vds和Igs的關系，從而確定晶體管工作點（如圖5-15）：圖5-15ATF54143直流篇置曲線從圖5-15里面可以看到，在2GHz的時候在Vds=3V且Ids=20mA時Fmin接近最小值，此時增益大約為16.3dB。能滿足我們的設計要求，那么晶體管直流工作點就設為Vds=3V，Ids=20mA。3、偏置電路的設計1.）創(chuàng)建一個新的原理圖，在原理圖中放入ATF54143的模型和DA_FETBias（如圖5-16）：圖5-16偏置電路原理圖2.）放入直流電源，連接各部件如圖5-17：圖5-17偏置電路原理圖（2）3.）在DesignGuide里面選擇Amplifier（如圖5-18）：圖5-18選擇放大器的輔助設計4.）在彈出來的對話框中選擇TransistorBiasUtility（如圖5-19）：圖5-19放大器設計向?qū)У膶υ捒?.）在TransistorBiasUtility的設置里面把剛才確定的晶體管直流工作點Vdd=5V，Vds=3V，Ids=20mA（注意：ATF54143的封裝上有兩個柵極，每個柵極電流為Ids=20mA，相加就是Id=40mA）。設置完成后點擊最下面的Design。（如圖5-20）圖5-20TransistorBiasUtility的設置6.）下一步進入BiasNetworkselection設置單元，繼續(xù)點擊OK。這樣ADS軟件就自動生成一個偏置電路（圖5-21）。圖5-21設置偏置電路類型（注：在BiasNetworkSelection對話框里面有三個偏置網(wǎng)絡可以選，另外兩個如圖5-22），在另兩個網(wǎng)絡里面，晶體管的源極是有電阻的，但通常LNA的設計中，S極只接反饋電感（微帶線）所以選用第一個偏置網(wǎng)絡。圖5-22另兩種偏置網(wǎng)絡7.）完成對片置網(wǎng)絡的選擇后，這時自動生成的偏置電路為該原理圖的一個子電路，可以通過選定DA_FETBias_1再點擊PushIntoHierarchy(圖標)來看這個子電路。（圖5-23）圖5-23查看子電路偏置電路如圖5-24：圖5-24偏置子電路從圖5-24上可以看到，R2和R4的電阻值都不是整數(shù)，都不是常規(guī)標準（感覺用標稱值更好）值，它們僅僅是理論計算的結(jié)果。下面會把它們用相近的常規(guī)標準電阻代替。8.）現(xiàn)在偏置電路已經(jīng)設計好了，在原理圖中加入DC仿真控件，進行直流仿真。仿真結(jié)束后點擊Simulation->AnnotateDCSolution可以看仿真結(jié)果。（圖5-25）圖5-25察看仿真結(jié)果直流仿真結(jié)果如圖5-？，在這里可以看到Vds=3V，Ids=40mA，就是當初設置的偏置結(jié)果。（如圖5-26），依次點擊simulate->AnnotateDCSolution可以看到原理圖中電路各節(jié)點的電壓電流。圖5-26晶體管各端偏置電壓電流9.）重建一個原理圖，把偏置電路重新畫一遍（如圖5-27）。在這里仍然按照上面的方法顯示電路各節(jié)點的電壓電流。圖5-27偏置電路原理圖4、穩(wěn)定性分析1.）創(chuàng)建一個新的原理圖（如圖5-28）：圖5-28加入理想直流扼流和射頻扼流的原理圖2.）因為要進行S參數(shù)的仿真，所以加了很多控件，其中Term是端口，一般都默認50Ohm；StabFact控件是穩(wěn)定系數(shù)，也就是k，在這里我們要求k>0；MaxGain是最大增益控件（注意不是實際增益，實際增益看S21）；S-paraments控件里面設置仿真的參數(shù)。圖5-28的幾個控件的意義：：返回從輸入和測量點的最大資用和穩(wěn)定的功率（dB值）；：返回Rollett穩(wěn)定系數(shù)K；另外放大器的直流和交流通路之間要加射頻扼流電路，實質(zhì)是一無源低通電路，使直流偏置（低頻信號）能傳輸?shù)骄w管管腳，而晶體管的射頻信號（頻率很高，在這里是2.4GHz的傳輸信號不要進入直流通路），實際中一般是一個電感，有時也會加一個旁路電容接地，在這里先用DC_Feed扼流電感代替。同時直流偏置信號不能傳到兩端的Term，需要加隔直電路，一般都是一個電容，這里先用DC_Block隔直電容代替。3.）S_Paraments的設置如圖5-29：圖5-29設置S_Paraments參數(shù)設計的工作頻率在2.4GHz，頻率范圍設置從1GHz到4GHz。4）下一步開始仿真。仿真結(jié)束后，在數(shù)據(jù)顯示窗口可以通過點擊左側(cè)的各個顯示格式看需要看的數(shù)據(jù)。這里點擊顯示矩形直角坐標圖(圖標)。在對話框里可以顯示我們想看的內(nèi)容（如圖5-30）圖5-30PlotTraces對話框（提示：在PlotTraces對話框MaxGain、StabFact這些剛才在原理圖里面設置的內(nèi)容，在數(shù)據(jù)顯示窗口里面是無法看到這些想看的信息的，所以一般在畫原理圖時就把到時候需要看的東西的各種控件全都加上）。5.）可以選擇顯示MaxGain1和Stabfact1的曲線，在里面加上marker（圖標）可以看曲線上某個頻率點的精確數(shù)值（圖5-31）：圖5-31最大增益和穩(wěn)定系數(shù)K的曲線從圖5-？里可以看到在2.45GHz，最大增益為20.795dB，穩(wěn)定性系數(shù)為K=0.961，小于1。從晶體管放大器理論可以知道只有絕對穩(wěn)定系數(shù)K>1，放大器電路才會穩(wěn)定，這里K<1,不穩(wěn)定。6.）使系統(tǒng)穩(wěn)定的最常用的辦法就是加負反饋，本例將在PHEMT的兩個源極加小電感作為負反饋（圖5-32）。圖5-32晶體管加負反饋原理圖7.）圖5-32里面的Var是調(diào)節(jié)變量的。把兩個電感的值設成變量Ls，放到Var里面，這樣調(diào)起來比較方便。（如圖5-）圖5-var參數(shù)的設置現(xiàn)在Ls的值是1nH，仿真結(jié)果如圖5-33：圖5-33最大增益和穩(wěn)定性曲線從這里可以看到由于加了負反饋，在2.45GHz最大增益減小到15.030dB，穩(wěn)定系數(shù)增加到1.005。8.）一般情況下需要仔細調(diào)節(jié)反饋電感的值，使其在整個工作頻率范圍內(nèi)穩(wěn)定，本例經(jīng)過調(diào)節(jié)，Ls值最終定為0.45nH。仿真結(jié)果如圖5-34：圖5-34調(diào)節(jié)Ls后的最大增益和穩(wěn)定性曲線從圖5-？里可以看出一個問題，整個電路在低頻部分不穩(wěn)定，并且低頻部分增益還很高。實際電路中低頻區(qū)可能會導致自激振蕩。解決此問題的方法是使用較小數(shù)值的截止阻抗。下面就把理想的DC_Feed元件改成實際真實的器件，本實例選用MuRata（日本村田公司）的電容和電感。整個原理圖如圖5-35。9.）ADS2008自帶元件庫中沒有MuRata元件，我們可以直接上MuRata網(wǎng)站下載電容的ADSDesignKits。圖5-35在原理圖中加入MuRata元件這里面的射頻扼流電路用了一個串聯(lián)電感加一個旁路電容（不屬于扼流吧？）接地，也可以只用一個電感，只要達到讓直流偏置通過同時扼制射頻信號就可以了。10）雙擊一個MuRata的電感，可以看到MuRata在這個電感模型里包含了真實電感的包括封裝、誤差范圍、工作頻率范圍等等諸多參數(shù)，也可以在這里選擇不同的電感值。對于電容同樣（圖5-36）。在這個電路里面在輸入端的串聯(lián)電感值為3.9nH，旁路電容為3.9pF，輸出端電路串聯(lián)電感值為22nH，旁路電容為10pF，封裝都是0603。圖5-36選擇MuRata元器件的值下面是仿真結(jié)果：（圖5-37）圖5-37加入MuRata后的仿真結(jié)果從這里可以看到電路在低頻部分已經(jīng)穩(wěn)定了。11）下面需要把晶體管源極的兩個電感換成微帶線的形式。一方面是因為這兩個電感值太小，實際的電感能做到很難，另一方面是因為從上面調(diào)節(jié)這兩個電感值就可以發(fā)現(xiàn)，這兩個電感值稍微的改變，就會對整個電路的穩(wěn)定性產(chǎn)生很大影響。最后實際電路里面這兩處如果用分立的實際電感的話，分立器件本身和焊接等等不確定寄生參數(shù)影響太大，所以這里用感性的微帶線來代替。關于對給定電感值算出等效傳輸線有現(xiàn)成的公式：式中是微帶線的長度（單位inch），是電感值（單位nH）。就是PCB板上微帶線的特征阻抗。這就需要在原理圖中插入PCB板的相關參數(shù)信息，這里用FR4射頻板（如圖5-38）。圖5-38MSub的設置12）此時整個原理圖如圖5-39所示：圖5-39加了負反饋的原理圖在圖5-？里，晶體管源極微帶線寬0.5mm，其特征阻抗為87.0502Ohm，最后算出來的長度為0.739mm。實際上在生產(chǎn)中一般沒有小數(shù)點后三位的精度，所以這里只取0.7mm。13）圖5-40給出了圖5-39的仿真結(jié)果：圖5-40加了負反饋的仿真結(jié)果14）從圖5-？里看穩(wěn)定性和最大增益都比較好，符合設計要求。下面把晶體管兩端的DC_block理想元件替換成真實的器件，仍然用MuRata的電容，兩個隔直電容都選用GRM18系列，電容值為22pF（圖5-41）。圖5-41把隔直電容換成MuRata電容15）圖5-42為仿真結(jié)果：圖5-42仿真結(jié)果從圖5-？中可以看出，全部換成真實器件之后穩(wěn)定系數(shù)和增益依然很好。5、噪聲系數(shù)圓和輸入匹配1）仿真噪聲系數(shù)需要在S參數(shù)仿真控件里把計算噪聲的功能打開。如圖5-43中把“Calculatenoise”勾上圖5-43在S-Parameter中設置噪聲的計算2.）仿真結(jié)束后用矩形圖顯示NFmin參數(shù)（如圖5-44）：圖5-44噪聲參數(shù)曲線從NFmin的圖上可以看到2.465GHz時的最小噪聲系數(shù)為0.426dB。下面就要設計一個適當?shù)妮斎肫ヅ渚W(wǎng)絡來達到這個最小噪聲。3）在數(shù)據(jù)顯示窗口里點擊Equ圖標編輯框中的表達式：（如圖5-45）圖5-45編輯等式第一個表達式：“indx=find_index(SP.freq,indep(m1))”返回值是上面定的markerm1的頻率（這里m1是圖MaxGain1里2.45GHz的marker），也就是返回為2.45GHz。第二個表達式：“circleData=ns_cirlce(NFmin[indx]+{0,0.1,0.2},NFmin[indx],Sopt[indx],Rn[indx]/50,51)”返回噪聲系數(shù)圓。第三個表達式：“GaCircle=ga_circle(S[indx],MaxGain1[indx]-{0,0.5,1,2,3},51)”返回增益圓?，F(xiàn)在在數(shù)據(jù)顯示窗口里畫噪聲圓和增益圓，點擊史密斯圓圖圖標從EquationDataset里面畫出GaCircle圓和circleData圓（圖5-46）：圖5-46畫出等式的曲線畫出來的史密斯圓圖如圖5-47：圖5-47circleData和GaCircle的smith圖圖5-？里面m4是LNA有最大增益時的輸入端阻抗，此時可獲得增益16.85dB；m5為LNA有最小噪聲系數(shù)時的輸入端阻抗，此時可獲得最小噪聲指數(shù)為0.415dB。但是這兩點并不重合，即設計時必須在增益和噪聲指數(shù)之間作一個權(quán)衡和綜合考慮。對于低噪聲放大器，尤其是第一級放大器，首要考慮的是最小噪聲，所以這里優(yōu)先考慮噪聲，那么最終的最優(yōu)的輸入端阻抗就定為m5點的阻抗，其中定為50Ohm，輸入端阻抗就為23.596-j*20.681Ohm。這個時候增益肯定會下降，在等增益圓上加一個markm6，位置如上圖靠近m5點，這個時候可以看到m5處的增益大約比m6點略?。╩6處增益為15.85dB），這個增益仍然可以接為了達到最小噪聲系數(shù)，在晶體管的輸入端需要一個，而整個電路的輸入阻抗為，所以需要輸入匹配網(wǎng)絡把（為m5處阻抗的共軛，即為23.596+j*20.681Ohm）變換到輸入阻抗50Ohm。（如圖5-48）圖5-48輸入匹配框圖4.)ADS提供了很多的匹配工具，這里用Smith原圖匹配工具DA_SmithChartMatch。在SmithChart-Matchingnetwork里面放置DA_SmithChartMatch工具（如圖5-49）。圖5-49加入SmithChartMatching工具這個DA_SmithChartMatch使用時需要考慮方向（如圖5-50）：圖5-50SmithChartMatching的方向5.)原理圖如圖5-51：圖5-51加入SmithChartMatching的原理圖雙擊DA_SmithChartMatch的圖標，彈出對話框，設置里面的參數(shù)（如圖5-52）：圖5-52設置SmithChartMatching的參數(shù)在這里，需要設置的參數(shù)主要有：Fp；因為源阻抗為實數(shù)50Ohm，所以SourceType=Resistive，注意SourceEnable=True；負載阻抗因為為負數(shù)，所以LoadType=ComplexImpedance，注意LoadEnable=True，ZL為負載阻抗，設為我們上面得到的23.596-j*20.681Ohm。6.)點擊DesignGuide->amplifier。在工具里選擇SmithChartUtility。（如圖5-53）圖5-53選擇設計向?qū)Ю锏腟mithChartUtility工具7.)彈出SmithChartUtility對話框（如圖5-54）：圖5-54SmithChartUtility對話框如圖5-？所示，在SmartComponent中軟件會自動選擇當前的這個SmithChartMatching控件，即DA_SmithChartMatch1。在下面的設計中原理圖中會有多個SmithChartMatching，需要選擇當前的SmithChartMatching控件。點擊DefineSoiurse/LoadNetworkTerminations按鈕，彈出NetworkTerminations對話框（如圖5-55），在這里可以設置源和負載的阻抗。圖5-55設置SmithChartUtility工具的阻抗在圖5-55里，需要把“EnableSourceTermination”、“EnableLoadTermination”、“InterpretasOutputImpedance”幾個單選框的勾都打上，其中“EnableSourceTermination”、“EnableLoadTermination”這兩個單選框是為了配合圖50SmithChartMatchingNetwork對話框的“SourceEnable=True”和“LoadEnable=True”，這樣在圖5-50里面設置的源和負載阻抗直接導入NetworkTermination對話框。設置完成后依次點擊Apply.和OK，可以看到SmithChartMarching如圖5-56：圖5-56設置完阻抗的SmithChartUtility8.)采用微帶線匹配如圖5-57：圖5-57SmithChartUtility中的微帶線匹配點擊對話框左下角的BuildADSCircuit，即生成相應的電路。可以通過點擊的圖標來看這個匹配電路（如圖5-58）：圖5-58匹配子電路仿真此時的原理圖，結(jié)果如圖5-59：圖5-59仿真結(jié)果從圖5-59里面可以看到在circleData圓里，m5點的阻抗正好匹配到50Ohm，此時在噪聲圖里面整個電路的噪聲系數(shù)nf(2)在2.45GHz處有最小值，且等于NFmin，說明在這點上噪聲系數(shù)的確達到最優(yōu)化。9.)在晶體管輸入端的隔直電容會導致電路結(jié)構(gòu)復雜，所以需要把隔直電容移到源端。把隔直電容移到輸入匹配網(wǎng)絡和源端Term之間（如圖5-60）圖5-60輸入匹配做好的原理圖1圖5-？里的噪聲最優(yōu)化點已經(jīng)偏離50Ohm，現(xiàn)在需要調(diào)節(jié)輸入匹配電路微帶線的長度來補償這個改變。10.)通過把輸入子電路復制到原理圖里面去（如圖5-61）：圖5-61輸入匹配做好的原理圖211.)可以使用tuning的工具來調(diào)節(jié)兩段傳輸線的長度（現(xiàn)在原理圖中輸入匹配電路的微帶線顯示的是電長度，就是E）。雙擊傳輸線，在對話框里面打開Tuning功能（如圖5-62）。圖5-62設置微帶線的tuning功能在圖5-60里面，因為需要調(diào)節(jié)的是長度（電長度E），所以要選中E，點擊“Tune/Opt/Stat/DOESetup”按鈕，在接下來彈出的對話框（圖60右圖）中把“TuningStatue”設為“Enabled”。一般使用它自動設置的變化范圍和步長，也可以手動調(diào)整。點擊圖標，開始tuning（如圖5-63）：圖5-63Tuning在一邊Tuning的時候可以一邊觀察數(shù)據(jù)顯示窗口的相關曲線的變化，以達到理想效果。最后，把TL3和TL4的電長度分別調(diào)到25.3834度和44.31度，可以得到一個較小的噪聲系數(shù)和輸入反射系數(shù)（dBS11），結(jié)果如圖5-64和圖5-65：圖5-64Tuning后的仿真結(jié)果1圖5-65Tuning后的仿真結(jié)果2增益可以由輸出匹配網(wǎng)絡來改善。在一個低噪聲放大器里面只有輸入匹配電路對噪聲系數(shù)有影響，輸出匹配電路對噪聲沒有影響。所以在輸出匹配里面主要考慮增益。6、最大增益的輸出匹配1.)輸出端的匹配需要已知此時晶體管輸出端阻抗。在剛才的原理圖里加了Zin的控件并改為輸出阻抗（如圖5-66）：圖5-66加入Zin控件并改為輸出阻抗（注意：Zin控件默認的設置是Zin=zin（S11，PortZ1），這看的是輸入端阻抗，把它如圖64改為Zin=zin(S22,PortZ2)即為輸出端阻抗S22。）在數(shù)據(jù)顯示窗口里面點擊RectangularPlot，選擇Zin2的實部和虛部（如圖5-67），圖5-68為顯示的曲線：圖5-67在數(shù)據(jù)顯示窗口中打開Zin控件的曲線圖5-68輸出阻抗的曲線從圖5-68中可以看到輸出阻抗為52.486-j*36.889Ohm（即S22），輸出匹配電路即按照這個來設計。2.)為了達到最大增益，輸出匹配電路需要把50Ohm匹配到Zin2的共軛（如圖5-69）。圖5-69輸出匹配的框圖同樣使用DA_SmithChar