電子電路技術(shù)基礎(chǔ)答案

PAGE9PAGE11、N型半導(dǎo)體是在本征半導(dǎo)體中摻入極微量的五價(jià)元素組成的。這種半導(dǎo)體內(nèi)的多數(shù)載流子為自由電子，少數(shù)載流子為空穴，不能移動(dòng)的雜質(zhì)離子帶正電。P型半導(dǎo)體是在本征半導(dǎo)體中摻入極微量的三價(jià)元素組成的。這種半導(dǎo)體內(nèi)的多數(shù)載流子為空穴，少數(shù)載流子為自由電子，不能移動(dòng)的雜質(zhì)離子帶負(fù)電。2、三極管的內(nèi)部結(jié)構(gòu)是由發(fā)射區(qū)、基區(qū)、集電區(qū)區(qū)及發(fā)射結(jié)和集電結(jié)組成的。三極管對(duì)外引出的電極分別是發(fā)射極、基極和集電極。3、PN結(jié)正向偏置時(shí)，外電場(chǎng)的方向與內(nèi)電場(chǎng)的方向相反，有利于多數(shù)載流子的擴(kuò)散運(yùn)動(dòng)而不利于少數(shù)載流子的漂移；PN結(jié)反向偏置時(shí)，外電場(chǎng)的方向與內(nèi)電場(chǎng)的方向一致，有利于少子的漂移運(yùn)動(dòng)而不利于多子的擴(kuò)散，這種情況下的電流稱為反向飽和電流。4、PN結(jié)形成的過(guò)程中，P型半導(dǎo)體中的多數(shù)載流子由P向N區(qū)進(jìn)行擴(kuò)散，N型半導(dǎo)體中的多數(shù)載流子由N向P區(qū)進(jìn)行擴(kuò)散。擴(kuò)散的結(jié)果使它們的交界處建立起一個(gè)空間電荷區(qū)，其方向由N區(qū)指向P區(qū)?？臻g電荷區(qū)的建立，對(duì)多數(shù)載流子的擴(kuò)散起削弱作用，對(duì)少子的漂移起增強(qiáng)作用，當(dāng)這兩種運(yùn)動(dòng)達(dá)到動(dòng)態(tài)平衡時(shí)，PN結(jié)形成。5、檢測(cè)二極管極性時(shí)，需用萬(wàn)用表歐姆擋的R×1K檔位，當(dāng)檢測(cè)時(shí)表針偏轉(zhuǎn)度較大時(shí)，與紅表棒相接觸的電極是二極管的陰極；與黑表棒相接觸的電極是二極管的陽(yáng)極。檢測(cè)二極管好壞時(shí)，兩表棒位置調(diào)換前后萬(wàn)用表指針偏轉(zhuǎn)都很大時(shí)，說(shuō)明二極管已經(jīng)被擊穿；兩表棒位置調(diào)換前后萬(wàn)用表指針偏轉(zhuǎn)都很小時(shí)，說(shuō)明該二極管已經(jīng)絕緣老化不通。6、單極型晶體管又稱為場(chǎng)效應(yīng)（MOS）管。其導(dǎo)電溝道分有N溝道和P溝道。7、穩(wěn)壓管是一種特殊物質(zhì)制造的面接觸型硅晶體二極管，正常工作應(yīng)在特性曲線的反向擊穿區(qū)。8、MOS管在不使用時(shí)應(yīng)避免柵極懸空，務(wù)必將各電極短接1、單極型半導(dǎo)體器件是（C）。A、二極管；B、雙極型三極管；C、場(chǎng)效應(yīng)管；D、穩(wěn)壓管。2、P型半導(dǎo)體是在本征半導(dǎo)體中加入微量的（A）元素構(gòu)成的。A、三價(jià)；B、四價(jià)；C、五價(jià)；D、六價(jià)。3、穩(wěn)壓二極管的正常工作狀態(tài)是（C）。A、導(dǎo)通狀態(tài)；B、截止?fàn)顟B(tài)；C、反向擊穿狀態(tài)；D、任意狀態(tài)。4、用萬(wàn)用表檢測(cè)某二極管時(shí)，發(fā)現(xiàn)其正、反電阻均約等于1KΩ，說(shuō)明該二極管（C）。A、已經(jīng)擊穿；B、完好狀態(tài)；C、內(nèi)部老化不通；D、無(wú)法判斷。5、PN結(jié)兩端加正向電壓時(shí)，其正向電流是（A）而成。A、多子擴(kuò)散；B、少子擴(kuò)散；C、少子漂移；D、多子漂移。6、測(cè)得NPN型三極管上各電極對(duì)地電位分別為VE＝2.1V，VB＝2.8V，VC＝4.4V，說(shuō)明此三極管處在（A）。A、放大區(qū)；B、飽和區(qū)；C、截止區(qū)；D、反向擊穿區(qū)。7、絕緣柵型場(chǎng)效應(yīng)管的輸入電流（C）。A、較大；B、較??；C、為零；D、無(wú)法判斷。8、正弦電流經(jīng)過(guò)二極管整流后的波形為（C）。A、矩形方波；B、等腰三角波；C、正弦半波；D、仍為正弦波。9、三極管超過(guò)（C）所示極限參數(shù)時(shí)，必定被損壞。A、集電極最大允許電流ICM；B、集—射極間反向擊穿電壓U（BR）CEO；C、集電極最大允許耗散功率PCM；D、管子的電流放大倍數(shù)。10、若使三極管具有電流放大能力，必須滿足的外部條件是（C）A、發(fā)射結(jié)正偏、集電結(jié)正偏B、發(fā)射結(jié)反偏、集電結(jié)反偏；C、發(fā)射結(jié)正偏、集電結(jié)反偏；D、發(fā)射結(jié)反偏、集電結(jié)正偏。2、已知NPN型三極管的輸入—輸出特性曲線如圖1-36所示，當(dāng)（1）UBE=0.7V，UCE=6V，IC=？（2）IB=50μA，UCE=5V，IC=？圖1-36IC(mA)UCE(V)108642圖1-36IC(mA)UCE(V)108642100μA80μA60μA40μA20μAIB＝0012345678（b）輸出特性曲線（a）輸入特性曲線IB(μA)12080604020UBE(V)00.10.30.50.70.9解：（1）由（a）曲線查得UBE=0.7V時(shí)，對(duì)應(yīng)IB=30μA，由(b)曲線查得IC≈3.6mA；（2）由（b）曲線可查得此時(shí)IC≈5mA；（3）由輸入特性曲線可知，UBE從0.7V變到0.75V的過(guò)程中，ΔIB≈30μA，由輸出特性曲線可知，ΔIC≈2.4mA，所以β≈2400/30≈80。1、基本放大電路的三種組態(tài)分別是：共發(fā)射極放大電路、共集電極放大電路和共基極放大電路。2、放大電路應(yīng)遵循的基本原則是：發(fā)射結(jié)正偏；集電結(jié)反偏。3、將放大器輸出信號(hào)的全部或部分通過(guò)某種方式回送到輸入端，這部分信號(hào)叫做反饋信號(hào)。使放大器凈輸入信號(hào)減小，放大倍數(shù)也減小的反饋，稱為負(fù)反饋；使放大器凈輸入信號(hào)增加，放大倍數(shù)也增加的反饋，稱為正反饋。放大電路中常用的負(fù)反饋類型有電壓串聯(lián)負(fù)反饋、電流串聯(lián)負(fù)反饋、電壓并聯(lián)負(fù)反饋和電流并聯(lián)負(fù)反饋。4、射極輸出器具有電壓增益恒小于1、接近于1，輸入信號(hào)和輸出信號(hào)同相，并具有輸入電阻高和輸出電阻低的特點(diǎn)。5、共射放大電路的靜態(tài)工作點(diǎn)設(shè)置較低，造成截止失真，其輸出波形為上削頂。若采用分壓式偏置電路，通過(guò)反饋環(huán)節(jié)調(diào)節(jié)合適的基極電位，可達(dá)到改善輸出波形的目的。6、對(duì)放大電路來(lái)說(shuō)，人們總是希望電路的輸入電阻越大越好，因?yàn)檫@可以減輕信號(hào)源的負(fù)荷。人們又希望放大電路的輸出電阻越小越好，因?yàn)檫@可以增強(qiáng)放大電路的整個(gè)負(fù)載能力。7、反饋電阻RE的數(shù)值通常為幾十至幾千歐，它不但能夠?qū)χ绷餍盘?hào)產(chǎn)生負(fù)反饋?zhàn)饔?，同樣可?duì)交流信號(hào)產(chǎn)生負(fù)反饋?zhàn)饔茫瑥亩斐呻妷涸鲆嫦陆颠^(guò)多。為了不使交流信號(hào)削弱，一般在RE的兩端并聯(lián)一個(gè)約為幾十微法的較大射極旁路電容CE。8、放大電路有兩種工作狀態(tài)，當(dāng)ui＝0時(shí)電路的狀態(tài)稱為靜態(tài)，有交流信號(hào)ui輸入時(shí)，放大電路的工作狀態(tài)稱為動(dòng)態(tài)。在動(dòng)態(tài)情況下，晶體管各極電壓、電流均包含直流分量和交流分量。放大器的輸入電阻越大，就越能從前級(jí)信號(hào)源獲得較大的電信號(hào)；輸出電阻越小，放大器帶負(fù)載能力就越強(qiáng)。9、電壓放大器中的三極管通常工作在放大狀態(tài)下，功率放大器中的三極管通常工作在極限參數(shù)情況下。功放電路不僅要求有足夠大的輸出電壓，而且要求電路中還要有足夠大的輸出電流，以獲取足夠大的功率。10、晶體管由于在長(zhǎng)期工作過(guò)程中，受外界溫度及電網(wǎng)電壓不穩(wěn)定的影響，即使輸入信號(hào)為零時(shí)，放大電路輸出端仍有緩慢的信號(hào)輸出，這種現(xiàn)象叫做零點(diǎn)漂移?？朔泓c(diǎn)漂移的最有效常用電路是差動(dòng)放大電路。1、基本放大電路中，經(jīng)過(guò)晶體管的信號(hào)有（C）。A、直流成分；B、交流成分；C、交直流成分均有。2、基本放大電路中的主要放大對(duì)象是（B）。A、直流信號(hào)；B、交流信號(hào)；C、交直流信號(hào)均有。3、分壓式偏置的共發(fā)射極放大電路中，若VB點(diǎn)電位過(guò)高，電路易出現(xiàn)（B）。A、截止失真；B、飽和失真；C、晶體管被燒損。4、共發(fā)射極放大電路的反饋元件是（B）。A、電阻RB；B、電阻RE；C、電阻RC。5、功放首先考慮的問(wèn)題是（A）。A、6、電壓放大電路首先需要考慮的技術(shù)指標(biāo)是（A）。A、放大電路的電壓增益；B、不失真問(wèn)題；C、管子的工作效率。7、射極輸出器的輸出電阻小，說(shuō)明該電路的（A）A、帶負(fù)載能力強(qiáng)；B、帶負(fù)載能力差；C、減輕前級(jí)或信號(hào)源負(fù)荷。8、功放電路易出現(xiàn)的失真現(xiàn)象是（C）。A、飽和失真；B、截止失真；C、交越失真。9、基極電流iB的數(shù)值較大時(shí)，易引起靜態(tài)工作點(diǎn)Q接近（B）。A、截止區(qū)；B、飽和區(qū)；C、死區(qū)。10、射極輸出器是典型的（C）。A、電流串聯(lián)負(fù)反饋；B、電壓并聯(lián)負(fù)反饋；C、電壓串聯(lián)負(fù)反饋。五、計(jì)算題：＋25VRCRB1C1C2＋＋uiu0圖2-28檢測(cè)題2-5-1電路圖RB2RECE1、如圖2-28所示分壓式偏置放大電路中，已知RC＝3.3KΩ，RB1＝40KΩ，＋25VRCRB1C1C2＋＋uiu0圖2-28檢測(cè)題2-5-1電路圖RB2RECE解：靜態(tài)工作點(diǎn)為：2、畫出圖2-23所示電路的微變等效電路，并對(duì)電路進(jìn)行動(dòng)態(tài)分析。要求解出電路的電壓放大倍數(shù)Au，電路的輸入電阻ri及輸出電阻r0。（9分）解：圖2-23的微變等效電路如下圖所示。uiRuiRB1RB2iiibu0βibrbeRCri=RB1//RB2//rbe=40000//10000//943≈843Ωr0=RC=3.3KΩ1、若要集成運(yùn)放工作在線性區(qū)，則必須在電路中引入深度負(fù)反饋；若要集成運(yùn)放工作在非線性區(qū)，則必須在電路中引入正反饋或者在開(kāi)環(huán)工作狀態(tài)下。集成運(yùn)放工作在線性區(qū)的特點(diǎn)是輸入電流等于零和輸出電阻等于零；工作在非線性區(qū)的特點(diǎn)：一是輸出電壓只具有兩種狀態(tài)和凈輸入電流等于零；在運(yùn)算放大器電路中，集成運(yùn)放工作在線性區(qū)，電壓比較器工作在非線性區(qū)。2、集成運(yùn)算放大器具有同相和反相兩個(gè)輸入端，相應(yīng)的輸入方式有同相輸入、反相輸入和雙端輸入三種。3、理想運(yùn)算放大器工作在線性區(qū)時(shí)有兩個(gè)重要特點(diǎn)：一是差模輸入電壓相等，稱為虛短；二是輸入電流等于零，稱為虛斷。4、理想集成運(yùn)放的Au0＝∞，ri＝∞，ro＝0，KCMR＝∞。5、反相比例運(yùn)算電路中反相輸入端為虛地，同相比例運(yùn)算電路中的兩個(gè)輸入端電位等于輸入電壓。同相比例運(yùn)算電路的輸入電阻大，反相比例運(yùn)算電路的輸入電阻小。6、同相比例運(yùn)算電路的輸入電流等于零，反相比例運(yùn)算電路的輸入電流等于流過(guò)反饋電阻中的電流。同相比例運(yùn)算電路的比例系數(shù)大于1，而反相比例運(yùn)算電路的比例系數(shù)小于零。7、同相輸入運(yùn)算電路可實(shí)現(xiàn)Au＞1的放大器，反相輸入運(yùn)算電路可實(shí)現(xiàn)Au＜0的放大器，微分運(yùn)算電路可將三角波電壓轉(zhuǎn)換成方波電壓。8、滯回電壓比較器的基準(zhǔn)電壓UR＝0時(shí)，輸入電壓每經(jīng)過(guò)一次零值，輸出電壓就要產(chǎn)生一次躍變，這時(shí)的比較器稱為過(guò)零比較器。9、集成運(yùn)放的非線性應(yīng)用常見(jiàn)的有單門限比較器、滯回比較器和方波發(fā)生器。10、滯回比較器的電壓傳輸過(guò)程中具有回差特性。1、理想運(yùn)放的開(kāi)環(huán)放大倍數(shù)Au0為（A），輸入電阻為（A），輸出電阻為（B）。A、∞；B、0；C、不定。2、國(guó)產(chǎn)集成運(yùn)放有三種封閉形式，目前國(guó)內(nèi)應(yīng)用最多的是（C）。A、扁平式；B、圓殼式；C、雙列直插式。3、由運(yùn)放組成的電路中，工作在非線性狀態(tài)的電路是（C）。A、反相放大器；B、差分放大器；C、電壓比較器。4、理想運(yùn)放的兩個(gè)重要結(jié)論是（B）。A、5、集成運(yùn)放一般分為兩個(gè)工作區(qū)，它們分別是（B）。A、正反饋與負(fù)反饋；B、線性與非線性；C、虛斷和虛短。6、（B）輸入比例運(yùn)算電路的反相輸入端為虛地點(diǎn)。A、同相；B、反相；C、雙端。7、集成運(yùn)放的線性應(yīng)用存在（C）現(xiàn)象，非線性應(yīng)用存在（B）現(xiàn)象。A、虛地；B、虛斷；C、虛斷和虛短。8、各種電壓比較器的輸出狀態(tài)只有（B）。A、一種；B、兩種；C、三種。9、基本積分電路中的電容器接在電路的（C）。A、反相輸入端；B、同相輸入端；C、反相端與輸出端之間。10、分析集成運(yùn)放的非線性應(yīng)用電路時(shí)，不能使用的概念是（B）。A、虛地；B、虛短；C、虛斷。1、圖3-20所示電路為應(yīng)用集成運(yùn)放組成的測(cè)量電阻的原理電路，試寫出被測(cè)電阻Rx與電壓表電壓U0的關(guān)系。（10分）解：從電路圖來(lái)看，此電路為一反相比例運(yùn)算電路，因此：2、圖3-21所示電路中，已知R1＝2K，Rf＝5K，R2＝2K，R3＝18K，Ui圖3-21＝1V，求輸出電壓Uo。（10分）圖3-21解：此電路為同相輸入電路。3、圖3-22所示電路中，已知電阻Rf＝5R1，輸入電壓Ui＝5mV，求輸出電壓U0。（10分）圖3-22解：U01=Ui=5mV=U圖3-221、完成下列數(shù)制的轉(zhuǎn)換（1）（256）10＝（100000000）2）2＝（（100）16（2）（B7）16＝（10110111）2）2＝（（183））10（3）（10110001）2＝（B1）16＝（261））82、將下列十進(jìn)制數(shù)轉(zhuǎn)換為等值的8421BCD碼。1）256（2）4096（3）100.25（4）0.024解：（1）256[001001010110]（2）4096[0100000010010110]（3）100.25[000100000000.00100101]（4）0.024[0000.000000100100]3、寫出下列各數(shù)的原碼、反碼和補(bǔ)碼。（1）[＋32]（2）[－48]（3）[＋100]（4）[－86]解：（1）[＋32]原碼[00100000B]反碼[00100000B]補(bǔ)碼[00100000B]（2）[－48]原碼[10110000B]反碼[11001111B]補(bǔ)碼[11010000B]（3）[＋100]原碼[01100100B]反碼[01100100B]補(bǔ)碼[01100100B]（4）[－86]原碼[11010110B]反碼[10101001B]補(bǔ)碼[10101010B]2、將寫成為最小項(xiàng)表達(dá)式。解：3、將化為最簡(jiǎn)與或式。解：4、用卡諾圖化簡(jiǎn)下列邏輯函數(shù)（1）（2）解：（1）（2）1、在時(shí)間上和數(shù)值上均作連續(xù)變化的電信號(hào)稱為模擬信號(hào)；在時(shí)間上和數(shù)值上離散的信號(hào)叫做數(shù)字信號(hào)。2、在正邏輯的約定下，“1”表示高電平，“0”表示低電平。3、數(shù)字電路中，輸入信號(hào)和輸出信號(hào)之間的關(guān)系是邏輯關(guān)系，所以數(shù)字電路也稱為邏輯電路。在邏輯關(guān)系中，最基本的關(guān)系是與邏輯、或邏輯和非邏輯。4、用來(lái)表示各種計(jì)數(shù)制數(shù)碼個(gè)數(shù)的數(shù)稱為基數(shù)，同一數(shù)碼在不同數(shù)位所代表的位權(quán)不同。十進(jìn)制計(jì)數(shù)各位的基是10，位權(quán)是10的冪。5、8421BCD碼和2421碼是有權(quán)碼；余3碼和格雷碼是無(wú)權(quán)碼。6、進(jìn)位制是表示數(shù)值大小的各種方法的統(tǒng)稱。一般都是按照進(jìn)位方式來(lái)實(shí)現(xiàn)計(jì)數(shù)的，簡(jiǎn)稱為數(shù)制。任意進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)時(shí)，均采用按位權(quán)展開(kāi)求和的方法。7、十進(jìn)制整數(shù)轉(zhuǎn)換成二進(jìn)制時(shí)采用除2取余法；十進(jìn)制小數(shù)轉(zhuǎn)換成二進(jìn)制時(shí)采用乘2取整法。8、十進(jìn)制數(shù)轉(zhuǎn)換為八進(jìn)制和十六進(jìn)制時(shí)，應(yīng)先轉(zhuǎn)換成二進(jìn)制，然后再根據(jù)轉(zhuǎn)換的二進(jìn)制數(shù)，按照三位一組轉(zhuǎn)換成八進(jìn)制；按四位一組轉(zhuǎn)換成十六進(jìn)制。9、8421BCD碼是最常用也是最簡(jiǎn)單的一種BCD代碼，各位的權(quán)依次為8、4、2、1。8421BCD碼的顯著特點(diǎn)是它與二進(jìn)制數(shù)碼的4位等值0～9完全相同。10、原碼、反碼和補(bǔ)碼是把符號(hào)位和數(shù)值位一起編碼的表示方法，是計(jì)算機(jī)中數(shù)的表示方法。在計(jì)算機(jī)中，數(shù)據(jù)常以補(bǔ)碼的形式進(jìn)行存儲(chǔ)。11、邏輯代數(shù)的基本定律有分配律、結(jié)合律、交換律、反演律和非非律。12、最簡(jiǎn)與或表達(dá)式是指在表達(dá)式中或項(xiàng)最少，且與項(xiàng)也最少。13、卡諾圖是將代表最小項(xiàng)的小方格按相鄰原則排列而構(gòu)成的方塊圖?？ㄖZ圖的畫圖規(guī)則：任意兩個(gè)幾何位置相鄰的最小項(xiàng)之間，只允許一位變量的取值不同。14、在化簡(jiǎn)的過(guò)程中，約束項(xiàng)可以根據(jù)需要看作“1”或“0”。1、邏輯函數(shù)中的邏輯“與”和它對(duì)應(yīng)的邏輯代數(shù)運(yùn)算關(guān)系為（B）。A、邏輯加B、邏輯乘C、邏輯非2．、十進(jìn)制數(shù)100對(duì)應(yīng)的二進(jìn)制數(shù)為（C）。A、1011110B、1100010C、1100100D、110001003、和邏輯式表示不同邏輯關(guān)系的邏輯式是（B）。A、B、C、D、4、數(shù)字電路中機(jī)器識(shí)別和常用的數(shù)制是（A）。A、二進(jìn)制B、八進(jìn)制C、十進(jìn)制D、十六進(jìn)制5、[＋56]的補(bǔ)碼是（D）。A、00111000BB、11000111BC、01000111BD、01001000B6、所謂機(jī)器碼是指（B）。A、計(jì)算機(jī)內(nèi)采用的十六進(jìn)制碼B、符號(hào)位數(shù)碼化了的二進(jìn)制數(shù)碼C、帶有正負(fù)號(hào)的二進(jìn)制數(shù)碼D、八進(jìn)制數(shù)五、計(jì)算題1、用代數(shù)法化簡(jiǎn)下列邏輯函數(shù)（12分）①＝②＝③＝④＝2、用卡諾圖化簡(jiǎn)下列邏輯函數(shù)（12分）①＝②＝③＝④＝3、完成下列數(shù)制之間的轉(zhuǎn)換（8分）①（365）10＝（101101101）2＝（555）8＝（16D）16②（11101.1）2＝（29.5）10＝（35.4）8＝（1D.8）16③（57.625）10＝（71.5）8＝（39.A）164、完成下列數(shù)制與碼制之間的轉(zhuǎn)換（5分）①（47）10＝（01111010）余3碼＝（01000111）8421碼②（3D）16＝（00101101）格雷碼5、寫出下列真值的原碼、反碼和補(bǔ)碼（6分）①[＋36]＝[00100100B]原＝[01011011B]反＝[01011100B]補(bǔ)②[－49]＝[10110001B]原＝[11001110B]反＝[11001111B]補(bǔ)1、具有基本邏輯關(guān)系的電路稱為門電路，其中最基本的有與門、或門和非門。2、具有“相異出1，相同出0”功能的邏輯門是異或門，它的反是同或門。3、數(shù)字集成門電路按開(kāi)關(guān)元件的不同可分為TTL和CMOS兩大類。其中TTL集成電路是雙極型，CMOS集成電路是單極型。集成電路芯片中74LS系列芯片屬于雙極型集成電路，CC40系列芯片屬于單極型集成電路。4、功能為“有0出1、全1出0”的門電路是或非門；具有“有1出1，全0出0”功能的門電路是或門；實(shí)際中集成的與非門應(yīng)用的最為普遍。5、普通的TTL與非門具有圖騰結(jié)構(gòu)，輸出只有高電平“1”和低電平“0”兩種狀態(tài)；經(jīng)過(guò)改造后的三態(tài)門除了具有“1”態(tài)和“0”態(tài)，還有第三種狀態(tài)高阻態(tài)。6、使用三態(tài)門可以實(shí)現(xiàn)總線結(jié)構(gòu)；使用OC門可實(shí)現(xiàn)“線與”邏輯。7、一般TTL集成電路和CMOS集成電路相比，TTL集成門的帶負(fù)載能力強(qiáng)，CMOS集成門的抗干擾能力強(qiáng)；CMOS集成門電路的輸入端通常不可以懸空。8、一個(gè)PMOS管和一個(gè)NMOS管并聯(lián)時(shí)可構(gòu)成一個(gè)傳輸門，其中兩管源極相接作為輸入端，兩管漏極相連作為輸出端，兩管的柵極作為控制端。9、具有圖騰結(jié)構(gòu)的TTL集成電路，同一芯片上的輸出端，不允許并聯(lián)使用；同一芯片上的CMOS集成電路，輸出端可以并聯(lián)使用，但不同芯片上的CMOS集成電路上的輸出端是不允許并聯(lián)使用的。10、TTL門輸入端口為“與”邏輯關(guān)系時(shí)，多余的輸入端可懸空處理；TTL門輸入端口為“或”邏輯關(guān)系時(shí)，多余的輸入端應(yīng)接低電平；CMOS門輸入端口為“與”邏輯關(guān)系時(shí)，多余的輸入端應(yīng)接高電平，具有“或”邏輯端口的CMOS門多余的輸入端應(yīng)接低電平；即CMOS門的輸入端不允許懸空。11、能將某種特定信息轉(zhuǎn)換成機(jī)器識(shí)別的二進(jìn)制數(shù)碼的組合邏輯電路，稱之為編碼器；能將機(jī)器識(shí)別的二進(jìn)制數(shù)碼轉(zhuǎn)換成人們熟悉的十進(jìn)制或某種特定信息的邏輯電路，稱為譯碼器；74LS85是常用的集成邏輯電路數(shù)值比較器。12、在多路數(shù)據(jù)選送過(guò)程中，能夠根據(jù)需要將其中任意一路挑選出來(lái)的電路，稱之為數(shù)據(jù)選擇器，也叫做多路開(kāi)關(guān)。1、具有“有1出0、全0出1”功能的邏輯門是（B）。A、與非門B、或非門C、異或門D、同或門2、下列各型號(hào)中屬于優(yōu)先編譯碼器是（C）。A、74LS85B、74LS138C、74LS148D、74LS483、七段數(shù)碼顯示管TS547是（B）。A、共陽(yáng)極LED管B、共陰極LED管C、極陽(yáng)極LCD管D、共陰極LCD管4、八輸入端的編碼器按二進(jìn)制數(shù)編碼時(shí)，輸出端的個(gè)數(shù)是（B）。A、2個(gè)B、3個(gè)C、4個(gè)D、8個(gè)5、四輸入的譯碼器，其輸出端最多為（D）。A、4個(gè)B、8個(gè)C、10個(gè)D、16個(gè)6、當(dāng)74LS148的輸入端按順序輸入11011101時(shí)，輸出為（B）。A、101B、010C、001D、1107、一個(gè)兩輸入端的門電路，當(dāng)輸入為1和0時(shí)，輸出不是1的門是（D）。A、與非門B、或門C、或非門D、異或門8、多余輸入端可以懸空使用的門是（B）。A、與門B、TTL與非門C、CMOS與非門D、或非門9、譯碼器的輸出量是（A）。A、二進(jìn)制B、八進(jìn)制C、十進(jìn)制D、十六進(jìn)制10、編碼器的輸入量是（C）。A、二進(jìn)制B、八進(jìn)制C、十進(jìn)制D、十六進(jìn)制1、兩個(gè)與非門構(gòu)成的基本RS觸發(fā)器的功能有清零、置1和保持。電路中不允許兩個(gè)輸入端同時(shí)為為低電平，否則將出現(xiàn)邏輯混亂。2、通常把一個(gè)CP脈沖引起觸發(fā)器多次翻轉(zhuǎn)的現(xiàn)象稱為空翻，有這種現(xiàn)象的觸發(fā)器是鐘控RS觸發(fā)器，此類觸發(fā)器的工作屬于電平觸發(fā)方式。3、為有效地抑制“空翻”，人們研制出了邊沿觸發(fā)方式的主從型JK觸發(fā)器和維持阻塞D觸發(fā)器。4、JK觸發(fā)器具有置0、置1、保持和翻轉(zhuǎn)四種功能。欲使JK觸發(fā)器實(shí)現(xiàn)的功能，則輸入端J應(yīng)接1，K應(yīng)接1。5、D觸發(fā)器的輸入端子有1個(gè)，具有置0和置1的功能。6、觸發(fā)器的邏輯功能通?？捎霉δ苷嬷当怼⑦壿嫼瘮?shù)式、狀態(tài)轉(zhuǎn)換圖和時(shí)序波形圖等多種方法進(jìn)行描述。7、組合邏輯電路的基本單元是門電路，時(shí)序邏輯電路的基本單元是觸發(fā)器。8、JK觸發(fā)器的次態(tài)方程為；D觸發(fā)器的次態(tài)方程為。9、觸發(fā)器有兩個(gè)互非的輸出端Q和，通常規(guī)定Q=1，=0時(shí)為觸發(fā)器的“1”狀態(tài)；Q=0，=1時(shí)為觸發(fā)器的“0”狀態(tài)。10、兩個(gè)與非門組成的基本RS觸發(fā)器，在正常工作時(shí)，不允許0，其特征方程為，約束條件為。11、鐘控的RS觸發(fā)器，在正常工作時(shí)，不允許輸入端R=S=1，其特征方程為，約束條件為SR=0。12、把JK觸發(fā)器的兩個(gè)輸入端連在一起就構(gòu)成了T觸發(fā)器，T觸發(fā)器具有的邏輯功能是保持和翻轉(zhuǎn)。13、讓T觸發(fā)器恒輸入“1”就構(gòu)成了T'觸發(fā)器，這種觸發(fā)器僅具有翻轉(zhuǎn)功能。1、僅具有置“0”和置“1”功能的觸發(fā)器是（C）。A、基本RS觸發(fā)器B、鐘控RS觸發(fā)器C、D觸發(fā)器D、JK觸發(fā)器2、由與非門組成的基本RS觸發(fā)器不允許輸入的變量組合為（A）。A、00B、01C、10D、113、鐘控RS觸發(fā)器的特征方程是（D）。A、B、C、D、4、僅具有保持和翻轉(zhuǎn)功能的觸發(fā)器是（B）。A、JK觸發(fā)器B、T觸發(fā)器C、D觸發(fā)器D、Tˊ觸發(fā)器5、觸發(fā)器由門電路構(gòu)成，但它不同門電路功能，主要特點(diǎn)是（C）A、具有翻轉(zhuǎn)功能B、具有保持功能C、具有記憶功能6、TTL集成觸發(fā)器直接置0端和直接置1端在觸發(fā)器正常工作時(shí)應(yīng)（C）A、=1，=0B、=0，=1C、保持高電平“1”D、保持低電平“0”7、按觸發(fā)器觸發(fā)方式的不同，雙穩(wěn)態(tài)觸發(fā)器可分為（C）8、按邏輯功能的不同，雙穩(wěn)態(tài)觸發(fā)器可分為（A）。9、為避免“空翻”現(xiàn)象，應(yīng)采用（B）方式的觸發(fā)器。A、主從觸發(fā)B、邊沿觸發(fā)C、電平觸發(fā)10、為防止“空翻”，應(yīng)采用（C）結(jié)構(gòu)的觸發(fā)器。A、TTLB、MOSC、主從或維持阻塞1、時(shí)序邏輯電路按各位觸發(fā)器接受時(shí)鐘脈沖控制信號(hào)的不同，可分為同步時(shí)序邏輯電路和異步時(shí)序邏輯電路兩大類。在異步時(shí)序邏輯電路中，各位觸發(fā)器無(wú)統(tǒng)一的時(shí)鐘脈沖控制信號(hào)，輸出狀態(tài)的變化通常不是同一時(shí)刻發(fā)生的。2、根據(jù)已知的邏輯電路，找出電路的輸入和其現(xiàn)態(tài)及輸出之間的關(guān)系，最后總結(jié)出電路邏輯功能的一系列步驟，稱為時(shí)序邏輯電路的分析。3、當(dāng)時(shí)序邏輯電路的觸發(fā)器位數(shù)為n，電路狀態(tài)按二進(jìn)制數(shù)的自然態(tài)序循環(huán)，經(jīng)歷的獨(dú)立狀態(tài)為2n個(gè)，這時(shí)，我們稱此類電路為二進(jìn)制計(jì)數(shù)器。二進(jìn)制計(jì)數(shù)器除了按同步、異步分類外，按計(jì)數(shù)的加減規(guī)律還可分為加計(jì)數(shù)器、減計(jì)數(shù)器和可逆計(jì)數(shù)器。4、在十進(jìn)制計(jì)數(shù)器中，要表示一位十進(jìn)制數(shù)時(shí)，至少要用四位觸發(fā)器才能實(shí)現(xiàn)。十進(jìn)制計(jì)數(shù)電路中最常采用的是8421BCD代碼來(lái)表示一位十進(jìn)制數(shù)。5、時(shí)序邏輯電路中僅有存儲(chǔ)記憶電路而沒(méi)有邏輯門電路時(shí)，構(gòu)成的電路類型通常稱為莫爾型時(shí)序邏輯電路；如果電路中不但除了有存儲(chǔ)記憶電路的輸入端子，還有邏輯門電路的輸入時(shí)，構(gòu)成的電路類型稱為米萊型時(shí)序邏輯電路。6、分析時(shí)序邏輯電路時(shí)，首先要根據(jù)已知邏輯的電路圖分別寫出相應(yīng)的驅(qū)動(dòng)方程、輸出方程和次態(tài)方程，若所分析電路屬于異步時(shí)序邏輯電路，則還要寫出各位觸發(fā)器的時(shí)鐘脈沖方程。7、時(shí)序邏輯電路中某計(jì)數(shù)器中的無(wú)效碼，若在開(kāi)機(jī)時(shí)出現(xiàn)，不用人工或其它設(shè)備的干預(yù)，計(jì)數(shù)器能夠很快自行進(jìn)入有效循環(huán)體，使無(wú)效碼不再出現(xiàn)的能力稱為自啟動(dòng)能力。8、在分頻、控制、測(cè)量等電路中，計(jì)數(shù)器應(yīng)用得非常廣泛。構(gòu)成一個(gè)六進(jìn)制計(jì)數(shù)器最少要采用三位觸發(fā)器，這時(shí)構(gòu)成的電路有6個(gè)有效狀態(tài)，2個(gè)無(wú)效狀態(tài)。9、寄存器可分為數(shù)碼寄存器和移位寄存器，集成74LS194屬于雙向移位寄存器。用四位移位寄存器構(gòu)成環(huán)行計(jì)數(shù)器時(shí)，有效狀態(tài)共有4個(gè)；若構(gòu)成扭環(huán)計(jì)數(shù)器時(shí)，其有效狀態(tài)是8個(gè)。10、寄存器是可用來(lái)存放數(shù)碼、運(yùn)算結(jié)果或指令的電路，通常由具有存儲(chǔ)功能的多位觸發(fā)器組合起來(lái)構(gòu)成。一位觸發(fā)器可以存儲(chǔ)1個(gè)二進(jìn)制代碼，存放n個(gè)二進(jìn)制代碼的寄存器，需用n位觸發(fā)器來(lái)構(gòu)成。11、74LS194是典型的四位TTL型集成雙向移位寄存器芯片，具有左移和右移、并行輸入、保持?jǐn)?shù)據(jù)和清除數(shù)據(jù)等功能。12、555定時(shí)器可以構(gòu)成施密特觸發(fā)器，施密特觸發(fā)器具有回差特性，主要用于脈沖波形的整形和變換；555定時(shí)器還可以用作多諧振蕩器和單穩(wěn)態(tài)觸發(fā)器。單穩(wěn)態(tài)觸發(fā)器只有一個(gè)暫穩(wěn)態(tài)、一個(gè)穩(wěn)態(tài)，當(dāng)外加觸發(fā)信號(hào)作用時(shí)，單穩(wěn)態(tài)觸發(fā)器能夠從穩(wěn)態(tài)翻轉(zhuǎn)到暫穩(wěn)態(tài)，經(jīng)過(guò)一段時(shí)間又能自動(dòng)返回到穩(wěn)態(tài)，13、用集成計(jì)數(shù)器CC40192構(gòu)成任意進(jìn)制的計(jì)數(shù)器時(shí)，通?？刹捎梅答侇A(yù)置法和反饋清零法。1、描述時(shí)序邏輯電路功能的兩個(gè)必不可少的重要方程式是（B）。A、次態(tài)方程和輸出方程B、次態(tài)方程和驅(qū)動(dòng)方程C、驅(qū)動(dòng)方程和時(shí)鐘方程D、驅(qū)動(dòng)方程和輸出方程2、用8421BCD碼作為代碼的十進(jìn)制計(jì)數(shù)器，至少需要的觸發(fā)器觸發(fā)器個(gè)數(shù)是（C）。A、2B、3C、4D、53、按各觸發(fā)器的狀態(tài)轉(zhuǎn)換與時(shí)鐘輸入CP的關(guān)系分類，計(jì)數(shù)器可分（A）計(jì)數(shù)器。A、同步和異步4、能用于脈沖整形的電路是（C）。C、施密特觸發(fā)器5、四位移位寄存器構(gòu)成的扭環(huán)形計(jì)數(shù)器是（B）計(jì)數(shù)器。A、模4B、模8C、模166、下列敘述正確的是（D）A、譯碼器屬于時(shí)序邏輯電路B、寄存器屬于組合邏輯電路C、555定時(shí)器屬于時(shí)序邏輯電路D、計(jì)數(shù)器屬于時(shí)序邏輯電路7、利用中規(guī)模集成計(jì)數(shù)器構(gòu)成任意進(jìn)制計(jì)數(shù)器的方法是（B）8、不產(chǎn)生多余狀態(tài)的計(jì)數(shù)器是（A）。A、同步預(yù)置數(shù)計(jì)數(shù)器B、異步預(yù)置數(shù)計(jì)數(shù)器C、復(fù)位法構(gòu)成的計(jì)數(shù)9、數(shù)碼可以并行輸入、并行輸出的寄存器有（C）A、移位寄存器B、數(shù)碼寄存器C、二者皆有10、改變555定時(shí)電路的電壓控制端CO的電壓值，可改變（C）A、555定時(shí)電路的高、低輸出電平B、開(kāi)關(guān)放電管的開(kāi)關(guān)電平C、比較器的閾值電壓D、置“0”端的電平值1、一個(gè)存儲(chǔ)矩陣有64行、64列，則存儲(chǔ)容量為4096個(gè)存儲(chǔ)單元。2、存儲(chǔ)器容量的擴(kuò)展方法通常有字?jǐn)U展、位擴(kuò)展和字、位同時(shí)擴(kuò)展三種方式。3、可編程邏輯器件PLD一般由輸入緩沖、與陣列、或陣列、輸出緩沖等四部分電路組成。按其陣列和輸出結(jié)構(gòu)的不同可分為PLA、PAL和GAL等基本類型。4、計(jì)算機(jī)中的內(nèi)存儲(chǔ)器和高速緩沖存儲(chǔ)器統(tǒng)稱主存，CPU可直接對(duì)主存進(jìn)行訪問(wèn)。內(nèi)存儲(chǔ)器一般由半導(dǎo)體存儲(chǔ)器構(gòu)成，通常裝在計(jì)算機(jī)主板上，存取速度快，但容量有限；高速緩沖存儲(chǔ)器位于內(nèi)存與CPU之間，一般用來(lái)解決存取速度與存儲(chǔ)容量之間的矛盾，可提高整個(gè)系統(tǒng)的運(yùn)行速度。5、計(jì)算機(jī)內(nèi)存使用的類型主要是隨機(jī)存取存儲(chǔ)器和可編程邏輯器件。按其存儲(chǔ)信息的功能可分為只讀存儲(chǔ)器ROM和隨隨機(jī)存取存儲(chǔ)器RAM兩大類。6、GAL16V8主要有簡(jiǎn)單型、復(fù)雜型、寄存器型三種工作模式。7、PAL的與陣列可編程，或陣列固定；PLA的與陣列可編程，或陣列可編程；GAL的與陣列可編程，或陣列固定。8、存儲(chǔ)器的主要技術(shù)指標(biāo)有存儲(chǔ)容量、存取速度、功耗、可靠性和集成度等。9、RAM主要包括地址譯碼器、存儲(chǔ)矩陣和讀/寫控制電路等部分。10、當(dāng)RAM中的片選信號(hào)＝“1”時(shí)，RAM被禁止讀寫，處于保持狀態(tài)；當(dāng)＝“0”時(shí)，RAM可在讀/寫控制輸入R/的作用下作讀出或?qū)懭氩僮鳌?1、ROM按照存儲(chǔ)信息寫入方式的不同可分為固定ROM、可編程的PROM、可光擦除可編程的EPROM和可電擦除可編程的E2PROM。12、目前使用的EPROM可多次寫入的存儲(chǔ)單元是在MOS管中置入浮置柵的方法實(shí)現(xiàn)AABCD&圖8-201、圖8-20輸出端表示的邏輯關(guān)系為（A）。A、ACDB、C、BD、2、利用電容的充電來(lái)存儲(chǔ)數(shù)據(jù)，由于電路本身總有漏電，因此需定期不斷補(bǔ)充充電（刷新）才能保持其存儲(chǔ)的數(shù)據(jù)的是（B）A、靜態(tài)RAM的存儲(chǔ)單元B、動(dòng)態(tài)RAM的存儲(chǔ)單元3、關(guān)于存儲(chǔ)器的敘述，正確的是(A)A、存儲(chǔ)器是隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器的總稱B、存儲(chǔ)器是計(jì)算機(jī)上的一種輸入輸出設(shè)備C、計(jì)算機(jī)停電時(shí)隨機(jī)存儲(chǔ)器中的數(shù)據(jù)不會(huì)丟失4、一片容量為1024字節(jié)×4位的存儲(chǔ)器，表示有（C）個(gè)存儲(chǔ)單元。A、1024B、4C、4096D、85、一片容量為1024字節(jié)×4位的存儲(chǔ)器，表示有（A）個(gè)地址。A、1024B、4C、4096D、86、只能讀出不能寫入，但信息可永久保存的存儲(chǔ)器是（A）A、ROMB、RAMC、PRAM7、ROM中譯碼矩陣固定，且可將所有輸入代碼全部譯出的是（C）。A、ROMB、RAMC、完全譯碼器8、動(dòng)態(tài)存儲(chǔ)單元是靠（B）的功能來(lái)保存和記憶信息的。A、自保持B、柵極存儲(chǔ)電荷9、利用雙穩(wěn)態(tài)觸發(fā)器存儲(chǔ)信息的RAM叫（B）RAM。A、動(dòng)態(tài)B、靜態(tài)10、在讀寫的同時(shí)還需要不斷進(jìn)行數(shù)據(jù)刷新的是（A）存儲(chǔ)單元。A、動(dòng)態(tài)B、靜態(tài)1、DAC電路的作用是將輸入的數(shù)字量轉(zhuǎn)換成與數(shù)字量成正比的輸出模擬量。ADC電路的作用是將輸入的模擬量轉(zhuǎn)換成與其成正比的輸出數(shù)字量。2、DAC電路的主要技術(shù)指標(biāo)有分辨率、絕對(duì)精度和非線性度及建立時(shí)間等；ADC電路的主要技術(shù)指標(biāo)有相對(duì)精度、分辨率和轉(zhuǎn)換速度等。3、DAC通常由參考電壓，譯碼電路和電子開(kāi)關(guān)三個(gè)基本部分組成。為了將模擬電流轉(zhuǎn)換成模擬電壓，通常在輸出端外加運(yùn)算放大器。4、按解碼網(wǎng)絡(luò)結(jié)構(gòu)的不同，DAC可分為R-2RT形電阻網(wǎng)絡(luò)、R-2R倒T形電阻網(wǎng)絡(luò)和