《電子設(shè)計(jì)自動(dòng)化（EDA）技術(shù)》課件-第1章

第1章電子設(shè)計(jì)自動(dòng)化(EDA)基礎(chǔ)1.1基本概念1.2EDA的發(fā)展及其工業(yè)應(yīng)用1.3基于EDA的數(shù)字系統(tǒng)設(shè)計(jì)習(xí)題與思考

1.1基本概念

1.1.1EDA的定義電子設(shè)計(jì)自動(dòng)化(ElectronicDesignAutomation，EDA)是指采用大規(guī)?？删幊踢壿嬈骷鳛殡娐吩O(shè)計(jì)載體，利用硬件描述語言作為電路系統(tǒng)控制邏輯的主要描述工具，使用計(jì)算機(jī)、面向大規(guī)模可編程邏輯器件的軟件開發(fā)工具以及實(shí)驗(yàn)開發(fā)系統(tǒng)作為開發(fā)工具完成的，具有用戶指定專有控制功能的單芯片電子系統(tǒng)或集成電路的設(shè)計(jì)技術(shù)。

(1)

EDA利用大規(guī)模可編程邏輯器件作為設(shè)計(jì)載體。

EDA通過大規(guī)模編程邏輯器件來實(shí)現(xiàn)集成電路。在編程之前，可編程邏輯器件并不具備任何邏輯功能，通過EDA技術(shù)對可編程邏輯器件寫入適當(dāng)程序，即所謂的編程(Program)或者配置(Configure)，可以使可編程邏輯器件具有程序規(guī)定的特定功能，實(shí)現(xiàn)具體的電子系統(tǒng)。

(2)

EDA采用硬件描述語言描述電路或系統(tǒng)的具體邏輯關(guān)系。

傳統(tǒng)的電路系統(tǒng)設(shè)計(jì)中，設(shè)計(jì)人員往往需要繪制電路的構(gòu)成元器件、子電路等構(gòu)成單元，而后繪制元器件、子電路等電氣對象之間的連接線，形成不同電路單元相互之間特定的邏輯關(guān)系，最后附加上必要的說明、注釋等非電氣對象，完成電路系統(tǒng)的設(shè)計(jì)。

不同于傳統(tǒng)的電路系統(tǒng)，EDA利用硬件描述語言表述電路系統(tǒng)各組成單元結(jié)構(gòu)、功能、數(shù)據(jù)處理過程以及相互間的邏輯關(guān)系，從而實(shí)現(xiàn)對整個(gè)電路的規(guī)劃與設(shè)計(jì)。

(3)

EDA采用計(jì)算機(jī)、大規(guī)?？删幊踢壿嬈骷膶Ｓ瞄_發(fā)軟件與系統(tǒng)作為設(shè)計(jì)工具。

傳統(tǒng)的集成電路行業(yè)通過專業(yè)廠商完成電路設(shè)計(jì)、制造，最后給最終用戶提供終端產(chǎn)品。與此相對，通過EDA開發(fā)研制專用電路無需專業(yè)制造商的參與，用戶可以通過PC、運(yùn)行于PC上的專用設(shè)計(jì)軟件以及連接在PC上、受PC控制的試驗(yàn)系統(tǒng)或編程電纜，自行完成電路開發(fā)，研制具有自身特點(diǎn)的個(gè)性化電路系統(tǒng)。

(4)

EDA的電子系統(tǒng)設(shè)計(jì)過程是一個(gè)由專用軟件完成的全自動(dòng)過程。

EDA是一個(gè)由專用軟件與試驗(yàn)系統(tǒng)完成的全自動(dòng)智能過程，用戶可以通過事先設(shè)定的軟件設(shè)置來定制設(shè)計(jì)原則或設(shè)計(jì)方法，但其完成過程無需用戶干預(yù)，開發(fā)系統(tǒng)能夠根據(jù)用戶的指定條件，結(jié)合固化在開發(fā)系統(tǒng)中的專業(yè)規(guī)則與經(jīng)驗(yàn)，自行實(shí)現(xiàn)電路描述程序到硬件電路的全過程。

(5)

EDA過程包含了電路設(shè)計(jì)與實(shí)現(xiàn)的全過程。

雖然EDA不同于傳統(tǒng)的電路設(shè)計(jì)實(shí)現(xiàn)方法，但其過程與傳統(tǒng)電路設(shè)計(jì)仍然具有較大的相似性，實(shí)現(xiàn)過程仍然包括邏輯化簡、邏輯分割、邏輯綜合及優(yōu)化、邏輯布局布線、邏輯仿真等過程，只不過適應(yīng)硬件描述語言，相應(yīng)增加了程序輸入、編輯編譯以及針對于特定目標(biāo)芯片的適配編譯、邏輯映射、編程下載等內(nèi)容。

(6)

EDA最終形成集成電子系統(tǒng)或?qū)Ｓ眉尚酒?/p>

EDA設(shè)計(jì)的最終結(jié)果是一個(gè)高度集成的電子系統(tǒng)，整個(gè)電路集成在一片具有設(shè)計(jì)人員指定的專用特定功能的集成芯片中，而不是像傳統(tǒng)電路系統(tǒng)的設(shè)計(jì)，最終得到一塊包含多個(gè)集成電路模塊與模塊之間相互連線的控制電路板卡。換言之，EDA設(shè)計(jì)實(shí)現(xiàn)的是一個(gè)集成了多個(gè)電路功能的單芯片。

1.1.2EDA的技術(shù)特點(diǎn)

根據(jù)EDA的基本概念與實(shí)現(xiàn)過程，對比與其功能相似的傳統(tǒng)電路設(shè)計(jì)與軟件系統(tǒng)程序設(shè)計(jì)，可以將EDA的技術(shù)特點(diǎn)歸納為以下幾點(diǎn)：

(1)采用軟件方式的硬件設(shè)計(jì)。EDA是一種軟件方式的硬件設(shè)計(jì)過程，具有與傳統(tǒng)程序設(shè)計(jì)一樣的代碼編輯、編譯過程，EDA的集成開發(fā)環(huán)境同樣可以為程序設(shè)計(jì)者提供查錯(cuò)、糾錯(cuò)功能。

(2)軟件到硬件的轉(zhuǎn)換由開發(fā)軟件自動(dòng)完成。如前所述，EDA通過其軟件工具實(shí)現(xiàn)硬件描述語言到硬件集成電路的轉(zhuǎn)換，轉(zhuǎn)換過程由工具軟件自主完成，設(shè)計(jì)人員可以通過修改器件設(shè)置、引腳分配、配置模式等達(dá)到修改設(shè)計(jì)的目的。

(3)設(shè)計(jì)過程中可用軟件仿真。EDA開發(fā)系統(tǒng)多帶有軟件仿真模塊或第三方的軟件仿真工具，借助工具，設(shè)計(jì)人員可以實(shí)現(xiàn)對當(dāng)前電路的功能、時(shí)序、行為仿真，評價(jià)設(shè)計(jì)效果并根據(jù)效果及時(shí)修正電路設(shè)計(jì)。

(4)線上可編程。現(xiàn)代的大多數(shù)可編程邏輯器件具備在線編程(也稱在線配置)功能，借助EDA工具軟件與編程電纜等編程硬件，設(shè)計(jì)人員可以將改好的程序即時(shí)下載(燒錄)至目標(biāo)器件，無需使用第三方的專用燒錄器或編程器。在線編程也為現(xiàn)有系統(tǒng)升級(jí)與更新?lián)Q代提供了方便，用戶可以在不改變硬件的情況下實(shí)現(xiàn)新的系統(tǒng)，增強(qiáng)功能。

(5)單芯片集成系統(tǒng)，具有高集成度與可靠性、低功耗。不同于傳統(tǒng)的硬件電路設(shè)計(jì)，EDA最終實(shí)現(xiàn)的是電子系統(tǒng)的集成芯片，避免了傳統(tǒng)電路中大量使用的分立元件、中小規(guī)模集成電路及必需的焊接、連線，因此能夠?qū)崿F(xiàn)較高的集成度、可靠性，實(shí)現(xiàn)系統(tǒng)的低功耗。

1.1.3EDA的主要內(nèi)容

EDA的基本內(nèi)容主要包括大規(guī)模可編程邏輯器件、硬件描述語言與開發(fā)工具。三者各司其職，其中硬件描述語言用于系統(tǒng)描述，說明電子系統(tǒng)的功能、組成結(jié)構(gòu)或動(dòng)作行為；開發(fā)工具負(fù)責(zé)程序輸入、程序編譯，將硬件描述語言轉(zhuǎn)換為實(shí)際電路并下載至可編程邏輯器件；大規(guī)?？删幊踢壿嬈骷t負(fù)責(zé)接收生成的最終電路，在開發(fā)工具控制下實(shí)現(xiàn)集成系統(tǒng)。

1．大規(guī)?？删幊踢壿嬈骷?/p>

大規(guī)模可編程邏輯器件PLD是一種內(nèi)部集成大量邏輯電路與可編程連接線的半成品集成電路，它一般由專業(yè)集成電路廠商制造，可編程配置實(shí)現(xiàn)用戶需要的任意功能。目前常用的可編程邏輯器件主要有復(fù)雜可編程邏輯器件CPLD與現(xiàn)場可編程邏輯門陣列FPGA兩類。相關(guān)的器件制造商有很多，代表性的廠家包括Xilinx、Altera和Lattice半導(dǎo)體、Microsemi等。

(1)?Altera。Altera是國際上最知名的PLD器件制造商之一，也是CPLD器件的發(fā)明者。目前應(yīng)用較廣的AlteraPLD器件主要包括MAX3000、MAX7000、MAXⅡ系列的CPLD器件以及ArriaGX、ArriaⅡGX、Cyclone、CycloneⅡ、CycloneⅢ、CycloneⅣGX、Stratix、StratixⅡ、StratixⅡGX、StratixⅢ等系列的FPGA器件。

(2)

Xilinx。Xilinx是FPGA器件的發(fā)明者，目前的PLD器件主要有XC9500、Coolrunner-Ⅱ等系列的CPLD器件與Spartan、Vertex、Artix、Kintex等系列的FPGA器件，Vertex-ⅡPro器件的容量可達(dá)到800萬門。

(3)?Lattice半導(dǎo)體。Lattice半導(dǎo)體是在線可編程ISP技術(shù)的發(fā)明者。迄今為止，ISP技術(shù)已經(jīng)被廣泛應(yīng)用于各類集成電路，不再僅僅局限于PLD器件。Lattice半導(dǎo)體的可編程邏輯器件主要包括ispLSI1000、ispLSI2000、ispLSI5000、ispLSI8000、ispXPLD、ispMACH等系列的CPLD器件，以及LatticeXP2、ICE40、ECP等系列的FPGA器件。

2．硬件描述語言(HDL)

EDA中，硬件描述語言用于描述電子系統(tǒng)的邏輯功能行為、電路結(jié)構(gòu)與連接形式，它尤其適合大規(guī)模系統(tǒng)的設(shè)計(jì)。目前的EDA設(shè)計(jì)中應(yīng)用最為廣泛的硬件描述語言主要有VHDL、Verilog

HDL、ABEL等。

1)?VHDL

VHDL的全稱Very-High-SpeedIntegratedCircuitHardwareDescriptionLanguage，是IEEE與美國國防部共同確認(rèn)的標(biāo)準(zhǔn)硬件描述語言，也是支持工具最多的硬件描述語言之一。

VHDL具有較強(qiáng)的硬件描述能力，是一種全方位的HDL，包括系統(tǒng)行為級(jí)、寄存器傳輸級(jí)和邏輯門級(jí)等多個(gè)設(shè)計(jì)層次。

VHDL代碼簡潔明確，適于復(fù)雜控制邏輯的描述；描述方式靈活方便，且便于設(shè)計(jì)交流與重用；作為一種標(biāo)準(zhǔn)語言，VHDL不依賴于特定器件，被眾多EDA工具所支持，移植性好。

2)

VerilogHDL

VerilogHDL也是一種IEEE的標(biāo)準(zhǔn)硬件描述語言，由GatewayDesignAutomation公司于1983年提出。Verilog

HDL采用文本描述數(shù)字系統(tǒng)的硬件結(jié)構(gòu)與行為，可以描述邏輯電路圖、邏輯表達(dá)式以及數(shù)字系統(tǒng)的邏輯功能。

Verilog以模塊為基礎(chǔ)實(shí)現(xiàn)設(shè)計(jì)，具有與C語言類似的風(fēng)格，形式自由、靈活，容易掌握，對其提供支持的EDA工具也較多，綜合過程較VHDL稍簡單，高級(jí)描述方面不如VHDL。

3)

ABEL

ABEL支持不同輸入方式的HDL，輸入方式包括布爾方程、高級(jí)語言方程、狀態(tài)圖與真值表等。ABEL廣泛用于各種可編程邏輯器件的邏輯功能設(shè)計(jì)，由于其語言描述的獨(dú)立性，以及上至系統(tǒng)、下至門級(jí)電路的寬口徑描述功能，因而適用于各種不同規(guī)模的可編程器件的設(shè)計(jì)。ABEL-HDL還能對所設(shè)計(jì)的邏輯系統(tǒng)進(jìn)行功能仿真而無需估計(jì)實(shí)際芯片的結(jié)構(gòu)。

3．開發(fā)工具

不同于傳統(tǒng)的軟件開發(fā)工具，EDA開發(fā)工具直接面向特定的一類或幾類PLD器件。自20世紀(jì)70年代可編程邏輯器件出現(xiàn)以來，可編程邏輯器件一直處在持續(xù)的高速成長期，要求相應(yīng)的開發(fā)工具必須不斷地更新?lián)Q代，以適應(yīng)PLD技術(shù)的飛速發(fā)展。因此，EDA的開發(fā)工具主要由器件生產(chǎn)廠家研制，或者與專門的軟件廠商共同開發(fā)。結(jié)合所生產(chǎn)的PLD器件，Altera、Xilinx、Lattice半導(dǎo)體等廠商均推出了面向自身器件的專用開發(fā)工具。

(1)?Altera的開發(fā)工具。Altera的EDA工具主要包括MAXPLUSⅡ、QuartusⅡ等系列軟件，QuartusⅡ系列平臺(tái)是當(dāng)前Altera的主流開發(fā)平臺(tái)。

Altera的系列開發(fā)工具采用集成開發(fā)環(huán)境，支持原理圖、文本、波形、EDIF以及多種方式混合的設(shè)計(jì)輸入模式，支持VHDL、verilog等描述工具，具備較強(qiáng)的功能。其中MAXPLUSⅡ只支持MAX7000/3000、Flex等較早系列的器件。

(2)

Lattice半導(dǎo)體的開發(fā)工具。Lattice半導(dǎo)體是全球最主要的知名PLD器件廠商之一，ISP及具有獨(dú)特技術(shù)與結(jié)構(gòu)的CPLD、FPGA器件使其在可編程器件領(lǐng)域占有重要的地位。自21世紀(jì)以來，Lattice的PLD器件受到越來越多的青睞，Lattice

XP2等系列的器件被包括中國大陸在內(nèi)的大量通信、工控企業(yè)選用。

Lattice半導(dǎo)體的PLD開發(fā)工具主要包括早期的ispEXPERT系列以及當(dāng)前主流的ispLever系列開發(fā)平臺(tái)。Lattice半導(dǎo)體的開發(fā)工具面向自己的CPLD與FPGA器件，支持VHDL、ABEL、Verilog等多種語言的設(shè)計(jì)、綜合、適配、仿真及在線下載。

(3)

Xilinx的開發(fā)工具。Xilinx是原來全球最大的PLD制造商，其開發(fā)軟件有Foundation和ISE系列的集成工具，其中ISE系列工具為當(dāng)前主流的設(shè)計(jì)平臺(tái)，它采用自動(dòng)化的、完整的IDE集成設(shè)計(jì)環(huán)境。Xilinx在歐美、日本及亞太地區(qū)具有廣闊的用戶群。

除了上述的集成工具，針對EDA過程中的設(shè)計(jì)輸入、邏輯綜合等操作，還有大量的第三方工具，例如HDL的專用文本編輯器UltraEdit、HDLTurboWriter，可視化HDL/Verilog編輯工具VisialHDL/VisialVerilog，HDL邏輯綜合工具Synplicity等。

1.2EDA的發(fā)展及其工業(yè)應(yīng)用

1.2.1EDA的發(fā)展階段及特點(diǎn)

1．早期計(jì)算機(jī)輔助設(shè)計(jì)階段受到軟件技術(shù)、計(jì)算機(jī)硬件以及集成電路技術(shù)的發(fā)展制約，20世紀(jì)70年代的早期EDA技術(shù)尚處在萌芽階段，其應(yīng)用主要局限在計(jì)算機(jī)輔助繪圖(ComputerAidedDesign，CAD)，設(shè)計(jì)人員借助計(jì)算機(jī)與相關(guān)軟件實(shí)現(xiàn)IC版圖的編輯、PCB的布局布線，以取代部分手工操作，此時(shí)的EDA主要有以下特點(diǎn)：

(1)基本局限在面向板級(jí)電路的電子系統(tǒng)設(shè)計(jì)，系統(tǒng)構(gòu)成采用中小規(guī)模集成電路或者分立元件。

(2)通過CAD的兩維圖形編輯與分析工具替代設(shè)計(jì)中的繁雜勞動(dòng)，如布線、布局、布圖等。

(3)整個(gè)電子系統(tǒng)在焊接組裝好的PCB上進(jìn)行調(diào)試。

2．計(jì)算機(jī)輔助工程設(shè)計(jì)階段

20世紀(jì)80年代，EDA進(jìn)入計(jì)算機(jī)輔助工程設(shè)計(jì)階段(ComputerAidedEngineeringDesign，CAE)。除了圖形繪制，EDA工具具備電路功能設(shè)計(jì)與結(jié)構(gòu)設(shè)計(jì)功能，同時(shí)通過網(wǎng)絡(luò)表將兩者聯(lián)系在一起。此時(shí)的EDA主要有以下特點(diǎn)：

(1)相對于早期的CAD階段，該階段的EDA工具具備原理圖輸入、邏輯模擬、定時(shí)分析、故障仿真、自動(dòng)布局布線等強(qiáng)大功能。

(2)該階段EDA技術(shù)發(fā)展的重點(diǎn)是解決設(shè)計(jì)完成之前的功能檢測與模擬分析等問題。

(3)出現(xiàn)了具有自動(dòng)綜合能力的EDA工具。

(4)該階段EDA技術(shù)的問題在于大部分使用原理圖完成設(shè)計(jì)的EDA工具在復(fù)雜控制邏輯描述或復(fù)雜系統(tǒng)設(shè)計(jì)方面存在較大困難。

3．電子設(shè)計(jì)自動(dòng)化階段

20世紀(jì)90年代開始，隨著超大規(guī)模集成電路技術(shù)、計(jì)算機(jī)軟件、高性能計(jì)算機(jī)等的高速發(fā)展，以及電子系統(tǒng)設(shè)計(jì)理論的進(jìn)一步完善，電子系統(tǒng)設(shè)計(jì)進(jìn)入真正的電子設(shè)計(jì)自動(dòng)化階段。此時(shí)的EDA主要有以下特點(diǎn)：

(1)?EDA技術(shù)進(jìn)入物理校驗(yàn)、布局、邏輯綜合、設(shè)計(jì)模擬與軟硬件協(xié)同設(shè)計(jì)階段。

(2)?EDA開發(fā)平臺(tái)自主實(shí)現(xiàn)HDL語言描述到門級(jí)電路網(wǎng)表的全過程，將電路映射到特定器件的專用結(jié)構(gòu)中。

(3)微電子工藝達(dá)到深亞微米級(jí)，器件集成度提高到百萬甚至千萬門級(jí)，相應(yīng)的電路也由使用集成電路轉(zhuǎn)向設(shè)計(jì)集成電路、片上集成系統(tǒng)與單片系統(tǒng)SOC。

(4)開發(fā)工具具有抽象設(shè)計(jì)能力，具有框圖、狀態(tài)圖與流程圖編輯功能，具有硬件描述語言(VHDL，ABEL，AHDL)標(biāo)準(zhǔn)元件庫。

(5)

EDA超越電子設(shè)計(jì)進(jìn)入其他領(lǐng)域，與其他領(lǐng)域充分融合，產(chǎn)生大量基于EDA的單片專用系統(tǒng)SOC；基于VHDL自頂向下的設(shè)計(jì)理念以及軟硬核功能庫在EDA設(shè)計(jì)中得到廣泛應(yīng)用。

1.2.2EDA技術(shù)的工業(yè)應(yīng)用

1．汽車領(lǐng)域的應(yīng)用

汽車工業(yè)是國家經(jīng)濟(jì)的重要支柱，也是關(guān)系到國計(jì)民生的重要產(chǎn)業(yè)，EDA技術(shù)在汽車領(lǐng)域已經(jīng)有了很多成功的應(yīng)用實(shí)例，PLD制造商甚至專門針對汽車行業(yè)開發(fā)了標(biāo)準(zhǔn)的可編程邏輯器件。

(1)汽車系統(tǒng)實(shí)時(shí)控制方面。華南理工大學(xué)在大功率電動(dòng)汽車充電電源研究中，采用嵌入式處理器DSP結(jié)合CPLD的控制結(jié)構(gòu)，通過CPLD實(shí)現(xiàn)故障信號(hào)的邏輯運(yùn)算，實(shí)時(shí)響應(yīng)故障信息，DSP實(shí)現(xiàn)數(shù)據(jù)采集和運(yùn)算處理，保證了電源的高效、可靠；桂林電子科技大學(xué)充分利用FPGA的高速度與高集成度，實(shí)現(xiàn)了一種基于FPGA的毫米波汽車防撞雷達(dá)實(shí)時(shí)控制算法與車載防撞雷達(dá)實(shí)時(shí)系統(tǒng)。

(2)汽車系統(tǒng)實(shí)時(shí)數(shù)據(jù)處理方面。東北大學(xué)采用FPGA實(shí)現(xiàn)紅外圖像系統(tǒng)的視頻格式轉(zhuǎn)換、快速中值濾波、自適應(yīng)平臺(tái)直方圖雙向均衡化，滿足了汽車夜視系統(tǒng)圖像處理的速度與效果要求；桂林電子科技大學(xué)利用FPGA實(shí)現(xiàn)視頻流的實(shí)時(shí)采集與處理，包括圖像的灰度化、濾波、邊緣檢測、膨脹、腐蝕、車牌定位與大小檢測、液晶顯示等功能，實(shí)現(xiàn)了車載的單目視覺實(shí)時(shí)測距系統(tǒng)。

隨著汽車工業(yè)的進(jìn)一步發(fā)展與EDA技術(shù)的進(jìn)步，EDA會(huì)在汽車控制的通信、安全、動(dòng)力等領(lǐng)域發(fā)揮更為重要的作用。

2．機(jī)床設(shè)備的控制

機(jī)床設(shè)備是一個(gè)多變量的復(fù)雜控制對象，一般包括多達(dá)幾十路、甚至上百路的開關(guān)量輸入輸出、多個(gè)電機(jī)的速度、位移、加速度高速協(xié)調(diào)動(dòng)作、多個(gè)模擬量的輸入輸出、程序編輯、指令編譯等過程的操作與控制。高速復(fù)雜運(yùn)算、強(qiáng)實(shí)時(shí)、多指標(biāo)與并行處理是該機(jī)床設(shè)備控制的典型特征，控制系統(tǒng)一般采用多CPU分級(jí)處理的控制方式，處理器之間、任務(wù)之間通信繁瑣，實(shí)時(shí)性、可靠性與集成度是該領(lǐng)域長期面臨的難題之一，EDA能夠?yàn)槠涮峁┑挠行У氖侄巍?/p>

西南交通大學(xué)針對多軸步進(jìn)電機(jī)的控制，研制了高性能步進(jìn)電機(jī)IP核，結(jié)合NiosⅡ處理器軟核，實(shí)現(xiàn)了多軸步進(jìn)電機(jī)高精確度控制的可編程片上系統(tǒng)(SOPC)；大連理工大學(xué)通過FPGA實(shí)現(xiàn)直流電機(jī)的速度和位置編碼檢測，DSP獲取電機(jī)運(yùn)動(dòng)參數(shù)并完成PID控制，開發(fā)了基于DSP與FPGA的多路微特電機(jī)的嵌入式控制系統(tǒng)；長春光學(xué)精密機(jī)械與物理研究所在交流永磁同步電機(jī)驅(qū)動(dòng)的大型望遠(yuǎn)鏡伺服控制系統(tǒng)研究中，通過FPGA實(shí)現(xiàn)了PWM波的發(fā)生、電流實(shí)時(shí)采集、速度在線實(shí)時(shí)檢測等功能，研制了DSP結(jié)合FPGA的大型望遠(yuǎn)鏡伺服控制系統(tǒng)，很好地解決了大型望遠(yuǎn)鏡運(yùn)行中遇到的高精度、低速平穩(wěn)性等問題。

3．通信領(lǐng)域的應(yīng)用

大規(guī)?？删幊踢壿嬈骷谶\(yùn)算速度、數(shù)據(jù)處理功能、抗干擾以及集成度等方面展現(xiàn)出來的巨大優(yōu)勢，說明了EDA技術(shù)特別適合通信領(lǐng)域的高頻信號(hào)處理、傳輸、以及高頻通信控制邏輯的實(shí)現(xiàn)，EDA應(yīng)用于通信領(lǐng)域具備天然的優(yōu)勢。同時(shí)，通信領(lǐng)域也是EDA技術(shù)應(yīng)用最早、最為廣泛的領(lǐng)域之一。

國家數(shù)字交換系統(tǒng)工程技術(shù)研究中心在海量數(shù)據(jù)庫研究中，利用FPGA控制對電路交換域的數(shù)據(jù)采集，實(shí)現(xiàn)數(shù)據(jù)從電路交換域到分組交換域的高效、自動(dòng)轉(zhuǎn)換，研制了基于FPGA的電路交換域數(shù)據(jù)采集片上系統(tǒng)(SOC)；中國科學(xué)技術(shù)大學(xué)針對陣列天線衛(wèi)星移動(dòng)通信抗干擾能力差、傳播損耗大等問題，利用VxWorks計(jì)算基于遞歸最小均方算法(RLS)的解擴(kuò)重?cái)U(kuò)盲自適應(yīng)波束形成算法權(quán)值，通過FPGA實(shí)現(xiàn)波束形成與直接序列擴(kuò)頻，實(shí)現(xiàn)了數(shù)字波束形成技術(shù)(DBF)和擴(kuò)頻技術(shù)相結(jié)合的、低信噪比抗干擾衛(wèi)星移動(dòng)通信數(shù)字接收系統(tǒng)。

4．航空領(lǐng)域的應(yīng)用

航空應(yīng)用也是EDA技術(shù)應(yīng)用的一個(gè)重要領(lǐng)域，由于飛行控制具有多變量、強(qiáng)實(shí)時(shí)、復(fù)雜運(yùn)算、并行處理、非線性等特點(diǎn)，大容量、超大容量的可編程邏輯器件在飛行控制方面能夠發(fā)揮重要的作用。

南京航空航天大學(xué)通過FPGA實(shí)現(xiàn)內(nèi)嵌處理器、硬件協(xié)處理器及同步數(shù)據(jù)總線，實(shí)現(xiàn)了航空發(fā)動(dòng)機(jī)電子控制器原理樣機(jī)與相應(yīng)的SOPC片上系統(tǒng)；武漢大學(xué)將EDA應(yīng)用于航拍云臺(tái)姿態(tài)控制，通過FPGA實(shí)現(xiàn)航拍云臺(tái)姿態(tài)的數(shù)據(jù)采集控制與Kalman濾波的浮點(diǎn)數(shù)運(yùn)算，實(shí)現(xiàn)了一種基于硬件Kalman濾波器的航拍云臺(tái)姿態(tài)獲取方法；四川大學(xué)利用直接頻率合成技術(shù)通過FPGA實(shí)現(xiàn)了中心頻率1080Hz，頻率范圍為1075±1085

Hz，步進(jìn)為0.1

Hz的某型航空發(fā)動(dòng)機(jī)電子調(diào)節(jié)器綜合測試系統(tǒng)信號(hào)源。

5．機(jī)器人控制

機(jī)器人目前是國內(nèi)外多個(gè)工業(yè)領(lǐng)域最為活躍的一個(gè)行業(yè)，隨著我國由制造業(yè)大國向制造業(yè)強(qiáng)國發(fā)展，國家與各級(jí)地方政府對機(jī)器人行業(yè)也給予了極大的關(guān)注與支持，機(jī)器人行業(yè)成為我國下一個(gè)經(jīng)濟(jì)增長的重要支柱。多關(guān)節(jié)、多運(yùn)動(dòng)的高速、實(shí)時(shí)、協(xié)調(diào)控制是機(jī)器人控制的關(guān)鍵問題，EDA技術(shù)與大規(guī)?？删幊踢壿嬈骷型麨槠涮峁┩昝赖慕鉀Q方案。

1.3基于EDA的數(shù)字系統(tǒng)設(shè)計(jì)

1.3.1數(shù)字系統(tǒng)的基本框架數(shù)字系統(tǒng)的典型結(jié)構(gòu)框架如圖1.1所示。系統(tǒng)的基本構(gòu)成主要包括數(shù)據(jù)采集與處理、系統(tǒng)調(diào)度與控制模塊。其中，數(shù)據(jù)采集與處理模塊實(shí)現(xiàn)外部數(shù)據(jù)采集、轉(zhuǎn)換、存儲(chǔ)、傳輸以及運(yùn)算處理等功能；系統(tǒng)調(diào)度與控制模塊接受外部指令、時(shí)鐘與約束條件信號(hào)，控制系統(tǒng)各構(gòu)成單元的有序協(xié)調(diào)動(dòng)作。

1.3.2數(shù)字系統(tǒng)設(shè)計(jì)方法

常用的數(shù)字系統(tǒng)設(shè)計(jì)方法主要包括模塊設(shè)計(jì)法、自底向上的設(shè)計(jì)方法與自頂向下的設(shè)計(jì)方法。其中，自頂向下的設(shè)計(jì)方法是EDA中最為常用的一種設(shè)計(jì)方法，具有符合人腦的思維習(xí)慣、效率高等特點(diǎn)。

1．自頂向下的設(shè)計(jì)方法

自頂向下的設(shè)計(jì)方法是指在數(shù)字系統(tǒng)描述過程中，由高到低、由粗到精、層層深入、逐步細(xì)化、漸次求精的一種設(shè)計(jì)方法。在設(shè)計(jì)過程中，將數(shù)字系統(tǒng)根據(jù)功能要求或者組織結(jié)構(gòu)關(guān)系，逐層分解為層次明晰、層級(jí)與層內(nèi)關(guān)系清楚合理、便于邏輯描述與邏輯設(shè)計(jì)實(shí)現(xiàn)的功能或結(jié)構(gòu)子系統(tǒng)與模塊。

自頂向下所使用的分層級(jí)設(shè)計(jì)、逐層細(xì)化的過程符合人們思考事物、描述事物的習(xí)慣，使設(shè)計(jì)人員在系統(tǒng)層面上分析把握系統(tǒng)，減少失誤；同時(shí)，自頂向下的設(shè)計(jì)方法把整個(gè)系統(tǒng)模塊化，不同模塊可交由不同的設(shè)計(jì)人員或團(tuán)體實(shí)現(xiàn)，便于現(xiàn)代大型復(fù)雜系統(tǒng)的設(shè)計(jì)且易于實(shí)現(xiàn)設(shè)計(jì)的并行化，提高效率

在使用自頂向下的設(shè)計(jì)方法時(shí)，必須做到逐層分解功能、分層次設(shè)計(jì)，明晰設(shè)計(jì)層次之間與設(shè)計(jì)層次內(nèi)部各構(gòu)成單元之間的邏輯關(guān)系；同時(shí)，系統(tǒng)設(shè)計(jì)時(shí)，必須考慮設(shè)計(jì)層次的仿真驗(yàn)證方法。

與自頂向下的設(shè)計(jì)方法相對應(yīng)，在自底向上的設(shè)計(jì)方法的實(shí)施過程中，首先構(gòu)造各個(gè)構(gòu)成子模塊，而后再將構(gòu)成模塊組合形成系統(tǒng)的功能組元。早期的電子設(shè)計(jì)思路即是采用該種方法，選用標(biāo)準(zhǔn)集成電路自底向上逐層構(gòu)造子結(jié)構(gòu)，最終形成整個(gè)系統(tǒng)。

2．?dāng)?shù)字系統(tǒng)設(shè)計(jì)準(zhǔn)則

自頂向下的設(shè)計(jì)方法是一個(gè)抽象的概念，設(shè)計(jì)中可能很難評價(jià)一個(gè)設(shè)計(jì)的絕對優(yōu)劣，但其實(shí)現(xiàn)過程中也有一些必須遵守的約定俗成的設(shè)計(jì)規(guī)則。

1)分割準(zhǔn)則

數(shù)字系統(tǒng)底層構(gòu)成單元的控制邏輯功能和邏輯行為必須描述清楚，同時(shí)要適于硬件描述語言表述；功能相同或相似的構(gòu)成單元盡量設(shè)計(jì)成可以分時(shí)共享的功能模塊；系統(tǒng)的不同構(gòu)成單元之間的信號(hào)傳輸接口數(shù)量盡量少，盡量做到便于使用；同層次的各構(gòu)成模塊所使用的I/O數(shù)量與邏輯資源數(shù)盡量平衡，無較大差異；各構(gòu)成模塊應(yīng)具備良好的通用性，便于為其他系統(tǒng)設(shè)計(jì)使用，同時(shí)具備良好的可移植性。

2)便于觀測

系統(tǒng)設(shè)計(jì)時(shí)應(yīng)兼顧系統(tǒng)測試與調(diào)試，在關(guān)鍵電路的輸入輸出、關(guān)鍵信號(hào)、代表性節(jié)點(diǎn)及線路、數(shù)字系統(tǒng)的運(yùn)行狀態(tài)以及引起運(yùn)行狀態(tài)變化的信號(hào)、進(jìn)入系統(tǒng)的數(shù)據(jù)等方面均應(yīng)考慮到觀測性的問題，必要的時(shí)候加入信號(hào)指示。

3)同步與異步電路

系統(tǒng)中的電路，尤其是關(guān)鍵電路，盡可能采用同步電路，以免信號(hào)延遲或不同信號(hào)時(shí)間關(guān)系引起系統(tǒng)不穩(wěn)定。

4)最優(yōu)設(shè)計(jì)

系統(tǒng)設(shè)計(jì)中盡量利用共享電路模塊，減少邏輯資源占用，通過改進(jìn)設(shè)計(jì)，提高資源利用率和工作速度，優(yōu)化布線。

5)設(shè)計(jì)藝術(shù)

設(shè)計(jì)藝術(shù)包括設(shè)計(jì)的完整性、簡潔性、流暢性、各構(gòu)成模塊的I/O及資源占用的協(xié)調(diào)性、同時(shí)兼顧可觀測性等。

1.3.3EDA設(shè)計(jì)流程

1．?dāng)?shù)字系統(tǒng)設(shè)計(jì)步驟

一個(gè)完整的數(shù)字系統(tǒng)設(shè)計(jì)過程主要包括任務(wù)描述與分析、實(shí)現(xiàn)算法及優(yōu)化、系統(tǒng)框架結(jié)構(gòu)設(shè)計(jì)及功能分析、邏輯描述與電路規(guī)劃、電路設(shè)計(jì)及仿真、系統(tǒng)實(shí)現(xiàn)與測試。

(1)任務(wù)分析：根據(jù)系統(tǒng)設(shè)計(jì)任務(wù)，確定并論述數(shù)字系統(tǒng)各個(gè)主要功能要求，可采用流程、時(shí)序、自然語言以及多種方式混合的方法描述。

(2)算法確定：確定實(shí)現(xiàn)系統(tǒng)邏輯的主要實(shí)現(xiàn)方法，通過對比選定較優(yōu)的實(shí)現(xiàn)算法。

(3)系統(tǒng)建模：根據(jù)功能分析與所確定的算法，完成系統(tǒng)框架結(jié)構(gòu)，詳細(xì)描述各構(gòu)成模塊功能與實(shí)現(xiàn)過程，要求規(guī)模適當(dāng)，功能平衡。

(4)邏輯描述：邏輯描述實(shí)現(xiàn)各個(gè)模塊的邏輯描述，一般采用流程圖、框圖、描述語言等描述各功能模塊。

(5)電路設(shè)計(jì)與仿真：選擇電路圖與硬件描述語言方式實(shí)現(xiàn)系統(tǒng)控制邏輯，仿真、評價(jià)并修正所設(shè)計(jì)的系統(tǒng)。

(6)物理實(shí)現(xiàn)：選用實(shí)際器件實(shí)現(xiàn)系統(tǒng)，通過相關(guān)儀器、儀表測試系統(tǒng)。

2．工具軟件的基本構(gòu)成

參照數(shù)字系統(tǒng)設(shè)計(jì)步驟內(nèi)容，可以推斷出完整的EDA軟件系統(tǒng)構(gòu)成，系統(tǒng)應(yīng)包括設(shè)計(jì)輸入、設(shè)