PCB布線指導(dǎo)作業(yè)書

PCB布線指導(dǎo)作業(yè)書1傳輸線模型及反射、串?dāng)_1.1概述：在高速數(shù)字電路PCB設(shè)計(jì)中，當(dāng)布線長度大于20分之一波長或信號延時超過6分之一信號上升沿時，PCB布線可被視為傳輸線。傳輸線有兩種類型:微帶線和帶狀線。與EMC設(shè)計(jì)有關(guān)的傳輸線特性包括：特征阻抗、傳輸延遲、固有電容和固有電感。反射與串?dāng)_會影響信號質(zhì)量，同時從EMC的角度考慮，也是EMI的主要來源。1.2傳輸線模型關(guān)于傳輸線的分布參數(shù)模型在CAD室《信號質(zhì)量控制流程》等資料中已有詳盡介紹，此處從略。1.3傳輸線的種類1.3.1微帶線（microstrip）定義：與參考平面相鄰的表層布線。1.3.2帶狀線（Stripline）定義：在兩參考平面之間的PCB布線1.3.3嵌入式微帶線1.4傳輸線的反射傳輸過程中的任何不均勻(如阻抗變化、直角拐角)都會引起信號的反射，反射的結(jié)果對模擬信號（正弦波）是形成駐波，對數(shù)字信號則表現(xiàn)為上升沿、下降沿的振鈴和過沖。這種過沖一方面形成強(qiáng)烈的電磁干擾，另一方面對后級輸入電路的保護(hù)二極管造成損傷甚至失效。一般而言，過沖超過0.7V就應(yīng)采取措施。在下面的圖中，信號源阻抗、負(fù)載阻抗是造成信號來回反射的原因。由于反射而在信號的上升沿和下降沿引起上沖、下沖和振鈴，這些過沖和振鈴不僅影響信號的完整性，而且是主要的EMI發(fā)射源。1.5串?dāng)_由于在相鄰PCB布線之間存在寄生電容CSV，高頻信號會通過CSV引起互相干擾，在一路有脈沖信號通過時，另一路上在脈沖的上升沿和下降沿位置有干擾脈沖出現(xiàn)，這就是PCB布線間的串?dāng)_。串?dāng)_一方面影響信號質(zhì)量，同時串?dāng)_脈沖也是EMI的主要發(fā)射源。影響傳輸線間串?dāng)_的因數(shù)有：耦合長度L、源端、負(fù)載端的輸入、輸出阻抗，介電常數(shù)，傳輸線的寬度W、厚度T，與參考平面的高度H（換個角度：分布電容CSV、寄生電容Cti、耦合電感L）2優(yōu)選布線層對于時鐘、高頻、高速、小、弱信號而言，選擇合適的布線層相當(dāng)重要,對于那些高速總線，其布線層的選擇一樣不能忽視；讓我們先對表層與內(nèi)層的走線（即微帶線與帶狀線）進(jìn)行一些比較2.1表層與內(nèi)層走線的比較注：微帶線和帶狀線已在上一章中介紹過，為方便閱讀，此處再次附上。2.1.1微帶線（Microstrip）定義：與參考平面相鄰的表層布線。2.1.3微帶線與帶狀線的比較微帶線與帶狀線的比較：1，微帶線的傳輸延時比帶狀線低（38.1(ps/inch)）；2，在給定特征阻抗的情況下，微帶線的固有電容比帶狀線??；3，微帶線位于表層，直接對外輻射；帶狀線位于內(nèi)層，有參考平面屏蔽；4，微帶線可視，便于調(diào)試；帶狀線不可視，調(diào)試不便；考慮到參考平面的屏蔽作用，現(xiàn)有測試數(shù)據(jù)表明微帶線的輻射比帶狀線大20DB左右。我們知道，EMI的對外傳播途徑主要有傳導(dǎo)和輻射兩種；對于傳輸線而言，這兩種途徑也同樣存在；對于帶狀線，由于其夾在兩平面之間，其輻射途徑得到較好的控制，其主要對外傳播途徑為傳導(dǎo)，即我們需要重點(diǎn)考慮的是其供電過程中的電源、地的紋波以及與相鄰走線之間的竄擾。而對于微帶線，除具有帶狀線的傳導(dǎo)途徑外，其自身對外的輻射對我們的EMC指標(biāo)至關(guān)重要；當(dāng)然，并非所有表層的走線的輻射都值得我們關(guān)注，在稍后特殊信號的處理一章里，我們對主要輻射信號的種類將加以探討；從EMC的角度，我們需要對以下兩種布線加以關(guān)注：1，強(qiáng)輻射信號線（高頻、高速，尤以時鐘線為甚），對外輻射；2，小、弱信號以及對外界干擾非常敏感的復(fù)位等信號，易受干擾；對于這兩類線，我們必須給予充分的關(guān)注，在情況允許的前提下，建議考慮內(nèi)層布線；并擴(kuò)大他們與其他布線的間距，甚至加屏蔽地線進(jìn)行隔離；（至于有那些布線需要我們特殊關(guān)注，在特殊信號處理一章，我們會有較深入的探討）。注：一般而言，器件自身的輻射指標(biāo)因素在器件設(shè)計(jì)過程中已考慮，我們假定器件自身已滿足輻射指標(biāo)（特殊器件會有其對應(yīng)的屏蔽等解決措施），這里，我們主要考慮的是傳輸線的對外輻射。對比Simense、Motorola的同類PCB板，我們可發(fā)現(xiàn)其表層很少布線，埋盲孔的使用，保證了參考平面的完整性，也為表層的屏蔽效果提供了保證；而我司目前出于成本的考慮以及尚未對單板的EMI輻射引起足夠的重視，因而表層布線相當(dāng)普遍，甚至超過內(nèi)層的布線密度。鑒于我司現(xiàn)有的PCB設(shè)計(jì)周期，普通CAD工程師很難對單板的信號有個全面的了解。從交換產(chǎn)品巴西項(xiàng)目的EMC測試情況來看，一些頻率、速率并不高的時鐘等信號線，其對外輻射指標(biāo)遠(yuǎn)遠(yuǎn)超過其他信號線的輻射，從EMC的角度，建議關(guān)鍵信號（尤其是時鐘信號，具體種類后文有說明）優(yōu)先考慮內(nèi)層布線，其他信號（尤其對其輻射情況不明了的信號）盡可能考慮內(nèi)層布線；整板輻射基線較高的PCB板，應(yīng)考慮采用表層屏蔽或單板加屏蔽罩等處理方式。2.2布線層的優(yōu)先級別根據(jù)我們現(xiàn)有的資料、經(jīng)驗(yàn)，我們對優(yōu)選布線層給出如下一般原則：A，優(yōu)先考慮內(nèi)層；B，優(yōu)先考慮無相鄰布線層的層，或雖有相鄰布線層，但相鄰布線層對應(yīng)區(qū)域下無走線；C，內(nèi)層布線優(yōu)先級別，L>L>L；(即優(yōu)選地作參考平面)D，確保關(guān)鍵走線未跨分割區(qū)的布線層；需要強(qiáng)調(diào)的是：PCB的設(shè)計(jì)需要綜合考慮功能實(shí)現(xiàn)、成本、EMC、工藝、美觀等多種因素，在優(yōu)選布線層上，沒有一成不變的原則。以上建議作為一般指導(dǎo)原則，僅供大家在進(jìn)行PCB設(shè)計(jì)時參考。CAD工程師的價值也就在于在多種因素中，折衷考慮，找到最佳解決途徑。例如：在布局部分第一章關(guān)于十層板有如下層排布方案：方案 電源 地 信號 1 2 3 4 5 6 7 8 9 101 1 3 6 S1 G1 S2 S3 G2 P S4 S5 G3 S62 1 4 5 S1 G1 S2 G2 S3 G3 P S4 G4 S53 2 3 5 S1 G1 S2 P1 S3 G2 P2 S4 G3 S54 2 4 4 S1 G1 S2 G3 P1 P2 G3 S3 G4 S4在方案1里，由于S2、S3均在內(nèi)層，且夾在兩地平面之間，在布關(guān)鍵信號時，我們首先考慮S2、S3，并保證層間無平行長線（關(guān)鍵網(wǎng)絡(luò)）；S4、S5與S2、S3基本相同，但夾在電源、地平面之間，根據(jù)我們現(xiàn)有掌握的情況，電源、地平面之間的EMC環(huán)境差于兩地平面之間的EMC環(huán)境，因而S4、S5的優(yōu)先級別低于S2、S3，由于S5以阻抗較低的G3作參考平面，其優(yōu)先級別略高于S4；S1、S6同為表層布線，一般而言，表層（TOP）由于器件PIN密度高于底層（BOTTOM），兩者之間，我們優(yōu)先考慮S6；即，方案一的布線優(yōu)先級別為：S2=S3>S5>S4>S6>S1;注：以上未考慮到電源、地平面的分割情況，實(shí)際情況因分割因素可能有所出入。同樣分析，方案2的布線優(yōu)先級別：S2=S3>S4>S5>S1;方案3的布線優(yōu)先級別：S2=S3=S4>S5>S1;方案4的布線優(yōu)先級別：S2=S3=S4>S1;3阻抗控制3.1特征阻抗的物理意義3.1.1輸入阻抗：在集總電路中，輸入阻抗是經(jīng)常使用的一個術(shù)語，它的物理意義是：從單口網(wǎng)絡(luò)看進(jìn)去的電壓和電流的比值。輸入阻抗:Zin=U/i。3.1.2特征阻抗對于PCB來說每一段走線都有特定的阻抗值，走線電感是引起PCB上射頻輻射的重要因素之一。甚至于從芯片硅芯到安裝焊盤之間的引線電感也會引起可觀的射頻電勢，尤其是電路板上的細(xì)長走線會有較大的引線電感。通常如果有射頻電壓加在一段阻抗上就會有相應(yīng)的射頻電流流過，就會引發(fā)電磁干擾。隨著信號傳輸速率越來越高，PCB走線已經(jīng)表現(xiàn)出傳輸線的性質(zhì)，在集總電路中視為短路線的連線上在同一時刻的不同位置的電流電壓已經(jīng)不同，所以不能用集總參數(shù)來表示，必須采用分布參數(shù)來處理。3.1.3偶模阻抗、奇模阻抗、差分阻抗當(dāng)兩根傳輸線比較靠近時他們之間會存在耦合，耦合會使傳輸線的特征阻抗發(fā)生改變，引出一個有效特征阻抗的概念。我們首先從感性上進(jìn)行存在耦合時研究有效特征阻抗的計(jì)算方法。3.2生產(chǎn)工藝對對阻抗控制的影響生產(chǎn)工藝對阻抗的影響很大，首先理論上講，通過連續(xù)的調(diào)節(jié)介質(zhì)的厚度可以得到連續(xù)變化的阻抗控制，但這在PCB生產(chǎn)廠家是難以達(dá)到的，因?yàn)槟壳皣鴥?nèi)的生產(chǎn)廠家一般采用層壓成板的生產(chǎn)方式，所以各層的介質(zhì)厚度分為很多的規(guī)格，而不是連續(xù)變化的。目前，絕大多數(shù)PCB生產(chǎn)廠家的PCB采用兩種介質(zhì)：芯材和半固化片，芯材和半固化片的交替疊加構(gòu)成PCB板.芯材是兩面附有銅箔的介質(zhì)，即一個簡單的雙面板。芯材有以下10幾種規(guī)格：0.1mm、0.2mm、0.3mm、0.4mm、0.5mm、0.6mm、0.7mm、0.8mm、0.9mm、1.0mm、1.2mm、1.5mm、1.6mm、2.0mm、2.4mm。注意：在進(jìn)行阻抗控制的時候，一定要考慮到芯材的厚度中是否包含了銅箔的厚度。半固化片有1080、2116、7628等三種規(guī)格，應(yīng)至少選擇兩片以上的半固化片進(jìn)行組合。由于半固化片在層壓期間，會出現(xiàn)流稀的現(xiàn)象，使得介質(zhì)的厚度變薄。應(yīng)當(dāng)注意計(jì)算阻抗時對于走線層銅箔層壓時會嵌入介質(zhì)中，平面層不受影響。由以上阻抗的物理意義可以看到，阻抗是由PCB走線的自感、自容以及互感、互容決定的，而這些PCB的寄生參數(shù)又與板材和PCB生產(chǎn)廠家的加工工藝密切相關(guān)。所以生產(chǎn)廠家的加工工藝直接影響著阻抗的控制精度。按照理論分析，同一條PCB走線上的阻抗應(yīng)該是一致的，但由于線的各處線寬、介質(zhì)厚度受加工工藝的影響存在偏差，從而使得線各點(diǎn)的阻抗不一致。微帶線相對于帶狀線來說，更易于向外輻射與受到干擾，因此對于關(guān)鍵信號線如時鐘、低位地址等周期性較強(qiáng)的信號線應(yīng)走帶狀線的形式，并且保持阻抗的連續(xù)性。3.3差分阻抗控制我們平時所說的差分阻抗是奇模阻抗的兩倍。現(xiàn)在研究差分線之間的間距對差分阻抗的影響?？偟膩碚f，隨著差分線之間距離的增大，差分線之間的耦合逐漸變?nèi)?，對共模干擾的抑制作用會減弱，阻抗變化的程度和信號線到地平面之間的距離有很大關(guān)系?，F(xiàn)在研究以下三種介質(zhì)厚度下，差分阻抗隨信號間距的變化趨勢。3.3.1當(dāng)介質(zhì)厚度為5mil時的差分阻抗隨差分線間距的變化趨勢信號線到地平面之間的距離較小時PCB走線的大部分磁力線通過地板進(jìn)行耦合，所以兩個信號線之間的耦合相對較弱，信號線之間的間距對奇模阻抗的影響較弱。3.3.2當(dāng)介質(zhì)厚度為13mil時的差分阻抗隨差分線間距的變化趨勢信號線到地平面之間的距離增大，兩個信號線之間的耦合成分逐漸增大，已經(jīng)和地之間的耦合相比擬，所以信號線之間的間距的變化對奇模阻抗的影響相對較強(qiáng)。3.3.3當(dāng)介質(zhì)厚度為25mil時的差分阻抗隨差分線間距的變化趨勢信號線到地平面之間的距離增大到25mil時，差分線之間的耦合對整個磁力線的分布已經(jīng)起者決定性的作用，盡管兩個信號線之間的間距增大到30mil，接近線寬的4倍，但由于兩線之間的耦合還是使阻抗減小了10個歐姆。所以當(dāng)信號到地板的距離較大時，一定要重視差分線之間耦合成分。在信號線離地較遠(yuǎn)時，差分信號對共模干擾有較強(qiáng)的抑制作用并且降低了信號的共模輻射程度。對于高速信號線，盡量選用差分信號，可以有效減小EMI影響。3.4屏蔽地線對阻抗的影響在實(shí)際的設(shè)計(jì)中，經(jīng)常在關(guān)鍵的信號線兩邊各加一條地線（guardline)。目的在于為關(guān)鍵信號提供一個低電感的地回路，從而減少相鄰線之間的串?dāng)_與傳導(dǎo)、輻射的影響。但增加了地線的同時，也改變了信號的電磁場分布，降低了信號線的阻抗。3.4.1地線與信號線之間的間距對信號線阻抗的影響3.4.2屏蔽地線線寬對阻抗的影響A、屏蔽地線的線寬對信號的阻抗影響不是單調(diào)的，且對信號的影響較弱。隨著屏蔽地線線寬從4mil變化到無窮大，相應(yīng)的阻抗變化只是在一個歐姆內(nèi)擺動。所以在進(jìn)行PCB設(shè)計(jì)時，為了節(jié)省布線空間，可以用較細(xì)的地線作為屏蔽。B、當(dāng)?shù)鼐€到信號的間距為6mil時，單線阻抗降低4個歐姆左右，差分阻抗降低5個歐姆左右。當(dāng)?shù)鼐€到信號的距離為12mil時，單線阻抗降低1個歐姆左右，差分阻抗也降低一個歐姆左右。對于關(guān)鍵信號線與接口信號，可考慮用包地線屏蔽。3.5阻抗控制案例某產(chǎn)品單板阻抗控制：板結(jié)構(gòu)如下：單板為十二層板,六層走線。地層為GND1,GND2,GND3。電源層為VCC1,VCC2和VCC3。其中VCC1層為+5V電源層,VCC2層為+3.3V電源層,VCC3層為1.5V電源層。從圖中可看出,內(nèi)層傳輸線阻抗為35歐,頂層阻抗為49歐,內(nèi)外層阻抗不連續(xù).在這種層次結(jié)構(gòu)下,SD535到GTL16923B口的數(shù)據(jù)線很難匹配,造成臺階與過沖現(xiàn)象，且此現(xiàn)象不可能通過匹配來消除。改板后的單板結(jié)構(gòu)：將原來單板的兩層平面夾一層信號的結(jié)構(gòu)改為兩層平面夾兩層信號的結(jié)構(gòu).這樣內(nèi)外層的阻抗基本一致,且可消除SD535到GTL1655間數(shù)據(jù)線的臺階與過沖現(xiàn)象.這種結(jié)構(gòu)的缺點(diǎn)為:存在相鄰層信號間的串?dāng)_;.對于相鄰層信號間的串?dāng)_可通過在相鄰層走線垂直,限制并行走線長度來減小串?dāng)_.PCB的板厚為2.2mm±10%。PCB板上線寬基本為8mil,時鐘為10mil。線距為7mil。各層傳輸線的阻抗控制為：頂層與底層的阻抗：8mil線寬時為50Ω±10%，10mil線寬時為45Ω±10%。內(nèi)層阻抗：7mil線寬時為49Ω±10%，8mil線寬時為46Ω±10%，10mil線寬時為41Ω±10%。4特殊信號的處理在PCB的EMC設(shè)計(jì)考慮中，主要是圍繞一些為數(shù)不多的特殊信號的處理上。從信號與外界的關(guān)系來分，可分為強(qiáng)信號與小弱信號；從信號的種類來分，需要關(guān)注的有時鐘、總線、I/O、復(fù)位、接口、電源、地等。5過孔5.1過孔模型從過去設(shè)計(jì)的一些PCB板效果來看，過孔對于低頻，低速信號的影響是很小的，但是近來，隨著時鐘速度的提高，器件的上升時間及時序問題已經(jīng)成為了PCB設(shè)計(jì)中的關(guān)鍵問題。過孔在PCB傳輸線中的影響也就成為了討論的熱點(diǎn)話題。5.1.1過孔的數(shù)學(xué)模型過孔與一般的傳輸線一樣，也可以看作是電容、電感、電阻組成的參數(shù)模型，可以用場提取工具(如ANSOFT）提取過孔模型，或者可用TDR測試方法來測試。5.1.2對過孔模型的影響因素影響過孔參數(shù)的因素主要有：過孔直徑、板厚、過孔焊盤大小。另外，不同的層設(shè)置、過孔在何處換層、平面層的影響等也是影響因素。5.2過孔對信號傳導(dǎo)與輻射發(fā)射影響5.2.1過孔對阻抗控制的影響注意使用需在PCB上鉆孔的器件或在PCB上打過孔都會引起鏡像平面的非連續(xù)性,會破壞號的最佳回流途徑。對于需在不同層之間打過孔走線的微帶線或者帶狀線而言,在它們周邊都有固定的射頻回流路線,都易受干擾,最容易提高抗干擾性能的辦法是不要在不同層之間打過孔布線,只在同一層走線最好,確保在微帶線與地平面的任何位置上不要有任何原因造成的阻抗非連續(xù)性,如果一條敏感信號線非得打過孔不可得話,那么就要在這個信號過孔附近打上地屬性的過孔來減小非連續(xù)性。設(shè)想一下對于四層以上的布線，有一層完整的地，一層完整的電源層，以及其它布線層，為了在布線時能夠確保良好的信號回流，地層應(yīng)擔(dān)負(fù)起回流主通道的任務(wù)，若有敏感信號必需打過孔而要走到其它非地層的相鄰層，那么就需對此信號線做包地處理，所包的地線應(yīng)該與信號線平行，盡量靠近。已知的過孔的負(fù)面影響大致可分為以下幾類：1、過孔是固有電容，因此改變了PCB走線的特征阻抗。2、過孔對于走線的特征阻抗起到了一個跳變作用，因此會導(dǎo)致反射，過孔導(dǎo)致了走線上6~7歐姆的瞬態(tài)的阻抗不連續(xù)，它導(dǎo)致了大約0.055的負(fù)反射系數(shù)（50歐姆左右走線特性阻抗），近似為5%。3、當(dāng)走線從一層換到另外一層時，參考平面會發(fā)生改變，而且走線的回流路徑也產(chǎn)生了變化。走線的特征阻抗也可能會發(fā)生很大的變化，4、如果一層的走線從本層走到相同參考平面的另一層，過孔的影響較小，否則當(dāng)換層后的參考平面發(fā)生變化后，傳輸線的特征阻抗將可能會發(fā)生很大的變化。可惜的是，很少有專門的在保證其它參數(shù)不變的條件下，研究過過孔在PCB布線中的影響，這是由以下幾個資源限制（至少是部分原因）所造成的：A、需要設(shè)計(jì)一塊測試PCB板B、需要加工C、需要一套好的測試儀，并且研究者應(yīng)能熟練使用它。5.2.2過孔數(shù)量對信號質(zhì)量的影響過孔數(shù)量對信號的影響還需要驗(yàn)證。實(shí)際上，每一個過孔（甚至走線本身）都有一點(diǎn)高頻損失。由TDR測試結(jié)果，過孔確實(shí)有容性的效果，會導(dǎo)致信號高次諧波的衰減，表現(xiàn)為信號上升時間會減緩。但是就一個過孔來說，其導(dǎo)致的影響和整個走線產(chǎn)生的衰耗相比，過孔所引起衰減是微不足道的。對于設(shè)計(jì)者使用上升時間范圍在0.5ns到1.0ns（500ps到1000ps）的元器件（或者更快速）來說，一個過孔所引起的幾十ps的邊沿變緩相對來說是沒什么影響的，對于甚高速設(shè)計(jì)，多個過孔的影響應(yīng)該考慮，應(yīng)盡量減少過孔數(shù)量。過孔還會引起信號傳輸時間變長，一般一個過孔影響大約幾百ps的走線延時。對于背板上長的走線來講，一個過孔的影響也是可以忽略的。對PCB設(shè)計(jì)過程中關(guān)于過孔的建議：1，盡量減少過孔數(shù)量；2，布線換層時，優(yōu)選阻抗連續(xù)的平面進(jìn)行切換；3，對于低于1GHZ的信號，優(yōu)先考慮內(nèi)層布線，減小輻射影響，而非避免過孔。6跨分割區(qū)及開槽的處理6.1開槽的產(chǎn)生開槽是PCB設(shè)計(jì)中的一種常見的結(jié)構(gòu)。我們常說的“跨分割區(qū)問題”事實(shí)上也是一種開槽問題。開槽的產(chǎn)生可以歸納為以下兩種情況。6.1.1對電源/地平面分割造成的開槽當(dāng)PCB板上存在多種不同的電源或地的時候，一般不可能為每一種電源網(wǎng)絡(luò)和地網(wǎng)絡(luò)分配一個完整的平面，常用的做法是在一個或多個平面上進(jìn)行電源分割或地分割。同一平面上的不同分割之間就形成了開槽。6.1.2通孔過于密集形成開槽通孔包括焊盤和過孔。通孔穿過地層或電源層而與之沒有電氣連接時，需要在通孔周圍留一些空間（即隔離環(huán)）以便進(jìn)行電氣隔離；但當(dāng)通孔之間的距離靠得太近時，隔離環(huán)就會重疊起來，形成開槽。這也被稱為熱焊盤問題。當(dāng)連接器穿過電源或地層時，為了完成有效的電氣隔離或安全隔離，連接器的針與電源或地平面必須有隔離環(huán)進(jìn)行隔離；當(dāng)隔離環(huán)的半徑大于1mm（插針間的間距的一半）時，就會形成開槽。6.2開槽對PCB板EMC性能的影響開槽對PCB板的EMC性能會造成一定的影響。這種影響可能是消極的，也可能是積極的。6.2.1高速信號與低速信號的面電流分布在低速的情況下，電流沿電阻最低的路徑流動。圖2所示的是低速電流從A流向B時，其回流信號從地平面返回源端的情形。此時，面電流分布較寬。在高速的情況下，信號回流路徑上的電感的作用將超過電阻的作用。高速回流信號將沿阻抗最低的路徑流動。6.2.2分地”的概念當(dāng)PCB板上存在不相容電路時，需要進(jìn)行“分地”的處理，即根據(jù)不同的電源電壓、數(shù)字和模擬信號、高速和低速信號、大電流和小電流信號來分別設(shè)置地線。從前面給出的高速信號與低速信號回流的分布可以很容易地理解分地的作用：分地，可以防止不相容電路的回流信號的疊加，防止共地線阻抗耦合。需要注意兩點(diǎn)：其一，分地的概念與下面將要討論的“信號跨越電源平面或地平面上的開槽的問題”是不同的，分地只是根據(jù)不同種類的信號分別設(shè)置地線（或平面）；其二，分地并不是將各種地完全隔離，沒有任何電氣連接，分地后的各種地還會在適當(dāng)?shù)奈恢眠B接起來，保證整個地層的電連續(xù)性。6.2.3信號跨越電源平面或地平面上的開槽的問題不論高速信號還是低速信號，都不應(yīng)該跨分割走線。跨分割走線會帶來很多嚴(yán)重的問題，包括：*增大電流環(huán)路面積，加大了環(huán)路電感，使輸出的波形容易振蕩；*增加向空間的輻射干擾，同時易受空間磁場的影響；*加大與板上其它電路產(chǎn)生磁場耦合的可能性；*環(huán)路電感上的高頻壓降構(gòu)成共模輻射源，并通過外接電纜產(chǎn)生共模輻射。對于需要嚴(yán)格的阻抗控制、按帶狀線模型走線的高速信號線而言，還會因?yàn)樯掀矫婊蛳缕矫婊蛏舷缕矫娴拈_槽破壞帶狀線模型，造成阻抗的不連續(xù)，引起嚴(yán)重的信號完整性問題。6.3對開槽的處理對開槽的處理應(yīng)該遵循以下原則。6.3.1需要嚴(yán)格的阻抗控制的高速信號線，其軌線嚴(yán)禁跨分割走線跨分割走線會造成阻抗不連續(xù)，引起嚴(yán)重的信號完整性問題。6.3.2當(dāng)PCB板上存在不相容電路時，應(yīng)該進(jìn)行分地的處理分地不應(yīng)該造成高速信號線的跨分割走線，也盡量不要造成低速信號線的跨分割走線。6.3.3當(dāng)跨開槽走線不可避免時，應(yīng)該進(jìn)行橋接當(dāng)信號線不能避免跨開槽走線的情形時，應(yīng)該進(jìn)行有效的橋接，在沿信號路徑的方向?qū)⒌仄矫孢B接起來。6.3.4接插件（對外）不應(yīng)放置在地層隔逢上6.3.5高密度接插件的處理高密度接插件（如目前廣泛使用的2mm連接器）在穿過電源和地平面時，如果隔離環(huán)的半徑過大，就會形成開槽。在進(jìn)行PCB設(shè)計(jì)時，除非有特別的要求（如個別信號有嚴(yán)格的安全距離的要求），一般應(yīng)該保證地網(wǎng)絡(luò)環(huán)繞每一個引腳，也可以在進(jìn)行引腳排布時均勻地安排地網(wǎng)絡(luò)，保證地平面的連續(xù)性，防止開槽的產(chǎn)生。6.3.6跨“靜地”分割的處理對于通過電纜出到子架或機(jī)柜外的I/O信號，在進(jìn)行屏蔽和濾波時，要求具有一塊“干凈”的、沒有被內(nèi)部噪聲污染的地。沒有這一塊“靜地”，對高頻信號的濾波幾乎沒有作用。“靜地”可以是金屬機(jī)架或保護(hù)地。“靜地”并不連接到單板內(nèi)部的邏輯地上。對于差分信號線，跨“靜地”走線可以有效地抑制共模噪聲，不需要做任何處理；對于普通信號線，必須提供信號的回流路徑，在PCB布線時，應(yīng)該將由接口器件引出的GND網(wǎng)絡(luò)當(dāng)作普通信號線來處理。在DMU的設(shè)計(jì)過程中，初始版本的復(fù)位信號跨了PGND、GND之間的分割區(qū)，在進(jìn)行ESD測試時，一旦對機(jī)殼（拉手條）進(jìn)行放電，即出現(xiàn)反復(fù)復(fù)位。后在改板過程中，修正了地線分割，避免了復(fù)位信號跨分割區(qū)問題。再次做ESD測試時，順利通過，電壓打6000V時，復(fù)位電路依然正常工作。7信號質(zhì)量與EMC目前，我司在信號完整性分析方面取得較大進(jìn)展，為硬件開發(fā)提供了有力的技術(shù)支持。信號質(zhì)量控制（信號完整性分析）引起了硬件工程師的關(guān)注。對于EMC，雖然也時有耳聞，但相當(dāng)部分的硬件工程師對信號質(zhì)量與EMC兩者的關(guān)系依然不清楚。事實(shí)上，以筆者現(xiàn)有水平，還真難對這兩者的關(guān)系給以明確的界定。如下對此進(jìn)行一些探討，希望能給大家一點(diǎn)啟迪。7.1EMC簡介EMC（電磁兼容—ElectromagneticCompatibility)是研究在有限空間、時間和頻譜資源等條件下，各種電氣設(shè)備可以共同工作，并不發(fā)生性能降級的科學(xué)。EMC的設(shè)計(jì)目的有三：1，自身功能實(shí)現(xiàn)：設(shè)備內(nèi)部電路互不干擾，達(dá)到預(yù)期的功能；2，對外干擾低：設(shè)備產(chǎn)生的電磁干擾強(qiáng)度低于特定的極限值；3，對內(nèi)抗擾能力強(qiáng)：設(shè)備對外界的干擾具有一定的抵抗能力；EMC存在的三要素：1，干擾源；2，敏感裝置；3，耦合途徑；以上三要素缺一不可；我們進(jìn)行PCB的EMC設(shè)計(jì)也就是圍繞以上三要素而展開的，通常采取的措施有：1、減少干擾源的強(qiáng)度；2、切斷耦合途徑；3、提高設(shè)備抗干擾的能力。實(shí)際PCB設(shè)計(jì)過程中，我們采取降低信號的過沖、反射，減緩信號沿（上升沿、下降沿）的速度，也就是為了減少干擾源（EMI）的強(qiáng)度；打開Lucent的機(jī)柜，你會發(fā)現(xiàn)幾乎每一塊關(guān)鍵單板的后面都背著一塊大鋁板，目的就是對不同單板進(jìn)行隔離,防止板間干擾。在我司傳輸?shù)犬a(chǎn)品的單板中，也大量采用屏蔽背板的做法，我們在時鐘線等關(guān)鍵信號的兩邊，形影不離的是屏蔽地線，條件允許的話，我們還經(jīng)常大面積鋪銅；所有以上工作的目的都是沖著切斷耦合途徑去的（除屏蔽的作用外，有時還起著提供回路等作用）。對于EMI的傳導(dǎo)、輻射兩種傳播途徑，我們采取磁珠、共模線圈進(jìn)行隔離，加電容等進(jìn)行濾波，并四處鋪銅、采用屏蔽地線、屏蔽平面，來切斷EMI的輻射途徑。當(dāng)然，我們在關(guān)注強(qiáng)者的同時，我們也沒有忘記弱者，對于那些小弱信號，以及一個毛剌就可能導(dǎo)