應(yīng)用matlab數(shù)字邏輯電路仿真

§5.1組合邏輯電路仿真特點(diǎn)：任何時(shí)刻的輸出值僅與該時(shí)刻的輸入有關(guān)，而與過去的輸入狀態(tài)無關(guān)。一、編碼器仿真利用simulink模塊搭建一個(gè)3位二進(jìn)制編碼器的仿真模型。X0X1X2X3X4X5X6X7Z2Z1Z010000000000010000000010010000001000010000011000010001000000010010100000010110000000011113位二進(jìn)制編碼器真值表由真值表可知邏輯表達(dá)式為：創(chuàng)建模型如下：注意事項(xiàng)：對(duì)于PulseGenerator的屬性中設(shè)置，選用Samplebased、Amplitude=1、Period=8、pulsewidth=1、phasedelay=0，1，2，3，4，5，6，7、sampletime=1意義見下頁Amplitude：脈沖輸出幅度；Period：脈沖序列周期，單位為采樣時(shí)間，如設(shè)置為8，代表序列周期為8個(gè)采樣時(shí)間。pulsewidth:脈沖寬度，也是以采樣時(shí)間為單位，如設(shè)置為1，表示脈沖寬度為一個(gè)采樣時(shí)間。sampletime：采樣時(shí)間，以秒為單位。如設(shè)置為1，表示每秒鐘采樣一次，計(jì)算機(jī)中表示每秒鐘一個(gè)值。二、譯碼器仿真利用SIMULINK模塊搭建一個(gè)3線—8線二進(jìn)制譯碼器Z0Z1Z2Z3Z4Z5Z6Z710000000010000000010000000010000000010000000010000000010000000013線—8線二進(jìn)制譯碼器真值表X2X1X0000001010011100101110111由真值表可知邏輯表達(dá)式為：創(chuàng)建模型如下：注意pulsegenerator模塊的參數(shù)設(shè)置模塊名稱PulsetypeamplitudeperiodPulsewidthPhasedelaySampletimeX2samplebased12114X1samplebased12112X0samplebased12111子系統(tǒng)4線-6線譯碼器的仿真模型，p119,例5-3注意：要設(shè)置系統(tǒng)的仿真時(shí)間為20秒，才能達(dá)到圖5-16的效果。三、全加器實(shí)現(xiàn)4位二進(jìn)制運(yùn)算1、建立全加器子模塊由全加器真值表可知全加器的邏輯表達(dá)式為:其中，A被加數(shù)，B加數(shù)，C來自低位全加器的進(jìn)位，S是全加器的和，D是全加器的進(jìn)位。故可得全加器子模塊為:A=0101,B=0111實(shí)現(xiàn)A+B§5.2時(shí)序邏輯電路仿真基本觸發(fā)器模塊：1、RS觸發(fā)器RS觸發(fā)器真值表SRQnQn+10000100110010010110110010101101100011100可得其邏輯功能表達(dá)式：2、JK觸發(fā)器JK觸發(fā)器真值表QnKJQn+10000100101010100111010010101011101011101可得其邏輯功能表達(dá)式：3、D觸發(fā)器可得其邏輯功能表達(dá)式：例1：同步十進(jìn)制計(jì)數(shù)器