《電子技術(shù)》課件-第10章

第10章觸發(fā)器和時(shí)序邏輯電路10.1基本RS觸發(fā)器10.2電平觸發(fā)的觸發(fā)器10.3脈沖觸發(fā)的觸發(fā)器10.4同步時(shí)序邏輯電路10.5若干常用的時(shí)序邏輯電路10.6時(shí)序邏輯電路的設(shè)計(jì)10.7能力訓(xùn)練習(xí)題

觸發(fā)器和時(shí)序邏輯電路是數(shù)字電路中應(yīng)用最為廣泛的內(nèi)容之一。本章首先簡(jiǎn)要介紹基本RS觸發(fā)器、電平觸發(fā)的觸發(fā)器、脈沖觸發(fā)的觸發(fā)器等常見(jiàn)的幾種觸發(fā)器，分析其電路組成、邏輯功能、特性方程;其次對(duì)時(shí)序邏輯電路的分析和設(shè)計(jì)方法、定時(shí)器電路的結(jié)構(gòu)、設(shè)計(jì)進(jìn)行介紹;同時(shí)配置有一定數(shù)量的例題，介紹時(shí)序邏輯電路具體的設(shè)計(jì)過(guò)程。

10.1基本RS觸發(fā)器

在所有觸發(fā)器中，

RS觸發(fā)器是各種觸發(fā)器電路的基本構(gòu)成部分，因此又稱(chēng)為基本RS觸發(fā)器，由于它的置1或置0狀態(tài)是由輸入信號(hào)直接完成的，因此又稱(chēng)為RS鎖存器。

圖10－1由與非門(mén)組成的基本RS觸發(fā)器電路

圖10－2所示為與非門(mén)組成的基本RS觸發(fā)器的工作波形圖。圖10－2由與非門(mén)組成的基本RS觸發(fā)器工作波形

由功能描述可以明顯看出，由與非門(mén)組成的基本RS觸發(fā)器是以低電平作為工作輸入信號(hào)的，也稱(chēng)為低電平有效。當(dāng)然，也可以用或非門(mén)來(lái)組成RS觸發(fā)器，其動(dòng)作特點(diǎn)是任何時(shí)刻輸入信號(hào)的改變均有可能引起輸出狀態(tài)的變化。所以抗干擾能力很差。這里不再贅述。

10.2電平觸發(fā)的觸發(fā)器

10.2.1電平觸發(fā)的同步RS觸發(fā)器

1.電路結(jié)構(gòu)及符號(hào)

圖10－3反映了同步RS觸發(fā)器的組成結(jié)構(gòu)及符號(hào)。由圖10－3(a)可以發(fā)現(xiàn)，該觸發(fā)器由兩部分組成，即由與非門(mén)G1

、G2

組成的基本RS觸發(fā)器和由與非門(mén)G3

、G4

組成的輸入控制電路。圖10－3(b)為同步RS觸發(fā)器的圖形符號(hào)，框中C1表示CP是編號(hào)為1的一個(gè)控制信號(hào)，

1S和1R表示受C1控制的兩個(gè)輸入信號(hào)。圖10－3同步RS觸發(fā)器的組成結(jié)構(gòu)及符號(hào)

2.功能及描述

由圖10－3易知，當(dāng)CP=0時(shí)，觸發(fā)器不工作，此時(shí)G3

、G4

門(mén)輸出均為1，基本RS觸發(fā)器處于保持態(tài)。此時(shí)無(wú)論R、S如何變化，均不會(huì)改變G1

、G2

門(mén)的輸出，故對(duì)狀態(tài)無(wú)影響。

由于組成同步RS觸發(fā)器的基本RS觸發(fā)器必須滿足約束條件SDRD=0，因此同步RS觸發(fā)器也存在約束條件SR=0。

當(dāng)CP=1時(shí)，觸發(fā)器工作，其邏輯功能如下:

R=0，

S=1，觸發(fā)器置“1”;

R=1，

S=0，觸發(fā)器置“0”;

R=S=0，

Qn+1=Qn，觸發(fā)器狀態(tài)不變;

R=S=1，觸發(fā)器失效，工作時(shí)不允許。

表10－2為同步RS觸發(fā)器特性表，圖10－4為同步RS觸發(fā)器工作波形圖。圖10－4同步RS觸發(fā)器工作波形圖

圖10－5帶異步置位、復(fù)位端的電平觸發(fā)RS觸發(fā)器

綜上所述，在電平觸發(fā)的RS觸發(fā)器中，只有當(dāng)觸發(fā)信號(hào)CP到達(dá)，

S和R才能起作用。其動(dòng)作特點(diǎn)是在CP=1的全部時(shí)間里，

S和R的變化都將引起輸出狀態(tài)的變化，抗干擾能力得到了提高。

10.2.2電平觸發(fā)的D觸發(fā)器

1.電路結(jié)構(gòu)及符號(hào)

圖10－6為D觸發(fā)器的組成結(jié)構(gòu)及符號(hào)。由圖10－6(a)可以發(fā)現(xiàn)，相比同步RS觸發(fā)器的兩個(gè)輸入信號(hào)，

D觸發(fā)器采用同一信號(hào)的兩種互逆狀態(tài)作為觸發(fā)器的兩個(gè)輸入狀態(tài)，這樣不存在類(lèi)似于同步RS觸發(fā)器必須工作在約束條件SR=0的情況，同時(shí)還可以有效減少器件引腳數(shù)目。圖10－6(b)為D觸發(fā)器的圖形符號(hào)，框中C1表示CP是編號(hào)為1的一個(gè)控制信號(hào)，

1D表示受C1控制的輸入信號(hào)。圖10－6同步D觸發(fā)器的組成結(jié)構(gòu)及符號(hào)

2.功能及描述

當(dāng)CP=0時(shí)，觸發(fā)器不工作，觸發(fā)器處于維持狀態(tài)。當(dāng)CP=1時(shí)，觸發(fā)器功能為:D=0，Qn+1=0;D=1，Qn+1=1。

即觸發(fā)器向何狀態(tài)翻轉(zhuǎn)，由當(dāng)前輸入控制函數(shù)D確定。

表10－3為D觸發(fā)器特性表，圖10－7為D觸發(fā)器工作波形圖。

D觸發(fā)器的特性方程可寫(xiě)為:Qn+1=D圖10－7D觸發(fā)器工作波形圖

10.2.3同步觸發(fā)器存在的問(wèn)題——空翻

由于在CP=1期間，組成同步觸發(fā)器的各觸發(fā)門(mén)都是開(kāi)放的，觸發(fā)器都可以接收輸入信號(hào)而翻轉(zhuǎn)，所以在CP=1期間，如果輸入信號(hào)發(fā)生多次變化，觸發(fā)器的狀態(tài)也會(huì)發(fā)生相應(yīng)的改變，這種在CP

=1期間，由于輸入信號(hào)變化而引起的觸發(fā)器翻轉(zhuǎn)的現(xiàn)象，稱(chēng)為同步觸發(fā)器的空翻現(xiàn)象。

以同步RS觸發(fā)器為例，如圖10－3所示，設(shè)起始態(tài)Q=0。正常情況，

CP=1期間，R=0，

S=1，則G3

輸出為0，

G4

輸出為1，這樣G1

和G2

組成的觸發(fā)器產(chǎn)生置位動(dòng)作，Q=1，

Q=0。當(dāng)S和R均發(fā)生變化，即R=1，

S=0時(shí)(如圖10－8所示)，對(duì)應(yīng)時(shí)刻t使G3輸出從0回到1，

G4輸出由1回到0，觸發(fā)器又回到Q=0，

Q=1狀態(tài)，這就稱(chēng)為空翻現(xiàn)象。圖10－8觸發(fā)器的空翻現(xiàn)象

由于空翻問(wèn)題的存在，使得同步觸發(fā)器在使用時(shí)抗干擾能力很容易受到影響，特別是當(dāng)使用同步觸發(fā)器構(gòu)成移位寄存器(Register)和計(jì)數(shù)器(Counter)時(shí)，在CP=1期間，往往存在觸發(fā)器的輸入信號(hào)發(fā)生變化的現(xiàn)象，由于同步觸發(fā)器會(huì)出現(xiàn)空翻現(xiàn)象，導(dǎo)致這些部件不能按時(shí)鐘脈沖的節(jié)拍正常工作。此外，同步觸發(fā)器在CP=1期間，如遇到一定強(qiáng)度的正向脈沖干擾，使S、R或D信號(hào)發(fā)生變化，也會(huì)引起空翻現(xiàn)象，這都限制了同步觸發(fā)器的應(yīng)用。

10.3脈沖觸發(fā)的觸發(fā)器

為了解決同步觸發(fā)器的空翻問(wèn)題，提高觸發(fā)器的工作可靠性，希望在每個(gè)CP周期內(nèi)輸出端的狀態(tài)只能改變一次，故需改進(jìn)電路的結(jié)構(gòu)，目前常用的結(jié)構(gòu)是主從觸發(fā)器。

主從觸發(fā)器的基本結(jié)構(gòu)如圖10－9所示，由圖可知，主從觸發(fā)器主要由主觸發(fā)器、從觸發(fā)器和時(shí)鐘信號(hào)組成。主觸發(fā)器的輸出信號(hào)作為從觸發(fā)器的輸入信號(hào)，兩個(gè)觸發(fā)器所用的時(shí)鐘信號(hào)互逆。這樣在任何時(shí)刻主、從觸發(fā)器都不能同時(shí)發(fā)生狀態(tài)變化。在同一時(shí)鐘周期內(nèi)，當(dāng)CP=1時(shí)，主觸發(fā)器狀態(tài)根據(jù)輸入信號(hào)進(jìn)行狀態(tài)變化，從觸發(fā)器處于保持狀態(tài);當(dāng)CP=0時(shí)，主觸發(fā)器狀態(tài)處于保持狀態(tài)，而從觸發(fā)器根據(jù)主觸發(fā)器的輸出信號(hào)進(jìn)行狀態(tài)變化，并進(jìn)行輸出。這樣就保證了在同一CP周期內(nèi)每個(gè)觸發(fā)器的輸出狀態(tài)只改變一次，從而提高了觸發(fā)器工作的可靠性，避免了空翻現(xiàn)象的影響。

由于主從觸發(fā)器使用的時(shí)鐘信號(hào)需要在同一周期內(nèi)既有“0”態(tài)又有“1”態(tài)，因此常采用脈沖信號(hào)，這樣的主從觸發(fā)器又稱(chēng)脈沖觸發(fā)的觸發(fā)器。圖10－9主從觸發(fā)器基本結(jié)構(gòu)圖

10.3.1主從RS觸發(fā)器

1.電路結(jié)構(gòu)及符號(hào)

如圖10－10所示為主從RS觸發(fā)器組成結(jié)構(gòu)及符號(hào)。由圖10－10(a)可以發(fā)現(xiàn)，主從RS觸發(fā)器由兩個(gè)同步RS觸發(fā)器組成，其中G1~G4

組成的觸發(fā)器稱(chēng)為從觸發(fā)器，

G5~G8組成的觸發(fā)器稱(chēng)為主觸發(fā)器，主從觸發(fā)器工作的CP脈沖信號(hào)互逆。主觸發(fā)器的兩個(gè)輸出端同時(shí)作為從觸發(fā)器的兩個(gè)輸入端。圖10－10(b)為主從RS觸發(fā)器的圖形符號(hào)，框中C1表示CP是編號(hào)為1的一個(gè)控制信號(hào)，

1S、1R表示受C1

控制的輸入信號(hào)，

┐表示延遲輸出，即CP回到低電壓(有效電平消失)后，輸出狀態(tài)才改變，因此圖示電路輸出狀態(tài)的變化發(fā)生在CP信號(hào)的下降沿。圖10－10主從RS觸發(fā)器組成結(jié)構(gòu)及符號(hào)

由上述分析可知，主從RS觸發(fā)器工作分兩步進(jìn)行。第一步，當(dāng)CP由0跳變到1及CP=1期間主觸發(fā)器接收輸入信號(hào)，從觸發(fā)器被封鎖，因此觸發(fā)器狀態(tài)保持不變，這一步

稱(chēng)為準(zhǔn)備階段。第二步，當(dāng)CP由1跳變到0時(shí)及CP=0期間，主觸發(fā)器被封鎖，狀態(tài)保持不變。從觸發(fā)器接收此時(shí)主觸發(fā)器狀態(tài)，觸發(fā)器狀態(tài)發(fā)生變化。因此，就整個(gè)觸發(fā)器來(lái)說(shuō)，它的狀態(tài)在CP=1時(shí)是不變的。在CP由1跳變到0時(shí)，主觸發(fā)器不再接收輸入信號(hào)，因此也不會(huì)引起觸發(fā)器狀態(tài)發(fā)生兩次以上的翻轉(zhuǎn)。

總之，主從觸發(fā)器輸出狀態(tài)的改變是在時(shí)鐘脈沖下跳沿發(fā)生的，一次CP的到來(lái)，只會(huì)引起主從觸發(fā)器狀態(tài)改變一次，有效克服了空翻。

由于主從RS觸發(fā)器是由兩個(gè)同步RS觸發(fā)器組成的，所以它的功能描述、特征方程、約束條件均和同步RS觸發(fā)器完全相同。

表10－4為主從RS觸發(fā)器特性表，圖10－11為主從RS觸發(fā)器工作波形圖。圖10－11主從RS觸發(fā)器工作波形圖

圖10－12為主從JK觸發(fā)器的組成結(jié)構(gòu)及符號(hào)。由圖10－12(a)可以發(fā)現(xiàn)，主從JK觸發(fā)器由兩個(gè)結(jié)構(gòu)相同的同步觸發(fā)器組成，其中G1~G4組成的觸發(fā)器稱(chēng)為從觸發(fā)器，

G5~G8

組成的觸發(fā)器稱(chēng)為主觸發(fā)器，主從觸發(fā)器工作的CP脈沖信號(hào)互逆。主觸發(fā)器的兩個(gè)輸出端同時(shí)作為從觸發(fā)器的兩個(gè)輸入端。圖10－12(b)為主從JK觸發(fā)器的圖形符號(hào)，框中C1表示CP是編號(hào)為1的一個(gè)控制信號(hào)，

1J、1K表示受C1

控制的輸入信號(hào)。與主從RS觸發(fā)器相同，主從JK觸發(fā)器輸出狀態(tài)的變化也是發(fā)生在CP信號(hào)的下降沿。圖10－12主從JK觸發(fā)器的組成結(jié)構(gòu)及符號(hào)

圖10－13主從JK觸發(fā)器工作波形圖

10.4同步時(shí)序邏輯電路

10.4.1時(shí)序邏輯電路

1.時(shí)序邏輯電路的特點(diǎn)時(shí)序邏輯電路(簡(jiǎn)稱(chēng)時(shí)序電路)是一種與時(shí)間相關(guān)且具有“記憶”功能的電路，其特點(diǎn)是，在任何時(shí)刻電路產(chǎn)生的穩(wěn)定輸出信號(hào)不僅與該時(shí)刻電路的輸入信號(hào)有關(guān)，而且還與電路過(guò)去的狀態(tài)有關(guān)。圖10－14顯示了時(shí)序電路的電路框圖。圖10－14時(shí)序電路的電路框圖

由圖10－13可知，時(shí)序電路的組成中既有組合邏輯電路部分，也有記憶元件部分，電路的輸入為x，輸出為F。與前面所學(xué)組合邏輯電路不同，輸出函數(shù)F不僅與輸入x有關(guān)，而且與記憶元件此時(shí)的輸出Q相關(guān)，而記憶元件此時(shí)的輸出Q又是由前一狀態(tài)組合邏輯電路的另一個(gè)輸出W決定的。

設(shè)t時(shí)刻時(shí)，記憶元件的狀態(tài)輸出為Qn1

(t)，Qn2(t)，…，Qnl

(t)，稱(chēng)為時(shí)序電路的現(xiàn)態(tài)。該時(shí)刻時(shí)序電路在輸入xn

(t)及現(xiàn)態(tài)Qnl

(t)的共同作用下，產(chǎn)生輸出函數(shù)Fr(t)及控制函數(shù)Wm

(t)?？刂坪瘮?shù)用來(lái)建立記憶元件的新?tīng)顟B(tài)的輸出函數(shù)，用Qn+11(t)，Qn+12(t)，…，Qn+1l(t)表示，稱(chēng)為次態(tài)。這樣時(shí)序電路的功能可由下面兩組表達(dá)式描述:

由此可知，時(shí)序電路就是通過(guò)記憶元件的不同狀態(tài)來(lái)記憶以前的狀態(tài)。

2.時(shí)序邏輯電路的分類(lèi)

時(shí)序電路可分為兩大類(lèi):同步時(shí)序電路和異步時(shí)序電路。

在同步時(shí)序電路中，電路的狀態(tài)僅僅在統(tǒng)一的信號(hào)脈沖(稱(chēng)為時(shí)鐘脈沖CP)控制下才同時(shí)變化一次。如果CP脈沖沒(méi)來(lái)，即使輸入信號(hào)發(fā)生變化，它可能會(huì)影響輸出，但絕不會(huì)改變電路的狀態(tài)(即記憶電路的狀態(tài))。

在異步時(shí)序電路中，記憶元件的狀態(tài)變化不是同時(shí)發(fā)生的。這種電路中沒(méi)有統(tǒng)一的時(shí)鐘脈沖，一般采用前一級(jí)的進(jìn)位輸出作為后一級(jí)的時(shí)鐘脈沖，用以控制后一級(jí)電路狀態(tài)的

改變。任何輸入信號(hào)的變化都可能立刻引起異步時(shí)序電路狀態(tài)的變化。

10.4.2同步時(shí)序邏輯電路的分析

分析一個(gè)時(shí)序電路，就是要找出給定時(shí)序電路的邏輯功能，具體來(lái)說(shuō)，就是找出電路的狀態(tài)和輸出的狀態(tài)在輸入變量和時(shí)鐘信號(hào)作用下的變化規(guī)律。

由于同步時(shí)序電路中所有觸發(fā)器都是在同一時(shí)鐘信號(hào)操作下工作的，所以分析同步時(shí)序電路比較簡(jiǎn)單。其主要步驟如下:

(1)仔細(xì)觀察電路，判斷是否為同步時(shí)序電路。

(2)列出電路的驅(qū)動(dòng)方程、狀態(tài)方程和輸出方程。

從給定的邏輯圖中寫(xiě)出每個(gè)觸發(fā)器的驅(qū)動(dòng)方程(即存儲(chǔ)電路中每個(gè)觸發(fā)器輸入信號(hào)的邏輯函數(shù)式)。

將得到的這些驅(qū)動(dòng)方程代入相應(yīng)觸發(fā)器的特性方程，得到每個(gè)觸發(fā)器的狀態(tài)方程，從而得到由這些狀態(tài)方程組成的整個(gè)時(shí)序電路的狀態(tài)方程組。

根據(jù)邏輯圖寫(xiě)出電路的輸出方程。

(3)列出電路的狀態(tài)轉(zhuǎn)換表。

(4)畫(huà)出電路的狀態(tài)轉(zhuǎn)換圖。

(5)根據(jù)上述分析，總結(jié)并描述電路的功能。

【例10－1】時(shí)序電路如圖10－15所示，試分析驅(qū)動(dòng)方程、狀態(tài)方程和輸出方程，當(dāng)x序列為10101100時(shí)，若起始態(tài)為Q2Q1=00，畫(huà)出電路時(shí)序圖。圖10－15例10－1的時(shí)序電路

解該電路中，時(shí)鐘脈沖接到每個(gè)觸發(fā)器的時(shí)鐘輸入端，故為同步時(shí)序電路。

(1)驅(qū)動(dòng)方程為

(2)將上述驅(qū)動(dòng)函數(shù)代入觸發(fā)器的特性方程中，即得每一觸發(fā)器的狀態(tài)方程:

(3)輸出方程為

若將任何一組輸入變量及電路初態(tài)的取值代入狀態(tài)方程和輸出方程，即可在電路的次態(tài)和現(xiàn)態(tài)下取值，以得到的次態(tài)作為新的初態(tài)，和這時(shí)的輸入變量取值一起再代入狀態(tài)方

程和輸出方程進(jìn)行計(jì)算，又得到一組新的次態(tài)和輸出值，這樣將全部計(jì)算結(jié)果列成真值表的形式，會(huì)得到初態(tài)與次態(tài)的對(duì)應(yīng)情況，得到了狀態(tài)轉(zhuǎn)換表。

如果將x的取值按時(shí)鐘脈沖先后順序列表，就可以求出對(duì)應(yīng)的Qn2

、Qn1

、Qn+12、Qn+11、Z，顯然可以知道，上述狀態(tài)不能包含電路可能出現(xiàn)的所有情況，將這些可以出現(xiàn)的其他狀態(tài)也計(jì)算出來(lái)，則可得到表10－6所示的形式，這樣就得到了例10－1的狀態(tài)轉(zhuǎn)換表。

為了更形象直觀地顯示時(shí)序電路的邏輯功能，有時(shí)還進(jìn)一步將狀態(tài)轉(zhuǎn)換表的內(nèi)容表示成狀態(tài)轉(zhuǎn)換圖的形式。

圖10－16是表10－6所示的狀態(tài)轉(zhuǎn)換圖。在狀態(tài)轉(zhuǎn)換圖中以圓圈表示電路的各個(gè)狀態(tài)，以箭頭表示狀態(tài)轉(zhuǎn)換的方向。在箭頭旁要注明狀態(tài)轉(zhuǎn)換的輸入變量和輸出變量，通常

將輸入變量取值寫(xiě)在斜線上，將輸出變量寫(xiě)在斜線下，如果電路沒(méi)有輸入邏輯，則斜線上就不用注字說(shuō)明。圖10－16表10－6所示的狀態(tài)轉(zhuǎn)換圖

需要說(shuō)明的是，由于狀態(tài)轉(zhuǎn)換圖圓圈表示的狀態(tài)是以Q的組合形式來(lái)表示的，圖10－16既可以用Q2Q1

表示，也可以用Q1Q2

表示，因此為準(zhǔn)確說(shuō)明狀態(tài)轉(zhuǎn)換，一般需要

在圖中增加標(biāo)注，以此說(shuō)明狀態(tài)的編號(hào)。

綜合上述分析，可以作出例10－1的時(shí)序圖，如圖10－17所示。圖10－17例10－1時(shí)序圖

【例10－2】時(shí)序電路如圖10－18所示，試分析其功能。圖10－18例10－2時(shí)序圖

解該電路仍為同步時(shí)序電路。

電路的驅(qū)動(dòng)方程為

狀態(tài)方程為

輸出方程為

由此得出狀態(tài)轉(zhuǎn)換表如表10－7所示，狀態(tài)轉(zhuǎn)換圖如圖10－19所示。

圖10－19狀態(tài)轉(zhuǎn)換圖

由圖10－19可看出該電路為六進(jìn)制計(jì)數(shù)器，又稱(chēng)為六分頻電路，且無(wú)自啟動(dòng)能力(電路處于無(wú)效狀態(tài)時(shí)在CP作用下可以進(jìn)入有效循環(huán)狀態(tài)，稱(chēng)其為可以自啟動(dòng))。所謂分頻電路，是指將輸入的高頻信號(hào)變?yōu)榈皖l信號(hào)輸出的電路，所以有時(shí)又將計(jì)數(shù)器稱(chēng)為分頻器。

六分頻是指輸出信號(hào)的頻率為輸入信號(hào)頻率的1/6，即

其波形圖如圖10－20所示。圖10－20例10－2波形圖

10.5若干常用的時(shí)序邏輯電路

10.5.1計(jì)數(shù)器在數(shù)字系統(tǒng)中應(yīng)用最多的時(shí)序電路是計(jì)數(shù)器，它不僅可以用于對(duì)時(shí)鐘脈沖計(jì)數(shù)，還可以用于分頻、定時(shí)、產(chǎn)生節(jié)拍脈沖和脈沖序列以及進(jìn)行數(shù)字運(yùn)算。

1.計(jì)數(shù)器的分類(lèi)

計(jì)數(shù)器的種類(lèi)很多，大體上可以按以下幾種方法來(lái)進(jìn)行分類(lèi):

1)按進(jìn)位模數(shù)來(lái)分

所謂進(jìn)位模數(shù)，就是計(jì)數(shù)器所經(jīng)歷的獨(dú)立狀態(tài)總數(shù)，即進(jìn)位制的數(shù)。

(1)模2計(jì)數(shù)器：進(jìn)位模數(shù)為2n的計(jì)數(shù)器均稱(chēng)為模2計(jì)數(shù)器。其中n為觸發(fā)器級(jí)數(shù)。

(2)非模2計(jì)數(shù)器：進(jìn)位模數(shù)非2n

，用得較多的如十進(jìn)制計(jì)數(shù)器。

2)按計(jì)數(shù)脈沖輸入方式來(lái)分

(1)同步計(jì)數(shù)器：計(jì)數(shù)脈沖引至所有觸發(fā)器的CP端，使應(yīng)翻轉(zhuǎn)的觸發(fā)器同時(shí)翻轉(zhuǎn)。

(2)異步計(jì)數(shù)器：計(jì)數(shù)脈沖并不引至所有觸發(fā)器的CP端，有的觸發(fā)器的CP端，是其他觸發(fā)器的輸出，因此觸發(fā)器不是同時(shí)動(dòng)作的。

3)按計(jì)數(shù)增減趨勢(shì)來(lái)分

(1)遞增計(jì)數(shù)器：每來(lái)一個(gè)計(jì)數(shù)脈沖，觸發(fā)器組成的狀態(tài)就按二進(jìn)制代碼規(guī)律增加。這種計(jì)數(shù)器有時(shí)又稱(chēng)為加法計(jì)數(shù)器。

(2)遞減計(jì)數(shù)器：每來(lái)一個(gè)計(jì)數(shù)脈沖，觸發(fā)器組成的狀態(tài)按二進(jìn)制代碼規(guī)律減少。有時(shí)又稱(chēng)為減法計(jì)數(shù)器。

(3)雙向計(jì)數(shù)器：又稱(chēng)可逆計(jì)數(shù)器，計(jì)數(shù)規(guī)律可按遞增規(guī)律，也可按遞減規(guī)律，由控制端決定。

4)按電路集成度來(lái)分

(1)小規(guī)模集成計(jì)數(shù)器：個(gè)數(shù)小于10的門(mén)電路，經(jīng)外部連線構(gòu)成具有計(jì)數(shù)功能的邏輯電路。

(2)中規(guī)模集成計(jì)數(shù)器：由10~100個(gè)門(mén)電路(或元器件個(gè)數(shù)為100~1000)，經(jīng)內(nèi)部連接集成在一塊硅片上，它使計(jì)數(shù)功能比較完善，并能進(jìn)行功能擴(kuò)展的邏輯部件。

由于計(jì)數(shù)器是時(shí)序電路，故它的分析與時(shí)序電路的分析完全一樣，其設(shè)計(jì)方法將在時(shí)序電路設(shè)計(jì)中予以介紹。

2.同步計(jì)數(shù)器

1)同步二進(jìn)制計(jì)數(shù)器

(1)同步二進(jìn)制加法計(jì)數(shù)器。同步二進(jìn)制加法計(jì)數(shù)器的工作原理是依據(jù)二進(jìn)制加法運(yùn)算規(guī)則，在多位二進(jìn)制數(shù)末位加

1，若第

i位以下皆為1

，則第i

位應(yīng)翻轉(zhuǎn)。若用T觸發(fā)器構(gòu)成計(jì)數(shù)器，則第i

位觸發(fā)器輸入端Ti的邏輯式應(yīng)為

圖10－21即為一種用T觸發(fā)器組成的4位二進(jìn)制同步加法計(jì)數(shù)器。由圖可知，該計(jì)數(shù)器采用的是控制時(shí)鐘信號(hào)的形式，當(dāng)每次計(jì)數(shù)脈沖到達(dá)時(shí)，只會(huì)加到該翻轉(zhuǎn)的觸發(fā)器的CP端，而不會(huì)加到那些不該翻轉(zhuǎn)的觸發(fā)器上，同時(shí)所有觸發(fā)器都接成T=1的狀態(tài)，這樣就可以用計(jì)數(shù)器電路的不同狀態(tài)來(lái)記錄輸入的CP脈沖數(shù)目。圖中當(dāng)每輸入16個(gè)信號(hào)時(shí)，輸出C端會(huì)產(chǎn)生一個(gè)進(jìn)位輸出信號(hào)。圖10－21用T觸發(fā)器組成的二進(jìn)制同步加法計(jì)數(shù)器

圖10－22和圖10－23是圖10－21電路的狀態(tài)轉(zhuǎn)換圖和時(shí)序圖，由圖可知，該計(jì)數(shù)器能夠完成(0000)2~(1111)2的計(jì)數(shù)工作。圖10－22圖10－19電路的狀態(tài)轉(zhuǎn)換圖圖10－23圖10－19電路的時(shí)序圖

圖10－2474LS161引腳分布圖圖10－2574LS161邏輯符號(hào)

圖10－26一種74LS161芯片外形

(2)同步二進(jìn)制減法計(jì)數(shù)器。同步二進(jìn)制減法計(jì)數(shù)器的工作原理是在多位二進(jìn)制數(shù)末位減1，若第i位以下皆為0，則第i位應(yīng)翻轉(zhuǎn)。若用T

觸發(fā)器構(gòu)成計(jì)數(shù)器，則第i位觸發(fā)

器輸入端Ti的邏輯式應(yīng)為

同步二進(jìn)制減法計(jì)數(shù)器的分析方法與同步二進(jìn)制加法計(jì)數(shù)器基本類(lèi)似，這里就不再贅述了。

事實(shí)上，常用的同步n位二進(jìn)制計(jì)數(shù)器還有74LS191，這是一種同步十六進(jìn)制加/減法計(jì)數(shù)器，圖10－27、圖10－28分別為74LS191引腳分布圖和邏輯符號(hào)，表10－9為

74LS191的功能表。圖10－2774LS191引腳分布圖圖10－2874LS191邏輯符號(hào)

需要注意的是:同步加/減法計(jì)數(shù)器既有采用同一個(gè)時(shí)鐘脈沖作為加/減法控制脈沖的，也有采用兩個(gè)時(shí)鐘脈沖分別作為加法和減法控制脈沖的，前者稱(chēng)為單時(shí)鐘方式，后者

稱(chēng)為雙時(shí)鐘方式。74LS191是采用單時(shí)鐘方式工作的同步十六進(jìn)制加/減法計(jì)數(shù)器。

2)同步十進(jìn)制計(jì)數(shù)器

對(duì)于4位二進(jìn)制同步計(jì)數(shù)器，當(dāng)計(jì)數(shù)值由0000計(jì)到1001后，下一個(gè)計(jì)數(shù)脈沖到來(lái)時(shí)，能夠?qū)㈦娐贩D(zhuǎn)回0000狀態(tài)，則得到的計(jì)數(shù)器就變成4位十進(jìn)制同步計(jì)數(shù)器。

圖10－29和圖10－30分別是用T觸發(fā)器組成的4位十進(jìn)制同步加法計(jì)數(shù)器和4位十進(jìn)制同步減法計(jì)數(shù)器，如圖可知4位十進(jìn)制同步加法計(jì)數(shù)器和4位十進(jìn)制同步減法計(jì)數(shù)器的邏輯式分別為圖10－29T觸發(fā)器組成的十進(jìn)制同步加法計(jì)數(shù)器圖10－30T觸發(fā)器組成的十進(jìn)制同步減法計(jì)數(shù)器

圖10－31和圖10－32分別為十進(jìn)制同步加法計(jì)數(shù)器和減法計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換圖。由圖可知，當(dāng)加法和減法計(jì)數(shù)到臨界值時(shí)(加法計(jì)到1001，減法計(jì)到0000)，都能自動(dòng)向下一初始狀態(tài)(加法0000，減法計(jì)到1001)轉(zhuǎn)換，這種現(xiàn)象稱(chēng)為自啟動(dòng)，因此十進(jìn)制同步加法計(jì)數(shù)器和減法計(jì)數(shù)器都屬于自啟動(dòng)計(jì)數(shù)器。圖10－31十進(jìn)制同步加法計(jì)數(shù)器狀態(tài)轉(zhuǎn)換圖圖10－32十進(jìn)制同步減法計(jì)數(shù)器狀態(tài)轉(zhuǎn)換圖

常用的十進(jìn)制同步計(jì)數(shù)器有74LS160、74LS190和74LS192，前者為十進(jìn)制同步加法計(jì)數(shù)器，后兩者為十進(jìn)制同步可逆計(jì)數(shù)器。它們的引腳接口、功能表分別與74LS161、74LS191類(lèi)似，這里就不再贅述了。

3.異步計(jì)數(shù)器

與組成同步計(jì)數(shù)器的各觸發(fā)器使用同一時(shí)鐘信號(hào)進(jìn)行翻轉(zhuǎn)控制不同，異步計(jì)數(shù)器一般使用某一觸發(fā)器的輸出信號(hào)來(lái)控制另一觸發(fā)器的翻轉(zhuǎn)，因此異步計(jì)數(shù)器中各觸發(fā)器不是同

步翻轉(zhuǎn)。

圖10－33是異步二進(jìn)制加法計(jì)數(shù)器，圖10－34是異步二進(jìn)制加法計(jì)數(shù)器的時(shí)序圖。圖10－333位異步二進(jìn)制加法計(jì)數(shù)器圖10－343位異步二進(jìn)制加法計(jì)數(shù)器的時(shí)序圖

由圖10－33可知，前一級(jí)觸發(fā)器輸出Q，同時(shí)作為后一級(jí)觸發(fā)器的時(shí)鐘脈沖CP，在末位+1時(shí)，每1位從“1”變“0”，并向高位發(fā)出進(jìn)位，使高位翻轉(zhuǎn)，從低位到高位逐位進(jìn)位，為保證各觸發(fā)器能正常計(jì)數(shù)，所有數(shù)據(jù)輸入端置“1”。

由于組成異步計(jì)數(shù)器的各觸發(fā)器需要依次翻轉(zhuǎn)，觸發(fā)器輸出端新?tīng)顟B(tài)的建立要比時(shí)鐘信號(hào)滯后一個(gè)觸發(fā)器的傳輸延遲時(shí)間，從圖10－34中可以明顯看到傳輸延遲時(shí)間tpd。

異步減法計(jì)數(shù)器與加法計(jì)數(shù)器的工作原理基本類(lèi)似，它是以前一級(jí)觸發(fā)器輸出Q作為后一級(jí)觸發(fā)器的時(shí)鐘脈沖CP，兩者都存在逐位借(進(jìn))位和傳輸延遲的情況。

常用的4位異步二進(jìn)制加法計(jì)數(shù)器有74LS293，

4位異步十進(jìn)制加法計(jì)數(shù)器有74LS290。

10.5.2寄存器和移位寄存器

1.寄存器

寄存器用于寄存一組二值代碼，它由若干個(gè)觸發(fā)器組成，一般N位寄存器由N個(gè)觸發(fā)器組成，可存放一組N位二值代碼。對(duì)于寄存器中的觸發(fā)器，無(wú)論是電平觸發(fā)，還是脈沖觸發(fā)或邊沿觸發(fā)，只要求其中每個(gè)觸發(fā)器置1、置0即可。

圖10－35為中規(guī)模集成4位寄存器74LS175邏輯圖。

圖10－3574LS175邏輯圖

2.移位寄存器

移位寄存器除了具有存儲(chǔ)代碼的功能外，還具有移位功能。所謂移位功能，是指寄存器里存儲(chǔ)的代碼能在移位脈沖作用下依次左移或右移。因此，移位寄存器不但可以用來(lái)寄

存代碼，還可以用來(lái)實(shí)現(xiàn)數(shù)據(jù)的串行-并行轉(zhuǎn)換、數(shù)值的運(yùn)算以及數(shù)據(jù)處理。圖10－36為用D觸發(fā)器組成的移位寄存器，圖10－37為圖10－34的波形圖。圖10－36用D觸發(fā)器組成的移位寄存器圖10－37圖10－36的電壓波形

可以看出，在圖10－36所示電路中，在移位脈沖作用下，串行輸入數(shù)據(jù)代碼Di會(huì)依次右移到FF0~FF3

觸發(fā)器中。當(dāng)經(jīng)過(guò)4個(gè)脈沖信號(hào)后，串行輸入的4個(gè)代碼全部移入了移位寄存器中，并根據(jù)先后順序依次出現(xiàn)在Q3~Q0

輸出端，這樣就可以在4個(gè)觸發(fā)器輸出端同時(shí)得到并行的輸出結(jié)果，實(shí)現(xiàn)數(shù)據(jù)的串行-并行轉(zhuǎn)換。

如果先將4位數(shù)據(jù)并行地置入移位寄存器的4個(gè)觸發(fā)器中，然后連續(xù)加入4個(gè)移位脈沖，則移位寄存器的4位代碼將從串行輸出端D

0

依次送出，從而實(shí)現(xiàn)數(shù)據(jù)的并行-串

行轉(zhuǎn)換。

常用的移位寄存器有4位雙向移位寄存器74LS194A，其功能表如表10－10所示。圖10－38、圖10－39分別為74LS194A引腳分布圖和邏輯符號(hào)。圖10－3874LS194A引腳分布圖

10.6時(shí)序邏輯電路的設(shè)計(jì)

所謂時(shí)序邏輯電路設(shè)計(jì)，就是要求設(shè)計(jì)者根據(jù)給出的具體邏輯問(wèn)題，求出實(shí)現(xiàn)這一邏輯功能的最簡(jiǎn)單邏輯電路。

10.6.1同步時(shí)序邏輯電路的設(shè)計(jì)

在設(shè)計(jì)同步時(shí)序邏輯電路時(shí)，一般執(zhí)行的步驟如圖10－40所示。圖10－40同步時(shí)序邏輯電路的設(shè)計(jì)過(guò)程

設(shè)計(jì)同步時(shí)序邏輯電路的具體步驟如下:

(1)邏輯抽象，求出電路的狀態(tài)轉(zhuǎn)換圖或狀態(tài)轉(zhuǎn)換表，具體要求如下:

①分析給定的邏輯問(wèn)題，確定輸入變量、輸出變量和電路狀態(tài)數(shù)。通常以原因(或條件)作為輸入邏輯變量，結(jié)果為輸出邏輯變量。

②定義輸入、輸出邏輯狀態(tài)以及每個(gè)電路狀態(tài)的含意，并對(duì)電路狀態(tài)進(jìn)行編號(hào)。

③按設(shè)計(jì)要求列出狀態(tài)轉(zhuǎn)換表，或畫(huà)出狀態(tài)轉(zhuǎn)換圖。

這樣，一個(gè)給定的邏輯問(wèn)題就抽象為一個(gè)時(shí)序邏輯函數(shù)了。

(2)狀態(tài)化簡(jiǎn)。若兩個(gè)電路狀態(tài)在相同的輸入下有相同的輸出，并轉(zhuǎn)換到同一個(gè)次態(tài)，則這兩個(gè)狀態(tài)稱(chēng)為等價(jià)狀態(tài)。等價(jià)狀態(tài)可以合并為一個(gè)狀態(tài)。電路的狀態(tài)數(shù)越少，設(shè)計(jì)的

電路結(jié)構(gòu)就越簡(jiǎn)單。

(3)狀態(tài)分配。狀態(tài)分配又稱(chēng)為狀態(tài)編碼。其主要內(nèi)容如下:

①由于邏輯電路的狀態(tài)是由觸發(fā)器狀態(tài)的不同組合來(lái)表示的，狀態(tài)分配首先要確定觸發(fā)器數(shù)目。一般情況下若n個(gè)觸發(fā)器有2n種狀態(tài)組合，則時(shí)序電路所需的狀態(tài)數(shù)M必須滿足2n-1<M≤2n

。

②給每個(gè)狀態(tài)規(guī)定一個(gè)代碼。每組觸發(fā)器狀態(tài)組合都是一組二值代碼(又稱(chēng)狀態(tài)編碼)，為便于記憶和識(shí)別，通常狀態(tài)編碼的取法、排列順序都要依照一定的規(guī)律。

(4)選定觸發(fā)器類(lèi)型，求出狀態(tài)方程、驅(qū)動(dòng)方程和輸出方程。

(5)根據(jù)得到的方程畫(huà)出邏輯圖。

(6)檢查設(shè)計(jì)的電路能否自啟動(dòng)。如果電路不能自啟動(dòng)，需采取措施解決。一種方法是在電路開(kāi)始工作時(shí)通過(guò)電路的置數(shù)功能將電路的狀態(tài)設(shè)置成有效狀態(tài)循環(huán)中的某一狀態(tài);

另一種方法是通過(guò)修改邏輯設(shè)計(jì)加以解決。

【例10－3】設(shè)計(jì)一個(gè)串行數(shù)據(jù)檢測(cè)器，要求在連續(xù)輸入3個(gè)或3個(gè)以上“1”時(shí)輸出為1，其余情況下輸出為0。

(1)邏輯抽象，畫(huà)出狀態(tài)轉(zhuǎn)換圖。用X(1位)表示輸入數(shù)據(jù)，用Y(1位)表示輸出(檢測(cè)結(jié)果)。設(shè)電路在沒(méi)有輸入1以前的狀態(tài)為S0，輸入一個(gè)1以后的狀態(tài)為S1

，輸入兩個(gè)1以后的狀態(tài)為S2

，輸入3個(gè)及3個(gè)以上1以后狀態(tài)為S3

，則存在如表10－11所示的狀態(tài)轉(zhuǎn)換表。

由狀態(tài)轉(zhuǎn)換表可以畫(huà)出狀態(tài)轉(zhuǎn)換圖，如圖10－41(a)所示。

(2)狀態(tài)化簡(jiǎn)。由表10－11可知，狀態(tài)S2

與

S3

為等價(jià)狀態(tài)，將狀態(tài)轉(zhuǎn)換圖化簡(jiǎn)后，得到圖10－41(b)。圖10－41例10－3的狀態(tài)轉(zhuǎn)換圖

(3)狀態(tài)分配。如果取觸發(fā)器狀態(tài)Q1Q0

的00、01、10分別代表S0

、S1

、S2

，并選擇JK觸發(fā)器組成該電路，則可由狀態(tài)轉(zhuǎn)換圖畫(huà)出電路次態(tài)和輸出的卡諾圖，如圖10－42所示。圖10－42例10－3的電路次態(tài)和輸出的卡諾圖

將圖10－42分解后可得3個(gè)卡諾圖，如圖10－43所示。化簡(jiǎn)后可得電路的狀態(tài)方程和輸出方程:圖10－43例10－3的卡諾圖分解

(4)選用JK觸發(fā)器。將上面的狀態(tài)方程寫(xiě)成JK觸發(fā)器特性方程的形式:

(5)畫(huà)邏輯圖。根據(jù)JK觸發(fā)器特性方程和Y的輸出方程可以畫(huà)出電路邏輯圖，如圖10－44所示。圖10－44例10－3的邏輯圖

(6)檢查電路能否自啟動(dòng)。將狀態(tài)“11”代入狀態(tài)方程和輸出方程，分別求X=0/1下的次態(tài)和現(xiàn)態(tài)下的輸出，得到:

說(shuō)明該電路是可以自啟動(dòng)的。

10.6.2計(jì)數(shù)器的設(shè)計(jì)

常見(jiàn)的時(shí)序邏輯電路設(shè)計(jì)中，有很大比例是計(jì)數(shù)器的設(shè)計(jì)，本節(jié)將具體介紹任意進(jìn)制計(jì)數(shù)器的設(shè)計(jì)過(guò)程。

假設(shè)采用的計(jì)數(shù)芯片為N進(jìn)制，需要設(shè)計(jì)的計(jì)數(shù)器為M進(jìn)制，則必然存在兩種情況：N>M和N<M

1.N>M

N>M指的是用大進(jìn)制的計(jì)數(shù)芯片組成小進(jìn)制的計(jì)數(shù)器，這時(shí)只要將計(jì)數(shù)循環(huán)過(guò)程中設(shè)法跳過(guò)N-M個(gè)狀態(tài)即可，常用的方法有“置0法”和“置數(shù)法”兩種。圖10－45表現(xiàn)了兩種方法的狀態(tài)轉(zhuǎn)換情況，其中圖(a)為“置0法”，圖(b)為“置數(shù)法”。圖10－45兩種方法的狀態(tài)轉(zhuǎn)換圖

【例10－4】用十進(jìn)制計(jì)數(shù)器74160芯片設(shè)計(jì)一個(gè)六進(jìn)制計(jì)數(shù)器。

(1)采用異步“置0法”實(shí)現(xiàn)。

由表10－12可知74160芯片的狀態(tài)轉(zhuǎn)換情況，顯然如果當(dāng)計(jì)數(shù)脈沖達(dá)到“0110”(十進(jìn)制數(shù)恰為6)時(shí)，通過(guò)外部電路使得74160芯片復(fù)位，則可以實(shí)現(xiàn)六進(jìn)制計(jì)數(shù)。其狀態(tài)轉(zhuǎn)換圖如圖10－46所示。圖10－46例10－4狀態(tài)轉(zhuǎn)換圖

由此可以設(shè)計(jì)出邏輯電路，如圖10－47所示。圖10－47例10－4邏輯電路

事實(shí)上，由于電路在計(jì)數(shù)脈沖達(dá)到“0110”時(shí)會(huì)立即產(chǎn)生“置0信號(hào)”(復(fù)位信號(hào))，同時(shí)開(kāi)始下一周期計(jì)數(shù)，因此產(chǎn)生并加在芯片復(fù)位端的“置0信號(hào)”和進(jìn)位輸出信號(hào)持續(xù)時(shí)間很短，這樣不可避免會(huì)產(chǎn)生“丟失信號(hào)”問(wèn)題，因此在實(shí)用的電路中，常需對(duì)“置0信號(hào)”、進(jìn)位輸出信號(hào)進(jìn)行鎖存處理，以提高工作可靠性，其電路如圖10－48所示。圖10－48帶鎖存的例10－4邏輯電路

(2)采用“置數(shù)法”實(shí)現(xiàn)。

圖10－49反映的是采用“置數(shù)法”實(shí)現(xiàn)例10－4計(jì)數(shù)功能的兩種情況，由圖可知，箭頭1是將狀態(tài)0110直接轉(zhuǎn)換成0000，箭頭2則是將狀態(tài)0100轉(zhuǎn)換成1001。換句話，兩種變化實(shí)質(zhì)是將計(jì)數(shù)芯片的初始狀態(tài)分別設(shè)置為0000和1001兩種狀態(tài)，而這兩種狀態(tài)都是需要通過(guò)置數(shù)輸入端置入計(jì)數(shù)芯片的。圖10－49“置數(shù)法”例10－4狀態(tài)轉(zhuǎn)換圖

圖10－50為采用“置數(shù)法”的邏輯電路圖，圖(a)是預(yù)置0000時(shí)的電路，圖(b)是預(yù)置1001時(shí)的電路。圖10－50“置數(shù)法”例10－4邏輯電路

2.N<M

當(dāng)出現(xiàn)N<M時(shí)，說(shuō)明一個(gè)芯片不能滿足計(jì)數(shù)需要，此時(shí)可以采用多個(gè)(多種)芯片共同組建所需計(jì)數(shù)器。先用前面的方法分別接成N1

和N2

兩個(gè)計(jì)數(shù)器，實(shí)現(xiàn)

M≤N1×N2，最后再通過(guò)電路連接實(shí)現(xiàn)所需進(jìn)制。

N1和N2

間的連接有以下兩種方式:

(1)并行進(jìn)位方式：用同一個(gè)CP，低位片的進(jìn)位輸出作為高位片的計(jì)數(shù)控制信號(hào)(如74160的EP和ET)。

(2)串行進(jìn)位方式：低位片的進(jìn)位輸出作為高位片的CP，兩片始終同時(shí)處于計(jì)數(shù)狀態(tài)。

【例10－5】設(shè)計(jì)一個(gè)采用十進(jìn)制的74160芯片組成的二十九進(jìn)制計(jì)數(shù)器。

由題可知，該計(jì)數(shù)器需要2個(gè)74160芯片組建，高位芯片計(jì)數(shù)范圍為0~2，低位芯片計(jì)數(shù)范圍為0~9。當(dāng)高位芯片計(jì)數(shù)為2，且低位芯片計(jì)數(shù)為9時(shí)，向外進(jìn)位輸出，同時(shí)兩個(gè)芯片歸0。

圖10－51為采用整體異步置0法設(shè)計(jì)的邏輯電路，電路中以低位芯片(1)的進(jìn)位信號(hào)C，作為高位芯片(2)的時(shí)鐘脈沖。圖10－51采用整體異步置0法設(shè)計(jì)的例10－5邏輯電路

圖10－52為采用整體同步置數(shù)法設(shè)計(jì)的邏輯電路，電路中低位芯片(1)和高位芯片(2)共用同一時(shí)鐘脈沖，同步運(yùn)行。低位的進(jìn)位信號(hào)控制高位的ET、EP端口。圖10－52采用整體同步置數(shù)法設(shè)計(jì)的例10－5邏輯電路

10.7能力訓(xùn)練

10.7.1順序節(jié)拍脈沖發(fā)生器順序節(jié)拍脈沖發(fā)生器也稱(chēng)脈沖分配器或節(jié)拍脈沖發(fā)生器，能按一定時(shí)間、一定順序輪流輸出脈沖波形，在數(shù)字系統(tǒng)中，常用來(lái)控制某些設(shè)備按照事先規(guī)定的順序進(jìn)行運(yùn)算或操作。

順序節(jié)拍脈沖發(fā)生器一般由計(jì)數(shù)器和譯碼器組成。作為時(shí)間基準(zhǔn)的計(jì)數(shù)脈沖由計(jì)數(shù)器的輸入端送入，譯碼器將計(jì)數(shù)器狀態(tài)譯成輸出端上的順序脈沖，使輸出端上的狀態(tài)按一定

時(shí)間、一定順序輪流為1或者輪流為0。圖10－53為順序節(jié)拍脈沖發(fā)生器組成圖，圖10－54為順序節(jié)拍脈沖發(fā)生器輸出波形圖。圖10－53順序節(jié)拍脈沖發(fā)生器組成圖圖10－54順序節(jié)拍脈沖發(fā)生器輸出波形圖

10.7.2序列信號(hào)發(fā)生器

序列信號(hào)發(fā)生器是能循環(huán)產(chǎn)生特定串行數(shù)字信號(hào)的電子電路，圖10－55就是一種可以任意設(shè)置輸出序列的序列信號(hào)發(fā)生器，它由一個(gè)計(jì)數(shù)器(74LS161)和一個(gè)8選1數(shù)據(jù)選擇器(74LS152)組成，使用時(shí)將計(jì)數(shù)器的進(jìn)制接成所需序列信號(hào)位數(shù)，再根據(jù)8選1數(shù)據(jù)選擇器D0~D7

端高低電平的不同，設(shè)置所需的序列信號(hào)，這樣即可得到需要的串行序列信號(hào)。圖10－53中計(jì)數(shù)器接成八進(jìn)制計(jì)數(shù)器，產(chǎn)生的序列信號(hào)為00010111。圖10－55序列信號(hào)發(fā)生器

由前可知，計(jì)數(shù)器可以有置零與置數(shù)兩種接法，所以圖10－55也可以有別的接法，此處就不再贅述了。

習(xí)題圖10－56[題10.1]圖

圖10－57[題10.2]圖

[題10.3]試分析圖10－58所示電路的邏輯功能，列出真值表，寫(xiě)出邏輯函數(shù)式。圖10－58[題10.3]圖

圖10－59[題10.4]圖

圖10－60[題10.5]圖

圖10－61[題10.6]圖

圖10－62[題10.7]圖

圖10－63[題10.8]圖

圖10－64[題10.9]圖

圖10－65[題10.10]圖

[題10.11]設(shè)計(jì)一個(gè)4人搶答邏輯電路。具體要求如下:

(1)每個(gè)參賽者控制一個(gè)按鈕，用按動(dòng)按鈕發(fā)出搶答信號(hào)。

(2)競(jìng)賽主持人另有一個(gè)按鈕，用于電路復(fù)位。

(3)競(jìng)賽開(kāi)始后，先按動(dòng)按鈕將對(duì)應(yīng)的一個(gè)發(fā)光二極管點(diǎn)亮，此后其他3人再按動(dòng)按鈕對(duì)電路不起作用。

[題10.12]分析圖10－66所示時(shí)序電路的邏輯功能，寫(xiě)出電路的驅(qū)動(dòng)方程、狀態(tài)方程和輸出方程，畫(huà)出電路的狀態(tài)轉(zhuǎn)換圖和時(shí)序圖。圖10－66[題10.12]圖

[題10.13]分析圖10－67時(shí)序電路的邏輯功能，寫(xiě)出電路的驅(qū)動(dòng)方程、狀態(tài)方程和輸出方程，畫(huà)出電路的狀態(tài)轉(zhuǎn)換圖，說(shuō)明電路能否自啟動(dòng)。圖10－67[題10.13]圖

[題10.14]分析圖10－68所示時(shí)序電路的邏輯功能，寫(xiě)出電路的驅(qū)動(dòng)方程、狀態(tài)方程和輸出方程，畫(huà)出電路的狀態(tài)轉(zhuǎn)換圖。A為輸入邏輯變量。圖10－68[題10.14]圖