第6章邏輯函數(shù)的化簡(jiǎn)與變換.doc

第1章 邏輯代數(shù)基礎(chǔ) 45第2章 門(mén)電路內(nèi)容提要：本章介紹TTL和MOS兩大類型邏輯門(mén)電路。重點(diǎn)討論TTL集成門(mén)電路的工作原理、特性曲線和參數(shù)指標(biāo)，其中與非門(mén)是典型。對(duì)CMOS門(mén)作了較詳細(xì)的討論，有關(guān)電器特性主要通過(guò)反相器進(jìn)行具體說(shuō)明。 問(wèn)題探究1怎樣的一些電路才能實(shí)現(xiàn)上一章講述的邏輯運(yùn)算呢？2看下面的電路(a)，電源E的變化是從0V開(kāi)始，連續(xù)變化到5V，輸出電壓U怎樣變化？ (a) (b)3圖(b)電路的電源電壓分別為0V和為5V時(shí)，輸出電壓如何變化？4那么二極管、三極管電路是否可以實(shí)現(xiàn)基本邏輯運(yùn)算？2.1 導(dǎo)論 在模擬電路中，二極管工作在正向?qū)ɑ蚍聪蚪刂範(fàn)顟B(tài)，三極管工作在放大區(qū)，在數(shù)字電路中，如在前面所提到的，二極管和三極管往往工作于飽和或截止?fàn)顟B(tài)，即工作于“開(kāi)”或“關(guān)”的狀態(tài)。本節(jié)的任務(wù)是討論二極管和三極管作為開(kāi)關(guān)運(yùn)用時(shí)的特性，為以后掌握各類集成電路的有關(guān)特性做好準(zhǔn)備。2.1.1 半導(dǎo)體二極管的開(kāi)關(guān)特性2.1.1.1 靜態(tài)特性 二極管正偏時(shí)導(dǎo)通，正向電阻很??；二極管反偏時(shí)截止，反向電阻很大，二及管可近似看成一個(gè)開(kāi)關(guān)。在輸入信號(hào)穩(wěn)定時(shí)，即二極管處于穩(wěn)定的正偏或反偏條件下，可以把二及管看成一個(gè)開(kāi)關(guān)，這時(shí)可以用一個(gè)等效電路來(lái)反映它。等效電路可以由二極管的伏安特性曲線折線化后轉(zhuǎn)換而來(lái)，見(jiàn)圖2.1。圖2.1 二極管的伏安特性曲線和等效電路 正向電阻R，一般在1kW以下，可以由曲線求出。死區(qū)電壓UD，鍺管約0.3V，硅管約0.7V。等效電路根據(jù)實(shí)際使用條件，有時(shí)還可進(jìn)一步簡(jiǎn)化為一個(gè)理想的開(kāi)關(guān)。 2.1.1.2 動(dòng)態(tài)特性當(dāng)二極管由正向偏置突然變?yōu)榉聪蚱脮r(shí)，二極管開(kāi)關(guān)是否由接通突然也隨之轉(zhuǎn)為關(guān)斷呢？實(shí)驗(yàn)指出，情況并非如此，實(shí)際曲線見(jiàn)圖2.2所示。 1從正向?qū)ǖ椒聪蚪刂?當(dāng)u i=UHUD時(shí)，相當(dāng)于二極管加正向電壓，且RLR時(shí)，為流過(guò)二極管的正向電流。當(dāng)ui突然反向，且0V，相當(dāng)對(duì)二及管加反向電壓。在ui反向后的一段時(shí)間，反向電流不等于-Is，而是等于，反向電流|Ir|Is|，經(jīng)過(guò)tre時(shí)間后，反向電流才減小到0.1Ir，二極管接近關(guān)斷。tre稱為反向恢復(fù)時(shí)間。tre又可分為兩段，反向電流基本上為恒定的一段，即-IF對(duì)應(yīng)的時(shí)間，稱為存儲(chǔ)時(shí)間ts；反向電流經(jīng)ts后開(kāi)始減小直至0.1Ir，這段時(shí)間稱為渡越時(shí)間tt。產(chǎn)生反向恢復(fù)時(shí)間的原因，是二極管正向?qū)〞r(shí)，正向偏壓降低了PN結(jié)的內(nèi)電場(chǎng)，使P區(qū)空穴向N區(qū)擴(kuò)散，N區(qū)電子向P區(qū)擴(kuò)散，這些載流子越過(guò)了PN結(jié)后，一邊向前擴(kuò)散，一邊復(fù)合掉一部分，最后形成正向電流，見(jiàn)圖2.3（a）。這樣就在PN結(jié)兩側(cè)形成了載流子濃度分布的梯度，在位壘區(qū)兩側(cè)就有一定數(shù)量載流子的積累。把正向?qū)щ姇r(shí)載流子的這種積累現(xiàn)象叫做電荷存儲(chǔ)效應(yīng)。當(dāng)uI突然反向時(shí)，這些積累的載流子不會(huì)馬上消 (a) 正向偏置 (b) 反向偏置 圖 2.2 二極管的開(kāi)關(guān)特性 圖 2.3 PN結(jié)的關(guān)斷過(guò)程 失，除一部分繼續(xù)復(fù)合外，其余的在外加反向電壓形成的電場(chǎng)作用下，形成了漂移電流，即反向電流Ir，見(jiàn)圖2.3（b）。只要存儲(chǔ)的電荷足夠多，就可維持住Ir這么大反向電流，持續(xù)ts時(shí)間，該電流的大小由外電路負(fù)載電阻RL限制。當(dāng)存貯電荷逐漸消失而維持不住Ir這么大的反向電流時(shí)，Ir就要開(kāi)始下降，趨向于-Is 。為便于計(jì)算，當(dāng)該電流下降到0.1Ir時(shí)，就認(rèn)為二及管恢復(fù)為關(guān)斷，動(dòng)態(tài)過(guò)程結(jié)束。 2從反向截止到正向?qū)?從正向剛過(guò)渡到反向時(shí)，PN結(jié)電容除了勢(shì)壘電容外還包括較大的擴(kuò)散電容。當(dāng)二極管關(guān)斷后，只剩下很小的反向飽和電流，這時(shí)PN結(jié)電容主要為勢(shì)壘電容。所以，當(dāng)輸入信號(hào)由反向突然轉(zhuǎn)為正向時(shí)，正向電壓首先促使勢(shì)壘電容放電，使PN結(jié)內(nèi)電場(chǎng)由寬變窄，擴(kuò)散作用加強(qiáng)，使管子導(dǎo)通，產(chǎn)生正向電流。此時(shí)由于結(jié)電容很小，放電很快，PN結(jié)很快由反偏轉(zhuǎn)為正偏，形成較大的正向電流。雖然也形成了較大的擴(kuò)散電容，但是擴(kuò)散電容此時(shí)已為PN結(jié)的較小的正向電阻所旁路，對(duì)轉(zhuǎn)化時(shí)間影響不大。所以說(shuō)二極管的開(kāi)通時(shí)間（由截止轉(zhuǎn)為導(dǎo)通的時(shí)間）是很短的，對(duì)開(kāi)關(guān)速度影響可忽略。2.1.2 半導(dǎo)體三極管的開(kāi)關(guān)特性 由晶體管的工作原理可知，共發(fā)射極接法的輸出特性曲線可分成幾不同的區(qū)域。晶體管在輸入信號(hào)作用下穩(wěn)定地處于飽和區(qū)時(shí)就相當(dāng)開(kāi)關(guān)的接通；處于截止區(qū)時(shí)就相當(dāng)開(kāi)關(guān)的斷開(kāi)。我們將在靜態(tài)開(kāi)關(guān)特性中討論晶體開(kāi)關(guān)在飽和區(qū)與截止區(qū)的性能，見(jiàn)圖2.4。(a) 三極管開(kāi)關(guān) (b) 輸入特性曲線 (c) 輸出特性曲線圖2.4 三極管開(kāi)關(guān)及其特性 2.1.2.1 半導(dǎo)體三極管的靜態(tài)開(kāi)關(guān)特性 1截止（out off） 由圖2.4可知，當(dāng)輸入信號(hào)使uBEUT時(shí)（NPN管），iB0，iC0，三極管截止，工作點(diǎn)位于QC之下，可靠截止時(shí)應(yīng)使uBE0。Uthon為開(kāi)啟電壓。 截止時(shí)三極管有如下特點(diǎn)： 發(fā)射結(jié)和集電結(jié)均處于反向偏壓之下；iB0，iCICBO，相當(dāng)一個(gè)開(kāi)關(guān)的斷開(kāi)。 2飽和（Saturation） 當(dāng)iBIBS時(shí)，工作點(diǎn)移到QS處，由圖2.4（a）電路可知，三極管VT飽和時(shí)集電極電流 (2.1)而 (2.2)式中為飽和區(qū)的放大系數(shù)，小于放大區(qū)的值。所以當(dāng)iBIBS時(shí)，三極管進(jìn)入飽和狀態(tài)，并有如下特點(diǎn)。 當(dāng)iBIBEUthon時(shí)，晶體管出現(xiàn)iB，工作點(diǎn)沿載線進(jìn)入放大區(qū)。 三極管處于放大狀態(tài)時(shí)有如下特點(diǎn)：發(fā)射結(jié)正偏，集電結(jié)反偏；IBSiB0，。根據(jù)輸入信號(hào)幅度的大小，工作點(diǎn)只要在QC和QS之間，而又滿足動(dòng)態(tài)范圍的要求，就可獲得線性放大。 2.1.2.2 動(dòng)態(tài)開(kāi)關(guān)特性對(duì)于圖2.4（a）的三極管開(kāi)關(guān)，在輸入端加一個(gè)階躍脈沖，從UIL躍變到UIH，經(jīng)過(guò)tw后又躍變到UIL，見(jiàn)圖2.5。共射接法的放大電路輸出與輸入電壓是反相變化的，對(duì)于這樣一個(gè)階躍輸入，三極管VT是否會(huì)立即從截止轉(zhuǎn)為飽和，也就是說(shuō)uI，從UIL躍變到UIH，uO是否隨之從UOH躍變到UOL；uI從UIH躍變到UIL，uO是否隨之從UOL躍變UIH。實(shí)驗(yàn)表明并非如此，而是具有圖2.5所示的波形。輸出脈沖的上升和下降不象輸入脈沖是一個(gè)階躍，而是相對(duì)比較緩慢變化的。輸出脈沖uO所以有這樣的變化，是由于集電極電流iC有類似的變化。下面將分開(kāi)啟和關(guān)閉兩個(gè)過(guò)程來(lái)討論。 1開(kāi)啟過(guò)程 開(kāi)啟過(guò)程是三極管從截止轉(zhuǎn)化到飽和的過(guò)程，這一段所需的時(shí)間用ton表示，稱為開(kāi)啟時(shí)間，而開(kāi)啟時(shí)間ton=td+tr。td稱為延遲時(shí)間，它對(duì)應(yīng)從uI的正階躍開(kāi)始到 圖2. 5 三極管的開(kāi)關(guān)特性iC達(dá)到0.1ICS所滯后的時(shí)間。tr稱為上升時(shí)間，它對(duì)應(yīng)從0.1ICS開(kāi)始到集電極電流達(dá)到0.9ICS所需的時(shí)間。 研究延遲時(shí)間td先看一下正階躍來(lái)到之前，三極管VT處于截止?fàn)顟B(tài)的情況。UBE=UIL0，此時(shí)IB很小，忽略了Rb上的壓降；UBC=UB-UC=UIL-VCC0。即兩個(gè)結(jié)都處于反偏，所以兩個(gè)結(jié)的內(nèi)電場(chǎng)增加，阻擋層加寬，其中有較多的空間電荷，相當(dāng)結(jié)電容較大。 如果在某一時(shí)刻，uI由UIL突變到UIH，這時(shí)就產(chǎn)生了一個(gè)流入基極的電流，但這個(gè)電流并不能立即引起發(fā)射極少數(shù)載流子的注入，而產(chǎn)生集電極電流。因?yàn)閡I剛變到UIH時(shí)，發(fā)射結(jié)的阻擋層基本上還是原狀態(tài)，這時(shí)的iB起向結(jié)電容充電的作用。隨著充電的進(jìn)行，發(fā)射結(jié)由反偏向正偏過(guò)渡，隨之出現(xiàn)iC 。開(kāi)始iC很微小，不便于測(cè)量，所以規(guī)定當(dāng)iC=0.1ICS時(shí)為止，延遲時(shí)間td結(jié)束。顯然驅(qū)動(dòng)電流iB越大，向電容充電也越快，td也越小。開(kāi)始的反向偏壓較小，結(jié)電容也較小，td也會(huì)較小。 開(kāi)啟過(guò)程經(jīng)過(guò)td后，發(fā)射區(qū)向基區(qū)注入的電子越來(lái)越多，基區(qū)的電子的濃度也越來(lái)越大，iC也不斷上升，最后達(dá)到ICS（測(cè)量時(shí)以0.9ICS計(jì)）。上升時(shí)間tr就是iC從0.1ICS達(dá)到0.9ICS所對(duì)應(yīng)的時(shí)間。因?yàn)榕c基區(qū)中電子積累的同時(shí)，必須有等量的空穴的積累，才能保持基區(qū)的電中性。電子是從發(fā)射極注入的，來(lái)源豐富，而空穴要靠基流iB注入而產(chǎn)生，所以上升時(shí)間與iB的大小有關(guān)。iB越大，正向驅(qū)動(dòng)能力越強(qiáng)，基區(qū)電荷積累越快，tr越小。 2關(guān)閉過(guò)程 上升時(shí)間結(jié)束后，三極管進(jìn)入飽和狀態(tài)，iC=ICS，這時(shí)基極驅(qū)動(dòng)電流IBS注入基區(qū)所提供的空穴，剛好等于同時(shí)間內(nèi)因復(fù)合而減少的空穴，基區(qū)中積累的電荷量QS達(dá)到了穩(wěn)定，正好可以維持ICS。 但實(shí)際上，往往驅(qū)動(dòng)電流iBIBS。由于集電極回路有Rc存在，ICS不會(huì)再增加，所以iB除了補(bǔ)充復(fù)合掉的空穴外，還有多余，使基區(qū)中電荷的積累還要增加，出現(xiàn)了一部分超量存儲(chǔ)電荷Q S。Q S是由過(guò)驅(qū)動(dòng)引起的，QS越多，三極管飽和就越深。 關(guān)閉過(guò)程是三極管從飽和轉(zhuǎn)為截止的過(guò)程，可用關(guān)閉時(shí)間toff來(lái)描繪。toff包括兩部分，toff=ts+tf，ts稱為存儲(chǔ)時(shí)間，tf稱為下降時(shí)間。 存儲(chǔ)時(shí)間ts在關(guān)斷時(shí)，uI由UIH突變到UIL，因UIL是負(fù)值，就形成了一個(gè)流出基極的電流，把基區(qū)的電荷抽出，故稱這時(shí)的基流為抽取電流。因?yàn)橄瘸槿〉氖浅看鎯?chǔ)電荷，所以ICS不會(huì)下降，直到超量存儲(chǔ)電荷Q s被抽取完為止。于是出現(xiàn)了一段ICS不變化的時(shí)間，測(cè)量時(shí)是uI從UIH突變到UIL開(kāi)始，到ICS下降到0.9 ICS為止所對(duì)應(yīng)的時(shí)間。顯然減小iB過(guò)驅(qū)動(dòng)，或加大抽取電流，可以減小ts。 三極管開(kāi)關(guān)工作在iBIBS條件下為飽和型開(kāi)關(guān)；當(dāng)iB稍小于IBS時(shí)為非飽和型開(kāi)關(guān)，此時(shí)ts=0。 下降過(guò)程中超量存儲(chǔ)電荷Q s被缺抽光后，ICS就開(kāi)始下降。隨著抽取的進(jìn)行，基區(qū)的電荷密度不斷下降，這時(shí)基區(qū)的內(nèi)部電荷的變化與上升時(shí)間正好相反，直至iC下降到零為止。這時(shí)結(jié)區(qū)重又建立反向偏壓。測(cè)量下降時(shí)間tf，是以iC從0.9 ICS下降到0.1ICS所對(duì)應(yīng)的時(shí)間來(lái)計(jì)算的。顯然抽取電流越大，tf就越小。 由以上分析可知，描繪三極管開(kāi)關(guān)過(guò)程共有六個(gè)時(shí)間參數(shù)，即 ton=td+tr toff=ts+tf 2.2 分立元件門(mén)電路 在數(shù)字系統(tǒng)中，大量地運(yùn)用著執(zhí)行基本邏輯操作的電路。這些基本的邏輯操作是“與”（AND）、“或”（OR）、“非”（NOT）。這些電路稱為基本邏輯電路或門(mén)電路。什么是邏輯操作？例如，有的電氣設(shè)備在送電時(shí)，必須先送低壓后送高壓，送低壓是送高壓的條件，這就是一種邏輯操作。門(mén)電路的輸入信號(hào)用信號(hào)的有無(wú)、電平（Level）的高低來(lái)表示的。經(jīng)過(guò)邏輯運(yùn)算后的輸出信號(hào)也是如此。早期的門(mén)電路主要由繼電器的觸點(diǎn)構(gòu)成，后來(lái)采用二極管、三極管，目前則廣泛應(yīng)用集成電路。2.2.1 與門(mén) 2.2.1.1 與門(mén)電路 與門(mén)是一個(gè)具有多個(gè)輸入端頭和一個(gè)輸出端頭的邏輯門(mén)電路。圖2.6（a）所示的是一個(gè)二極管與門(mén)電路，A、B、C是輸入端，P是輸出端，圖2.6（b）是它的邏輯符號(hào)。輸入端頭數(shù)可任意多，但實(shí)際制造時(shí)是有限制的。 (a) 二極管與門(mén)電路圖 (b) 國(guó)標(biāo)與門(mén)邏輯符號(hào) 圖2.6 二極管與門(mén) 2.2.1.2 邏輯功能與真值表容易看出，只要A、B、C三個(gè)輸入中有一個(gè)是低電平（例如0.3V），則VCC就要通過(guò)R向該路二極管提供電流，同時(shí)將P點(diǎn)電位鉗制在0.3V+0.7V上（硅PN結(jié)壓降以0.7V計(jì)）。只有當(dāng)UA=UB=UC=UIH= 3.5V，即均為高電平時(shí)，各路二極管截止，VCC通過(guò)R送往輸出端，P點(diǎn)為高電平。 上述關(guān)系可歸納為有“0”出“0”，全“1”出“1”。這種輸入輸出之間的邏輯關(guān)系稱為“與”邏輯。即輸入端A、輸入端B、輸入端C全部都是高電平“1”輸入時(shí)，輸出為“1”。由以上分析可知該電路可以完成與邏輯運(yùn)算。三個(gè)輸入端可能人8（=23）種輸入組合情況?？蓪⒏鞣N組合情況及其對(duì)應(yīng)的與邏輯輸出P一起列于表2.1。 表2.1 與門(mén)真值表 由真值表可明顯看出，只有A與B與C 所有輸入端都是高電平，輸出才是高電平（對(duì)應(yīng)第八種情況），與邏輯的表達(dá)式如下 P=ABC=ABC 2.2.1.3 使能端與門(mén)的任意一個(gè)輸入端都可作為使能（Enable）端使用。使能端有時(shí)也稱允許輸入端或禁止端。例如，以C為使能端，A、B為信號(hào)端，則當(dāng)C=0時(shí)，P=0，即與門(mén)被封鎖，信號(hào)A和B無(wú)法通過(guò)與門(mén)。只有當(dāng)C=1（封鎖條件去除）時(shí)，P=AB，與門(mén)的輸出才反映輸入信號(hào)A與B的邏輯關(guān)系。2.2.2 或門(mén) 圖2.7（a）所示為二極管或門(mén)電路，可以看出A、B、C三個(gè)輸入端中只要有一個(gè)是高電平（3.5V），則該路二極管導(dǎo)通，輸出P被鉗制在高電平（2.8V）。只有當(dāng)A、B、C都是低電平（0.3V），輸出P才是低電平。把若干個(gè)輸入中只要有一個(gè)是“1”電平，輸出就是“1”電平這種邏輯關(guān)系稱為“或”邏輯?；蜷T(mén)真值表見(jiàn)表2.2?；蜻壿嬁捎眠壿嬍絇=A+B+C表示，它的運(yùn)算規(guī)則為有“1”出“1”，全“0”出“0”，即符合或門(mén)真值表的規(guī)定?；蜷T(mén)的邏輯符號(hào)見(jiàn)圖2.7（b）。 (a) 電路圖 (b) 國(guó)標(biāo)或門(mén)邏輯符號(hào) 圖2.7二極管或門(mén)2.2.3 非門(mén)（反相器） 圖2.8（a）是一個(gè)三極管反相器，它的輸出端P的狀態(tài)總是與輸入端的狀態(tài)相反，是反相關(guān)系。電路參數(shù)Rb、Rc選擇適當(dāng)，使A為高電平時(shí)，晶體管飽和導(dǎo)通，其集電極即P點(diǎn)為低電平（P=UCES=0.3V）；而當(dāng)A為低電平時(shí)，三極管截止，其集電極則為高電平（P=UHVCC）實(shí)現(xiàn)了“非”邏輯（A為“1”，P為“0”；A為“0”，P為“1”）。非門(mén)的邏輯關(guān)系可用邏輯式用表示。 由于非門(mén)有電流放大能力，所以輸出電平穩(wěn)定，帶負(fù)載能力強(qiáng)。為了利用非門(mén)的這種性質(zhì)，實(shí)際工作中，與門(mén)、或門(mén)總是和非門(mén)聯(lián)合使用，組成與非門(mén)、或非門(mén)、與或非門(mén)等。另外邏輯門(mén)在驅(qū)動(dòng)發(fā)光二極管、繼電器等電流較大的元件時(shí)，都采用非門(mén)。 (a) 電路圖 (b) 國(guó)標(biāo)非門(mén)符號(hào) 圖2.8三極管反相器 非門(mén)的邏輯符號(hào)見(jiàn)圖2.8（b）。其中圖(b)小圓圈“o”表示非的邏輯運(yùn)算關(guān)系，使用“o”則為單一邏輯約定。在單一邏輯約定采用非運(yùn)算符號(hào)“o”時(shí)，在邏輯符號(hào)框外既可以標(biāo)注“H”或“L”，也可以標(biāo)注“1”或“0”，因?yàn)榇藭r(shí)“H”、“L”和“1”、“0”是對(duì)應(yīng)關(guān)系。2.3 集成門(mén)電路（TTL） 在數(shù)字系統(tǒng)中應(yīng)用大量的邏輯門(mén)電路，采用分立元件焊接成門(mén)電路，不僅體積大，而且焊點(diǎn)多，易出故障，使得電路可靠性下降。集成門(mén)電路是通過(guò)特殊工藝方法將所有電路元件制造在一個(gè)很小的硅片上，其優(yōu)點(diǎn)是體積小、重量輕、功耗小、成本低、使用起來(lái)焊點(diǎn)少、可靠性提高。DTL（Diode Transistor Logic二極管三極管邏輯）門(mén)電路是集成電路的早期產(chǎn)品，具有線路簡(jiǎn)單、成品率高等優(yōu)點(diǎn)，缺點(diǎn)是速度較慢。于是發(fā)展起來(lái)一種新的電路形式一TTL（Transistor Transistor Logic三極管三極管邏輯）門(mén)電路。CT74/54TTL系列也稱TTL標(biāo)準(zhǔn)系列，第一個(gè)字母C代表中國(guó)；T代表TTL；74代表標(biāo)準(zhǔn)TTL民用系列；54代表標(biāo)準(zhǔn)TTL軍用系列。2.3.1 TTL與非門(mén)電路電路結(jié)構(gòu)以CT7400型集成電路為例，它包括四個(gè)相同的2輸入與非門(mén)，其中一個(gè)，如圖2.9所示。 輸入級(jí)包括多發(fā)射極晶體管VT1及電阻R1，形成與門(mén)電路。多發(fā)射極晶體管一般是靠近基極制造多個(gè)發(fā)射結(jié)。將發(fā)射結(jié)、集電結(jié)都視為二極管，讀者不難將多發(fā)射極晶體管改畫(huà)成圖2.10。顯然這是一個(gè)與門(mén)電路。 圖2.9 CT7400型與非門(mén) 圖2.10 多發(fā)射極管等效一個(gè)與門(mén) 中間級(jí)包括VT2管及電阻R2、R3。主要作用是將VT2的基極電流放大，以增強(qiáng)對(duì)輸出級(jí)的驅(qū)動(dòng)能力。其電路結(jié)構(gòu)是共射組態(tài)的基本放大電路。 輸出級(jí)由VT5、VT3、D4、R4等元器件組成。由下述分析可知，圖7.14與非門(mén)電路的輸出級(jí)只有兩種穩(wěn)定工作狀態(tài)：VT5導(dǎo)通，VT3、D4截止，輸出為低電平；VT5截止，VT3、D4導(dǎo)通，輸出為高電平。這種輸出級(jí)的電路結(jié)構(gòu)形式也稱作圖騰柱輸出級(jí)（Totem post）。2.3.2 電路的邏輯功能 CT7400是一個(gè)與非門(mén)，由上節(jié)可知當(dāng)它的全部輸入端是高電平時(shí)，輸出為低電平，這一狀態(tài)也稱為開(kāi)態(tài)；輸入端有低電平輸入時(shí)，輸出為高電平，這一狀態(tài)也稱為關(guān)態(tài)。下面將分別討論這兩個(gè)狀態(tài)。 2.3.2.1開(kāi)態(tài) 開(kāi)態(tài)對(duì)應(yīng)所有輸入端為高電平，輸出為低電平的狀態(tài)。因?yàn)樗械妮斎攵藶楦唠娖剑碅=B=1，VT1管的兩個(gè)發(fā)射結(jié)都反偏，于是VCC通過(guò)R1、VT1的集電結(jié)向VT2提供基流IB2。只要電路參數(shù)設(shè)計(jì)正確，VT2可飽和，VT2將IB2放大后又可驅(qū)動(dòng)VT5飽和，輸出低電平UOL=UCES50.3V。此時(shí) 如果忽略VT3的基流，則可認(rèn)為IR2=IC2，而 IE2=IB2+IC2=0.725+2.5=3.225mA驅(qū)動(dòng)VT5飽和的基流則可認(rèn)為 可見(jiàn)，由于VT2管的電流放大作用，VT5管得到的驅(qū)動(dòng)電流IB5要比IB2大。VT5管在IB5的作用下將飽和，所以可認(rèn)為UC5=UO=UCES50.3V。 與此同時(shí)，因?yàn)閁C2 = UE2+UCES20.7+0.3=1V，而UO0.3V。所以VT3和輸出端之間的電位差：UC2-UO0.7V。這一電位差值不可能同時(shí)打開(kāi)兩個(gè)串聯(lián)的PN結(jié)，即VT3的發(fā)射結(jié)和VD4，故VT3和VD4截止。所以VCC不會(huì)經(jīng)R4向VT5灌入電流，VT5的集電極電流只可能由外電路提供，并流入VT5，這個(gè)電流稱為輸出低電平電流IOL，也稱灌電流。 開(kāi)態(tài)情況下，VT1管的發(fā)射極處于高電平3V左右，基極2.1V，發(fā)射結(jié)反偏；IB1流向集電極，去掉集電結(jié)的壓降0.7V，UC1=UB2=1.4V。電路各有關(guān)點(diǎn)的電位可按如下順序確定： UA= UB = UIH IB1 = IB2 VT2飽和 VT5飽和 UOL UB1 =2.1V UB2 =1.4V UB5 =0.7V UC2 =1V VT3、VD4截止 2.3.2.2 關(guān)態(tài) 關(guān)態(tài)對(duì)應(yīng)輸入端最少有一個(gè)為低電平，輸出為高電平的狀態(tài)。因?yàn)檩斎攵擞械碗娖剑?.3V），VCC經(jīng)R1有電流IIL向輸入端流去，所以UB1=0.3+0.7=1V,該電位不足以使VT2及VT5導(dǎo)通，因此VT2及VT5截止。VT2截止，VCC經(jīng)R2有電流向VT3的基極流去，使VT3飽和，于是可以列出如下方程式 由此可確定輸出為高電平。上式中，所以。VCC經(jīng)R4向VT3集電極和二極管VT4提供電流，并流向外電路，這個(gè)電流稱為輸出高電平電流IOH，也稱拉電流。 關(guān)態(tài)時(shí)各有關(guān)點(diǎn)的電位可按下列順序確定： 通過(guò)對(duì)開(kāi)態(tài)和關(guān)態(tài)的分析，可以確定CT7400型TTL邏輯門(mén)具有輸入全“1”，輸出為“0”；輸入有“0”，輸出為“1”的與非邏輯關(guān)系，因而它是與非門(mén)。并且它的輸出級(jí)只有開(kāi)態(tài)和關(guān)態(tài)兩種穩(wěn)定工作狀態(tài)。2.3.3 特性曲線 邏輯門(mén)的特性曲線是指邏輯門(mén)輸入端、輸出端的電壓、電流之間的函數(shù)關(guān)系，這種關(guān)系是非線性的，所以用特性曲線來(lái)描述。TTL邏輯門(mén)的特性曲線有三條，即 u0=f（i0），表示輸出電壓隨輸出電流變化而變化的規(guī)律，它又分為輸出低電平負(fù)載輸出特性曲線uOL=f（iOL）和輸出高電平負(fù)載輸出特性曲線uOH=f（iOH）兩條。u0=f（uI），表示輸出電壓隨輸入電壓變化而變化的規(guī)律，稱為電壓傳輸特性曲線。 uI=f（iI），表示輸入電壓隨輸入電流變化而變化的規(guī)律，稱為輸入特性曲線。 此外還有一條輸入端電阻負(fù)載特性曲線，它反映邏輯門(mén)輸入端對(duì)地之間接有電阻時(shí)對(duì)邏輯門(mén)輸出邏輯電平的影響。 2.3.3.1 uOL= f（iOL）-輸出低電平負(fù)載特性曲線 輸出低電平負(fù)載特性曲線也稱灌電流負(fù)載性曲線。在實(shí)際電路中灌電流是由后面所接的邏輯門(mén)輸入低電平電流匯集在一起而灌入前面邏輯門(mén)的輸出端所形成，讀者參閱圖2.11自明。顯然它的測(cè)試電路應(yīng)該如圖2.12所示，輸入端所加的邏輯電平是保證輸出端能夠獲得低電平，只不過(guò)灌電流是通過(guò)接向電源的一只電位器而獲得的，調(diào)節(jié)的電位器可改變灌電流的大小，輸出低電平的電壓值也將隨之變化。 圖2.11 灌電流(實(shí)線箭頭)與放電流(虛線箭頭)示意圖 (a) 灌電流負(fù)載特性曲線 (b) 測(cè)試電路 圖2.12 灌電流負(fù)載特性曲線及測(cè)試電路 當(dāng)輸出低電平的電壓值隨著灌電流的增加而增加到輸出低電平最大值時(shí)，即uOL=UOLMAX時(shí)所對(duì)應(yīng)的灌電流值定義為輸出低電平電流的量大值IOLMAX。不同系列的邏輯電路，同一系列中不同的型號(hào)的集成電路，國(guó)家標(biāo)準(zhǔn)中對(duì)輸出低電平電流的最大值IOLMAX的規(guī)范值的規(guī)定往往是不同的。比較常用的數(shù)值如下 TTL系列 IOLMAX=16mA LSTTL74系列 IOLMAX=8mA LSTTL54系列 IOLMAX=4mA 扇出系數(shù)NO是描述集成電路帶負(fù)載能力的參數(shù)，它的定義式(2. 3 )。 (2.3) 在決定扇出系數(shù)時(shí)，正確計(jì)算電流值是重要的，對(duì)于圖2.11而言，后面所接的邏輯門(mén)的輸入端有并聯(lián)的情況。當(dāng)輸出為低電平時(shí)，后面邏輯門(mén)輸入端流出的IIL，因有R1的限流作用，與并聯(lián)端頭數(shù)無(wú)關(guān)。但是，當(dāng)輸出為高電平時(shí)，電流的方向改變?yōu)榱鬟M(jìn)輸入端，后面邏輯門(mén)輸入級(jí)的多發(fā)射極三極管相當(dāng)有兩個(gè)三極管并聯(lián)。流入的IIH就要加倍，其值與并聯(lián)端頭數(shù)有關(guān)。這樣，輸出低電平和輸出高電平兩種情況下，扇出系數(shù)可能是不同的。由于IIL的數(shù)值比IIH的數(shù)值要大很多，對(duì)于集成電路來(lái)說(shuō)矛盾的主要方面在低電平扇出系數(shù)。所以，一般我們只需要考慮低電平扇出系數(shù)就可以了。 2.3.3.2 uOH= f（IOH）-輸出高電平負(fù)載特性曲線 在實(shí)際電路中拉電流是由前面的邏輯門(mén)流出的高電平負(fù)載電流，流向后面所接的邏輯門(mén)的輸入端。此時(shí)由于后面所接邏輯門(mén)的輸入三極管的發(fā)射結(jié)是反向偏置，IIH很小，所以拉電流也比較小。顯然它的測(cè)試電路應(yīng)該如圖2.13(b)所示。 (a) 拉電流負(fù)載特性曲線 (b) 測(cè)試電路 圖2.13 拉電流負(fù)載特性曲線及測(cè)試電路 輸入端所加的低電平，是為了獲得輸出高電平，只不過(guò)拉電流是通過(guò)接向地線的一只電位器而獲得電流通路，調(diào)節(jié)的電位器可改變拉電流的數(shù)值。輸出高電平負(fù)載特性曲線的實(shí)測(cè)結(jié)果如圖2.13（a）所示，其基本規(guī)律是隨著拉電流的增加，輸出高電平下降，當(dāng)uOH=UOHMIN時(shí)所對(duì)應(yīng)的拉電流值定義為輸出高電平電流的量大值IOHMAX。不同系列的邏輯電路，同一系列中不同的型號(hào)的集成電路，國(guó)家標(biāo)準(zhǔn)中對(duì)輸出電平電流的最大值IOHMAX的規(guī)范值的規(guī)定往往是不同的。比較常用的數(shù)值如下 標(biāo)準(zhǔn)TTL系列 IOHMAX=-400A 低功耗肖特基LSTTL系列 IOHMAX=-400A -400A前面的負(fù)號(hào)表示電流的方向是從集成電路流出的，正號(hào)表示電流是流進(jìn)集成電路中的。 2.3.3.3 uo= f（uo）-電壓傳輸特性曲線 電壓傳輸特性曲線就是研究在邏輯門(mén)的輸入電壓變化時(shí)，邏輯門(mén)的輸出電壓是如何變化的。正常使用時(shí)，邏輯門(mén)的輸入是雙值邏輯信號(hào)，在研究電壓傳輸特性時(shí)，為了全方位的了解輸入和輸出的關(guān)系，所加的輸入信號(hào)是從零伏連續(xù)變化到電源電壓之值。電壓傳輸特性曲線的實(shí)驗(yàn)電路如圖2.14所示，電壓傳輸特性曲線示于圖2.15之中。 圖2.14 實(shí)驗(yàn)電路 圖2.15 電壓傳輸特性曲線 電壓傳輸特性曲線可以分為四個(gè)段落來(lái)說(shuō)明。 AB段AB段基本上與X軸平行，相當(dāng)輸入低電平，輸出高電平，與關(guān)態(tài)相當(dāng)。 BC段稱為線性區(qū)。由于輸入的提高，輸入低電平電流有一部分開(kāi)始流入VT2的基極，使VT2進(jìn)入放大狀態(tài)，但I(xiàn)E2在R3上的壓降還不足以使VT5導(dǎo)通。此時(shí)VT3和VD4原來(lái)就是導(dǎo)通的，所以輸出將跟隨VT2集電極，即VT3的基極電位而變化。 CD段稱為過(guò)渡區(qū)。VT2的導(dǎo)通較強(qiáng)時(shí)，VT5也將開(kāi)始導(dǎo)通，整個(gè)門(mén)電路的三極管均處于放大狀態(tài)，輸入的微小變化會(huì)引起輸出的強(qiáng)烈變化，CD段變化很陡。 DE段DE段基本上與X軸平行，相當(dāng)輸入高電平，輸出低電平，與開(kāi)態(tài)相當(dāng)。由電壓傳輸特性，不僅可以知道與非門(mén)輸出高電平UOH和低電平UOL的值，而且還可以求出閾值電壓、關(guān)門(mén)電平、開(kāi)門(mén)電平和輸入噪聲容限等重要參數(shù)。 閾值電壓UT 。電壓傳輸特性的過(guò)渡區(qū)所對(duì)應(yīng)的輸入電壓，既是決定VT5管截止和導(dǎo)通的分界線，又是決定輸出高、低電平的分界線。因此，經(jīng)常形象化地把這個(gè)電壓叫做閥值電壓或門(mén)檻電壓，并用UT表不。然而，過(guò)渡區(qū)所對(duì)應(yīng)的輸入電壓，實(shí)際上有一定的范圍，所以嚴(yán)格地講，應(yīng)當(dāng)把閾值電壓定義為過(guò)渡區(qū)中uI=u0那一點(diǎn)所對(duì)應(yīng)的輸入電壓值。 UT是一個(gè)很重要的參數(shù)，在近似分析估算中，常把它作為決定與非門(mén)工作狀態(tài)的關(guān)鍵值。當(dāng)uIUT時(shí)，就認(rèn)為與非門(mén)開(kāi)啟，輸出為低電平UOL；當(dāng)UIUT時(shí)，就認(rèn)為與非門(mén)截止，輸出為高電平UOH。 關(guān)門(mén)電平和開(kāi)門(mén)電平。定義輸出電壓下降到UOH下限值時(shí)，對(duì)應(yīng)的輸入電壓稱做關(guān)門(mén)電平（Uoff）。顯然只有當(dāng)uIUT時(shí)，uo才是高電平UOH。當(dāng)uIUoff時(shí)，uo迅速下降到UOL。當(dāng)uO剛剛降到UOL時(shí)，對(duì)應(yīng)的輸入電壓定義為開(kāi)門(mén)電平（Uon），Uon相當(dāng)電壓傳輸特性曲線中D點(diǎn)對(duì)應(yīng)的輸入電壓值。當(dāng)uIUon 時(shí)，uO為低電平UOL。 由于電壓傳輸特性曲線中對(duì)應(yīng)Uoff和Uon處是很陡的，所以Uoff與Uon不便于測(cè)量，此外電源、溫度的變化，也會(huì)影響Uoff和Uon，加上制造上不可避免的分散性，在工廠中不便通過(guò)這兩個(gè)參數(shù)的測(cè)試來(lái)確定每個(gè)邏輯門(mén)是否合乎標(biāo)準(zhǔn)。因此，技術(shù)規(guī)范確定，Uoff和Uon各讓出一定的電壓值，確定了輸入低電平最大值UILMAX和輸入高電平最小值UIHMIN以分別代替Uoff和Uon。當(dāng)uIUILMAX時(shí)電路處于關(guān)態(tài)；當(dāng)uIUIHMIN時(shí)電路處于開(kāi)態(tài)。要注意UILMAX和UIHMIN是用于測(cè)試，而UT是用于分析，它們的概念相近，但用途不同。噪聲容限（Noise Margin）。由圖2.16和以上分析可知，當(dāng)輸入低電平時(shí)，雖有外來(lái)正向干擾，但只要不超過(guò)UILMAX，電路的關(guān)態(tài)就不會(huì)受到破壞。輸入低電平時(shí)，允許的干擾電平范圍（UILMAX-UOL）稱為低電平噪聲容限UNL（或0）。同樣，當(dāng)輸入高電平時(shí)，加上外來(lái)干擾，只要不低于最小輸入高電平，就不會(huì)破壞電路的開(kāi)態(tài)。輸入高電平時(shí)，允許的干擾電平范圍（UOH-UIHMIN）稱為高電平噪聲容限UNH（或1），參閱圖2.16。 圖2.16 噪聲容限的概念 由圖2.16可知，TTL與非門(mén)的低電平噪聲容限為UNL=UILMAX-UOl=0.8-UOL，約在0.4V左右；高電平噪聲容限為UNH=UOH-UIHMIN=UOH-2，約在0.4V 左右。所以在TTL電路中，噪聲容限約在0.4V 左右。 2.3.3.4 TTL邏輯電路輸入端電阻負(fù)載特性曲線 在數(shù)字電路和脈沖電路中，與非門(mén)電路有時(shí)是作為反相放大器使用的。同時(shí)，TTL與非門(mén)輸入回路的電阻值，對(duì)門(mén)的狀態(tài)也有很大的影響。因此在討論實(shí)際的電路之前，很需要了解一下TTL與非門(mén)在這方面的一些性能。 TTL與非門(mén)當(dāng)輸入端開(kāi)路時(shí)（R=），相當(dāng)于接高電平，于是uo=UoL；當(dāng)輸入端對(duì)地短路時(shí)（R=0），相當(dāng)于接低電平，于是uo=UoH。現(xiàn)在進(jìn)一步討論當(dāng)輸入端經(jīng)過(guò)電阻接地時(shí)（見(jiàn)圖2.17），輸出端是高電平還是低電平？這要取決于所接電阻R的阻值，當(dāng)電阻R大于一個(gè)被稱為開(kāi)門(mén)電阻Ron的電阻時(shí)，輸入相當(dāng)高電平，與非門(mén)輸出為低電平；當(dāng)R小于一個(gè)被稱為關(guān)門(mén)電阻Roff的電阻時(shí)，輸入相當(dāng)?shù)碗娖?，與非門(mén)的輸出為高電平。下面討論與非門(mén)的開(kāi)門(mén)電阻Ron和關(guān)門(mén)電阻Roff的概念。 1關(guān)門(mén)電阻Roff 當(dāng)與非門(mén)輸入端接有電阻R時(shí)，R=0，該支路中的電流即為IIS。當(dāng)R稍有增加 (a)實(shí)驗(yàn)電路 (b)輸入端負(fù)載特性 圖2.17 輸入端電阻對(duì)與非門(mén)工作狀態(tài)的影響時(shí)，R上的壓降也稍有增加，但這個(gè)壓降uI很小，仍能保持輸入低電平的狀態(tài)。隨著R的增加，uI不斷增加，當(dāng)增加的某一數(shù)值時(shí)，R上的電位達(dá)到Uoff。輸出電壓就要開(kāi)始從UOH下降，此時(shí)對(duì)應(yīng)的電阻值稱為關(guān)門(mén)電阻Roff。當(dāng)RRoff與非門(mén)處于關(guān)態(tài)。 當(dāng)RRoff時(shí)，IR1經(jīng)VT1發(fā)射結(jié)幾乎全部流入R，VT2此時(shí)處于截止?fàn)顟B(tài)。若取TTL與非門(mén)的Uoff=1V，則可算出Roff。 當(dāng)uI=Uoff時(shí)，R=Roff，可得 當(dāng)R1=2.8kW，VCC=5V，UBE1=0.7V，Uoff=1V代入上式可得關(guān)門(mén)電阻Roff=0.85kW當(dāng)RRoff=0.85 kW，與非門(mén)處于關(guān)態(tài)。 2開(kāi)門(mén)電阻 如果把與非門(mén)輸入端的電阻R繼續(xù)加大，輸入電壓uI隨之增加，當(dāng)uI增加到開(kāi)門(mén)電平Uon時(shí)，與非門(mén)轉(zhuǎn)入開(kāi)態(tài)，輸出低電平。此時(shí)，對(duì)應(yīng)的電阻值就是開(kāi)門(mén)電阻Ron。當(dāng)RRon時(shí)，與非門(mén)處于開(kāi)態(tài)。 由圖2.17(a)可知，當(dāng)uI=Uon時(shí)，IR1這個(gè)電流將有一部分被分到VT2的基極，由于與非門(mén)的狀態(tài)剛剛由關(guān)態(tài)轉(zhuǎn)為開(kāi)態(tài)，分流到VT2基極的電流還不算大。為了簡(jiǎn)化計(jì)算，可忽略VT2的基流，仍可列出下式： 當(dāng)uI=Uon時(shí)，R=Ron，推導(dǎo)后可得 將R1=2.8 kW、VCC=5V、UBE1=0.7V、Uon=1.8V代入上式可得開(kāi)門(mén)電阻Ron=2 kW。當(dāng)RRon=2 kW時(shí)，與非門(mén)處于開(kāi)態(tài)。實(shí)際上由于有IB2的分流，對(duì)于R=2 kW，其上的壓降要小于1.8 V，為了保證與非門(mén)可靠地開(kāi)啟（輸出低電平），R常取得比2 kW稍大些。一般常選Ron=2.5 kW。 R從零開(kāi)始逐漸增大，uI也不斷增加，這一關(guān)系可用圖1.17（b）的輸入端負(fù)載特性曲線來(lái)描繪。要注意對(duì)不同系列的邏輯門(mén)，開(kāi)門(mén)電阻和關(guān)門(mén)電阻的具體數(shù)值可能差別很大，所以取以上計(jì)算的臨界數(shù)值往往并不可靠。2.3.5 參數(shù)與指標(biāo) 邏輯門(mén)的參數(shù)分為靜態(tài)參數(shù)和動(dòng)態(tài)參數(shù)，或分別稱之為直流參數(shù)和交流參數(shù)。靜態(tài)參數(shù)有電壓參數(shù)、電流參數(shù)、電源參數(shù)，動(dòng)態(tài)參數(shù)主要指時(shí)間參數(shù)，分述如下。 2.3.4.1 電壓參數(shù) 電壓參數(shù)在講特性曲線時(shí)已經(jīng)基本上都提到了，現(xiàn)歸納如下。 UOHMIN輸出高電平電壓最小值； UOLMAX輸出低電平電壓最大值； UILMAX輸入低電平電壓最大值； UIHMIN輸入高電平電壓最小值。 2.3.4.2 電流參數(shù) IOHMAX輸出高電平電流最大值（拉電流）； IOLMAX輸出低電平電流最大值（灌電流）； IIHMAX輸入高電平電流最大值； IILMAX輸入低電平電流最大值； IIH的測(cè)試電路如圖218所示，其它測(cè)試電路讀者可以根據(jù)被測(cè)試的參數(shù)的概念和要求自己確定。 2.3.4.3 電源參數(shù) VCC電源供電電壓； 圖2.18 IIH的測(cè)試電路 ICCL輸出低電平電源電流； ICCH輸出高電平電源電流； P0靜態(tài)功耗。靜態(tài)功耗由下式計(jì)算得出 P0=0.5（ICCL+ICCH）VCC 要注意對(duì)于幾個(gè)相同的邏輯電路封裝在一起的產(chǎn)品，如四2輸入與非站CT74LS00，從電源端（14腳）測(cè)出的電流是四邏輯門(mén)的電流值，計(jì)算出來(lái)的功耗要除以4才是一個(gè)邏輯門(mén)的功耗。 2.3.4.4 時(shí)間參數(shù) 時(shí)間參數(shù)是動(dòng)態(tài)參數(shù)，不同系列，不同型號(hào)差別較大，對(duì)邏輯門(mén)而言一般分為如下三個(gè)時(shí)間參數(shù)，具體參閱圖2.19。 tPHL輸出電壓從高電平變化到低電平相對(duì)于輸入電壓變化的延遲時(shí)間； tPLH輸出電壓從低電平變化到高電平相對(duì)于輸入電壓變化的延遲時(shí)間； tpd tPHL和tPLH的平均值 與非門(mén)平均傳輸延遲時(shí)間是指一個(gè)數(shù)字信號(hào)從輸入端輸入，經(jīng)過(guò)門(mén)電路再?gòu)钠漭敵龆溯敵鏊舆t的時(shí)間，它反映了電路傳輸信號(hào)的速度。 為了測(cè)試方便，都以電壓波形擺幅的二分之一處為起始點(diǎn)去測(cè)量平均延遲時(shí)間。從輸入上升邊50%到輸出下降邊50%為止的時(shí)間叫做導(dǎo)通延遲時(shí)間tPHL；從輸入下降邊50%到輸出上升邊50%為止的時(shí)間叫做截止延遲時(shí)間tPLH。導(dǎo)通延遲時(shí)間和截止延遲時(shí)間的平均值稱為平均延遲時(shí)間（如圖2.19）標(biāo)準(zhǔn)TTL門(mén)的平均傳輸延遲時(shí)間的典型值約10ns。 圖2.19 輸出對(duì)輸入的時(shí)間延遲 2.4 其它類型TTL門(mén) 除了上面所介紹的TTL與非門(mén)外，還有許多其它類型TTL門(mén)電路，例如常用的或非門(mén)、與或非門(mén)、或門(mén)、異或門(mén)，集電極開(kāi)路（OC）門(mén)以及三態(tài)門(mén)等。這些門(mén)的電路結(jié)構(gòu)的基本部分與與非門(mén)差不多，本書(shū)就不一一介紹了，下面僅介紹其中二種。2.4.1 集電極開(kāi)路門(mén)（OC門(mén)） 2.4.1.1 工作原理 將TTL與非門(mén)中的VT3、VD4去掉，就得到集電極開(kāi)路（Open Collector）門(mén)，如圖2.20所示。由于VT5的上拉部分VT3、VD4去掉，VT5將不能得到高電平，為此OC門(mén)在工作時(shí)必須在輸出端與電源之間接一個(gè)電阻，這個(gè)電阻稱為上拉電阻。 由于上拉電阻的接入，又給OC門(mén)帶來(lái)一些特點(diǎn)，就是OC門(mén)的輸出端可以并聯(lián)。這在標(biāo)準(zhǔn)TTL系列的推挽輸出級(jí)（圖騰輸出級(jí)）是不允許輸出端并聯(lián)的，例如二個(gè)邏輯門(mén)的輸出端并聯(lián)，一個(gè)是高電平輸出，另一個(gè)是低電平輸出，因?yàn)樘幱陂_(kāi)態(tài)的輸出管電阻很小，從另一個(gè)門(mén)就會(huì)有很大的拉電流流出，灌入處于開(kāi)態(tài)的輸出管中。從而使輸出電壓值超出規(guī)定的邏輯電平，最后門(mén)的輸出即不是高電平，也不是低電平，在雙值邏輯系統(tǒng)中出現(xiàn)這種情況是不允許的。(a) OC門(mén)電路圖 (b) 國(guó)標(biāo)符號(hào) 圖2.20 OC門(mén)電路及符號(hào) 與TTL與非門(mén)不同的是，它可以將幾個(gè)OC門(mén)的輸出端連在一起，公用一個(gè)集電極負(fù)載電阻Rc，只要Rc的阻值大小合適，電路就可正常工作。當(dāng)然也可一個(gè)門(mén)單獨(dú)使用。當(dāng)幾個(gè)OC門(mén)的輸出端連在一起時(shí)，圖2.21中給出了兩個(gè)OC門(mén)連接的情況。門(mén)G1的輸出，門(mén)G2的輸出?，F(xiàn)在兩個(gè)門(mén)的輸出端連在一起后，只要其中有一個(gè)輸出低電平，總的輸出就是低電平。只有兩個(gè)門(mén)都輸出高電平時(shí)，總的輸出才是高電平。這相當(dāng)于“與”的邏輯關(guān)系，這個(gè)與邏輯關(guān)系是在輸出線上實(shí)現(xiàn)的，稱為“線與”。所以有 由摩根定理可以確定OC門(mén)的輸出與各與非門(mén)的輸入之間滿足與或非的邏輯關(guān)系，即 圖2.21