實(shí)驗(yàn)六 計(jì)數(shù)器及其應(yīng)用.doc

信 息 工 程 學(xué) 院實(shí)驗(yàn)報(bào)告的內(nèi)容與格式按任課教師的要求書(shū)寫(xiě)。 數(shù)字邏輯與數(shù)字系統(tǒng) 實(shí)驗(yàn)/實(shí)習(xí)報(bào)告學(xué)院:信息工程學(xué)院班級(jí):信息111姓名:朱偉定學(xué)號(hào):2011013259 成績(jī):A實(shí)驗(yàn)六 計(jì)數(shù)器及其應(yīng)用 一、 實(shí)驗(yàn)?zāi)康? 學(xué)習(xí)集成觸發(fā)器構(gòu)成計(jì)數(shù)器的方法；2 掌握中規(guī)模集成計(jì)數(shù)器的使用方法及功能測(cè)試方法；3 用集成電路計(jì)數(shù)器構(gòu)成1N分頻器。二、實(shí)驗(yàn)預(yù)習(xí)要求1 復(fù)習(xí)計(jì)數(shù)器電路工作原理；2 預(yù)習(xí)中規(guī)模集成電路計(jì)數(shù)器74LS192的邏輯功能及使用方法；3 復(fù)習(xí)實(shí)現(xiàn)任意進(jìn)制計(jì)數(shù)的方法。三、實(shí)驗(yàn)原理計(jì)數(shù)器是典型的時(shí)序邏輯電路，它用來(lái)累計(jì)和記憶輸入脈沖的個(gè)數(shù)。計(jì)數(shù)是數(shù)字系統(tǒng)中很重要的基本操作，集成計(jì)數(shù)器是最廣泛應(yīng)用的邏輯部件之一。計(jì)數(shù)器種類(lèi)較多，按構(gòu)成計(jì)數(shù)器中的多觸發(fā)器是否使用一個(gè)時(shí)鐘脈沖源來(lái)分，有同步計(jì)數(shù)器和異步計(jì)數(shù)器；根據(jù)計(jì)數(shù)制的不同，分為二進(jìn)制計(jì)數(shù)器、十進(jìn)制計(jì)數(shù)器和任意進(jìn)制計(jì)數(shù)器；根據(jù)計(jì)數(shù)的增減趨勢(shì)，又分為加法、減法和可逆計(jì)數(shù)器。還有可預(yù)置數(shù)和可編程序功能計(jì)數(shù)器等。圖實(shí)驗(yàn)6.1四位二進(jìn)制異步加法計(jì)數(shù)器1. 用D觸發(fā)器構(gòu)成異步二進(jìn)制加/減計(jì)數(shù)器。如圖實(shí)驗(yàn)6.1所示，用四個(gè)D觸發(fā)器構(gòu)成四位二進(jìn)制異步加法計(jì)數(shù)器，其連接特點(diǎn)是將D觸發(fā)器接成T觸發(fā)器，再由低位觸發(fā)器的端和高一位的CP端相連。如果將上圖中的Q端與高一位的CP端相連，即可構(gòu)成四位二進(jìn)制異步減法計(jì)數(shù)器。 2. 計(jì)數(shù)器級(jí)聯(lián)使用及任意進(jìn)制計(jì)數(shù)器的實(shí)現(xiàn)（1）任意進(jìn)制的實(shí)現(xiàn)圖實(shí)驗(yàn)6.2所示利用74LS192采用復(fù)位法構(gòu)成五進(jìn)制計(jì)數(shù)器。圖實(shí)驗(yàn)6.3所示利用74LS161采用置位法構(gòu)成十進(jìn)制計(jì)數(shù)器。圖實(shí)驗(yàn)6.2 復(fù)位法構(gòu)成五進(jìn)制計(jì)數(shù)器圖實(shí)驗(yàn)6.3 置位法構(gòu)成十進(jìn)制計(jì)數(shù)器（2） 一個(gè)十進(jìn)制計(jì)數(shù)器只能表示09，要擴(kuò)大計(jì)數(shù)范圍，常常用多個(gè)十進(jìn)制計(jì)數(shù)器級(jí)聯(lián)使用。74LS192設(shè)有進(jìn)位（或借位）輸出端，因此可用其進(jìn)位（或借位）輸出信號(hào)驅(qū)動(dòng)下一級(jí)計(jì)數(shù)器。如圖實(shí)驗(yàn)6.4所示。圖實(shí)驗(yàn)6.4 計(jì)數(shù)器擴(kuò)展四、實(shí)驗(yàn)儀器設(shè)備1. TPEAD數(shù)字電路實(shí)驗(yàn)箱 1臺(tái)2. 雙時(shí)鐘同步加/減計(jì)數(shù)器74LS192 2片3. 四位同步二進(jìn)制加法計(jì)數(shù)器74LS161 1片4. 雙D觸發(fā)器74LS74 2片5. 四兩輸入集成與非門(mén) 74LS00 1片五、實(shí)驗(yàn)內(nèi)容及方法1. 用74LS74 D觸發(fā)器構(gòu)成四位二進(jìn)制異步加法計(jì)數(shù)器。（1）按圖實(shí)驗(yàn)6.1連接， 接至邏輯開(kāi)關(guān)輸出插孔，將CP端接單次脈沖源，輸出端Q3、Q2、Q1、Q0接邏輯電平顯示插孔，接高電平+5V。（2）清零后，逐個(gè)送入單次脈沖，觀察并記錄Q3、Q2、Q1、Q0狀態(tài)。 （3）將單次脈沖改為1Hz的連續(xù)脈沖，觀察Q3、Q2、Q1、Q0的狀態(tài)。（4）將CP改為1KHz，用示波器觀察CP、Q3、Q2、Q1、Q0端波形。 （5）將圖實(shí)驗(yàn)6.1改成減法計(jì)數(shù)器，重復(fù)上述步驟，并列表記錄輸出狀態(tài)。表1.1 四位二進(jìn)制異步加法計(jì)數(shù)器真值表CPQ3Q2Q1Q0CPQ3Q2Q1Q000000810001000191001200101010103001111101140100121100501011311016011014111070111151111 表1.2 將單脈沖改為連續(xù)脈沖后四位二進(jìn)制異步加法計(jì)數(shù)器真值表CPQ3Q2Q1Q0CPQ3Q2Q1Q000000810001000191001200101010103001111101140100121100501011311016011014111070111151111表1.3 四位二進(jìn)制異步減法計(jì)數(shù)器CPQ3Q2Q1Q0CPQ3Q2Q1Q0011118011111110901102110110010131100110100410111200115101013001061001140001710001500002. 74LS192邏輯功能測(cè)試 將74LS192的CP接單脈沖源，清零端（CR=1）、置數(shù)端 =0、數(shù)據(jù)輸入端（D3D0）分別接邏輯開(kāi)關(guān)，輸出端（Q3Q0）接邏輯電平顯示插孔； 和 接邏輯電平顯示插孔或譯碼顯示輸入的相應(yīng)插孔。按表6.1逐項(xiàng)測(cè)試，檢查是否相符。表6.1 74LS192的功能表（1）清零（CR） 當(dāng)CR=1，其它輸入端狀態(tài)為任意態(tài)，此時(shí)Q3Q2Q1Q0=0000。之后，置CR=0，清零結(jié)束。（2）置數(shù)當(dāng)CR=0，CPu、CPD任意，D3D2D1D0任給一組數(shù)據(jù)， = 0時(shí)，輸出Q3 、Q2、Q1、Q0與D3、D2、D1、D0數(shù)據(jù)相同，此時(shí)74LS192處于置數(shù)狀態(tài)。（3）加法計(jì)數(shù)CR=0， LD CPD1，CPu接單次脈沖源。在清零后送入9個(gè)單次脈沖，觀察輸出狀態(tài)變化是否發(fā)生在CPu的上升沿。CPQ3Q2Q1Q0CPQ3Q2Q1Q000000501011000160110200107011130011810004010091001（4）減計(jì)數(shù)CR=0，LD CPu1，CPD接單次脈沖源。參照（3）進(jìn)行實(shí)驗(yàn)。CPQ3Q2Q1Q0CPQ3Q2Q1Q0010015010011000600112011170010301108000140101900003任意進(jìn)制的實(shí)現(xiàn)按圖實(shí)驗(yàn)6.2連接電路，構(gòu)成5進(jìn)制計(jì)數(shù)器。CPQ3Q2Q1Q00000010001200103001140100按圖實(shí)驗(yàn)6.3連接電路，構(gòu)成十進(jìn)制計(jì)數(shù)器。CPQ3Q2Q1Q0CPQ3Q2Q1Q000000501011000160110200107011130011810004010091001按圖實(shí)驗(yàn)6.4連接電路，實(shí)現(xiàn)0099加法計(jì)數(shù)，輸入1Hz連續(xù)計(jì)數(shù)脈沖，并記錄之。0000 00000000 00010000 00100000 00110000 01000000 01010000 01100000 01110000 10000000 10010001 00000001 00010000 00000000 00010000 00100000 00110000 01000000 01010000 01100000 01110000 10000000 10010001 00000001 00010000 00000000 00010000 00100000 00110000 01000000 01010000 01100000 01110000 10000000 10010001 00000001 00010001 00100001 00110001 01000001 01010001 01100001 01110001 10000001 10010010 00000010 00010010 00100010 00110000 00000000 00010000 00100000 00110000 01000000 01010000 01100000 01110000 10000000 10010001 00000001 00010010 01000010 01010010 01100010 01110010 10000010 10010011 00000000011 00010011 00100011 00110011 01000011 01010000 00000000 00010000 00100000 00110000 01000000 01010000 01100000 01110000 10000000 10010001 00000001 00010011 01100011 01110011 10000011 10010100 00000100 00010100 00100100 00110100 01000100 01010100 01100100 01110000 00000000 00010000 00100000 00110000 01000000 01010000 01100000 01110000 10000000 10010001 00000001 00010100 10000100 10010101 00000101 00010101 00100101 00110101 01000101 01010101 01100101 01110101 10000101 10010000 00000000 00010000 00100000 00110000 01000000 01010000 01100000 01110000 10000000 10010001 00000001 00010110 00000110 00010110 00100110 00110110 01000110 01010110 01100110 01110110 10000110 10010111 00000111 00010000 00000000 00010000 00100000 00110000 01000000 01010000 01100000 01110000 10000000 10010001 00000001 00010111 00100111 00110111 01000111 01010111 01100111 01110111 10000111 10011000 00001000 00011000 00101000 00110000 00000000 00010000 00100000 00110000 01000000 01010000 01100000 01110000 10000000 10010001 00000001 00011000 01001000 01011000 01101000 01111000 10001000 10011001 00001001 00011001 001010