基于VerilogHDL設(shè)計(jì)的交通燈控制系統(tǒng).doc

基于Verilog HDL設(shè)計(jì)的交通燈控制系統(tǒng) 何峰 （華東師范大學(xué) 軟件學(xué)院上海200062） 摘要：Verilog HDL作為一種規(guī)范的硬件描述語言,被廣泛應(yīng)用于電路的設(shè)計(jì)中。他的設(shè)計(jì)描述可被不同的工具所支持,可用不同器件來實(shí)現(xiàn)。利用Verilog HDL語言自頂向下的設(shè)計(jì)方法設(shè)計(jì)交通燈控制系統(tǒng)，使其實(shí)現(xiàn)道路交通的正常運(yùn)轉(zhuǎn)，突出了其作為硬件描述語言的良好的可讀性、可移植性和易理解等優(yōu)點(diǎn)，并通過Xilinx ISE6.02和ModelSim5.6完成綜合、仿真。此程序通過下載到FPGA芯片后,可應(yīng)用于實(shí)際的交通燈控制系統(tǒng)中。關(guān)鍵詞：Verilog HDL；硬件描述語言；狀態(tài)；FPGA Design of Traffic Light Controller System Based on Veri log HDLHE Feng(School of Software, East China Normal University, Shanghai, 20 0062, China)Abstract：As a common language for the description of hardware, Verilog HDL is widely appl ied in circuit designing The design description can be supportted by differenttools and implemented by different devicesIn this paper, the process of design ing traffic light controller system by the Verilog HDL topdown design method is presented, which has made the road traffic work well, the design of t his system has shown the readability, portability and easily understanding of Ve rilog HDL as a hard description language Circuit synthesis and simulation are pe rformed by Xilinx ISE6.02 and ModelSim5.6 The program can be used in the tru ly traffic light controller system by downloading to the FPGA chipKeywords：Verilog HDL; hardware description language; state; FPGA1引言HDL（Hardware Description Language，硬件描述語言）是一種描述硬件所做工作的語言。目前，電子系統(tǒng)向集成化、大規(guī)模和高速度等方向發(fā)展，以硬件描述語言和邏輯綜合為基礎(chǔ)的自頂向下的電路設(shè)計(jì)方法在業(yè)界得到迅猛發(fā)展，HDL在這種形勢(shì)下顯示出了巨大的優(yōu)勢(shì)，展望將來HDL在硬件設(shè)計(jì)領(lǐng)域的地位將與C和C+在軟件設(shè)計(jì)領(lǐng)域地位一樣，在大規(guī)模數(shù)字系統(tǒng)的設(shè)計(jì)中，他將逐步取代傳統(tǒng)的邏輯狀態(tài)表和邏輯電路圖等硬件描述方法 而成為主要的硬件描述工具。Verilog HDL是工業(yè)和學(xué)術(shù)界的硬件設(shè)計(jì)者所使用的兩種主要的HDL之一，另一種是VHDL。現(xiàn)在他們都已成為IEEE標(biāo)準(zhǔn)。兩者各有特點(diǎn)，但Verilog HDL擁有更悠久的歷史、更廣泛的設(shè)計(jì)群體,資源也遠(yuǎn)比VHDL豐富,且非常容易學(xué)習(xí)掌握。本文提出了以Verilog HDL語言為手段，設(shè)計(jì)了交通燈控制系統(tǒng)。其代碼具有良好的可讀性 和易理解性,源程序經(jīng)Xilinx公司的Xilinx ISE6.02和ModelSim5.6軟件完成綜合、仿真，目標(biāo)器件選用FPGA器件。 2交通燈控制系統(tǒng)的功能交通燈控制系統(tǒng)主要是實(shí)現(xiàn)城市十字交叉路口紅綠燈的控制。在現(xiàn)代化的大城市中，十字交叉路口越來越多，在每個(gè)交叉路口都需要使用紅綠燈進(jìn)行交通指揮和管理，紅、黃、綠燈的轉(zhuǎn)換要有一個(gè)準(zhǔn)確的時(shí)間間隔和轉(zhuǎn)換順序，這就需要有一個(gè)安全、自動(dòng)的系統(tǒng)對(duì)紅、黃、綠燈的轉(zhuǎn)換進(jìn)行管理，本系統(tǒng)就是基于此目的而開發(fā)的。3系統(tǒng)設(shè)計(jì)城市十字交叉路口紅綠燈控制系統(tǒng)主要負(fù)責(zé)控制東西走向和南北走向的紅綠燈的狀態(tài)和轉(zhuǎn)換順序，關(guān)鍵是各個(gè)狀態(tài)之間的轉(zhuǎn)換和進(jìn)行適當(dāng)?shù)臅r(shí)間延時(shí)，正是基于以上考慮，采用如下設(shè)計(jì)：(1)當(dāng)東西走向的綠燈亮?xí)r，南北走向的紅燈亮，并保持3個(gè)clock。(2)當(dāng)東西走向的綠、黃燈亮?xí)r，南北走向的紅燈亮，并保持1個(gè)clock。(3)當(dāng)東西走向的紅燈亮?xí)r，南北走向的綠燈亮，并保持3個(gè)clock。(4)當(dāng)東西走向的紅燈亮?xí)r，南北走向的綠、黃燈亮，并保持1個(gè)clock。(5)最后又回到（1）狀態(tài)，并周期重復(fù)進(jìn)行。基于以上設(shè)計(jì)，在表1中給出了交通燈控制器的4種狀態(tài)，對(duì)應(yīng)的狀態(tài)遷移過程見圖1。4系統(tǒng)的Verilog HDL描述電子系統(tǒng)設(shè)計(jì)中，一般遵循自上而下的設(shè)計(jì)思路對(duì)系統(tǒng)進(jìn)行設(shè)計(jì)、描述與仿真?？紤]到模 塊的通用性和可移植性，常常使用HDL語言來描述數(shù)字系統(tǒng)，如Verilog HDL、VHDL語言等。其中Verilog HDL語言具有結(jié)構(gòu)清晰、文法簡明、功能強(qiáng)大、高速模擬和多庫支持等優(yōu)點(diǎn)，被近90%的半導(dǎo)體公司使用，成為一種強(qiáng)大的設(shè)計(jì)工具。該系統(tǒng)采用Verilog HDL 描述，程序說明如下： 5描述完畢的Verilog HDL語言仿真運(yùn)行源程序經(jīng)Xilinx公司的Xilinx ISE6.02和ModelSim 5.6軟件完成綜合、仿真，波形圖如圖2所示。功能仿真結(jié)束后,利用綜合工具對(duì)Verilog HDL源碼進(jìn)行綜合，生成網(wǎng)表文件,再根據(jù)該網(wǎng)表文件和所選可編程邏輯器件FPGA進(jìn)行優(yōu)化、布局布線，然后進(jìn)行布線后仿真，最后生成供可編程邏輯器件用的FPGA碼流文件，把該文件 輸入可編程邏輯器件即可制成實(shí)際數(shù)字電路。 6結(jié)語 在本文中采用Verilog HDL語言設(shè)計(jì)交通燈控制系統(tǒng)，借助其功能強(qiáng)大的語言結(jié)構(gòu)，簡 明的代碼描述復(fù)雜控制邏輯設(shè)計(jì)，與工藝無關(guān)特性，在提高工作效率的同時(shí)達(dá)到求解目的， 并可以通過Verilog HDL語言的綜合工具進(jìn)行相應(yīng)硬件電路生成，具有傳統(tǒng)邏輯設(shè)計(jì)方法所 無法比擬的優(yōu)越性。參考文獻(xiàn)1張明.Verilog DL實(shí)用教程M.成都:電子科技大學(xué)出版社,199 92Hyde D C.Bucknell Handbook on VerilogHDLComputer Science Department, Bucknell Unive