電源完整性整理要點(diǎn).doc

電源完整性分析-郝曉飛PI電源完整性（Power Integrity，簡(jiǎn)稱PI）：當(dāng)大量芯片內(nèi)的電路輸出級(jí)同時(shí)動(dòng)作時(shí)，會(huì)產(chǎn)生較大的瞬態(tài)電流，這時(shí)由于供電線路上的電阻電感的影響，電源線上和地線上電壓就會(huì)波動(dòng)和變化 ，良好的電源分配網(wǎng)絡(luò)設(shè)計(jì)是電源完整性的保證。造成電源不穩(wěn)定的根源主要在于兩個(gè)方面：一是器件高速開(kāi)關(guān)狀態(tài)下，瞬態(tài)的交變電流過(guò)大；二是電流回路存在電感。 從表面形式上來(lái)看又可以分為三類：同步開(kāi)關(guān)噪聲（SSN），有時(shí)被稱為i噪聲，地彈（Ground bounce）現(xiàn)象也可歸于此類；非理想電源阻抗影響；諧振及邊緣效應(yīng)。電源完整性的作用是為系統(tǒng)所有的信號(hào)線提供完整的回流路徑。破壞電源完整性的主要因素只要有以下幾種：地彈噪聲太大，去耦電容設(shè)計(jì)不合理，回流影響嚴(yán)重，多電源、地平面的分割不當(dāng)，地層設(shè)計(jì)不合理，電流分配不均勻，高頻的趨膚效應(yīng)導(dǎo)致系統(tǒng)阻抗變化等等。正常情況下，電壓波動(dòng)范圍不超過(guò)+/-5%。例如，一個(gè)10v的電源，允許的波動(dòng)范圍為5%，最大瞬間電流為1A,那么最大電源阻抗為： 然而，目前電路設(shè)計(jì)的趨勢(shì)是電壓變小，瞬時(shí)電流變大，從上面的公式可以看到，最大的電源阻抗呈現(xiàn)下降的趨勢(shì)，這就更加要求我們?cè)陔娫赐暾栽O(shè)計(jì)的過(guò)程中減小電源阻抗。在設(shè)計(jì)電源阻抗的時(shí)候，我們不僅要計(jì)算直流阻抗（電阻），還要考慮高頻下的交流阻抗（主要是電感）。一般在時(shí)鐘的上升和下降沿，電源系統(tǒng)會(huì)產(chǎn)生瞬間的電流變化，用如下公式來(lái)表達(dá)受阻抗影響的電源電壓波動(dòng)： 通過(guò)觀察公式，我們?cè)谠O(shè)計(jì)過(guò)程中可以考慮通過(guò)如下措施達(dá)到降低電源的電阻和電感： 使用電阻率低的材料，比如銅； 用較厚、較粗的電源線，并盡可能減少長(zhǎng)度； 降低接觸電阻； 減小電源內(nèi)阻； 電源盡量靠近GND； 合理使用去耦電容。電源完整性設(shè)計(jì)：1、使用電源平面代替電源線，降低供電線路上的電感和電阻；2、電源平面和地平面相鄰，電源和地緊密耦合；3、放置旁路電容，1F10F 電容放置在電路板的電源輸入上，而0.01F 0.1F 電容則放置在電路板的每個(gè)有源器件的電源引腳