自動白平衡的FPGA實現(xiàn).doc

此文檔收集于網(wǎng)絡(luò)，如有侵權(quán)，請聯(lián)系網(wǎng)站刪除 自動白平衡的FPGA實現(xiàn) 光源發(fā)射光的顏色與黑體在某一溫度下輻射光色相同時，黑體的溫度稱為該光源的色溫。在各種不同的色溫下，目標(biāo)物的色彩會產(chǎn)生變化。其中，白色物體變化得最為明顯。為了盡可能減少外來光線對目標(biāo)顏色造成的影響，在不同的色溫條件下都能還原出被攝目標(biāo)本來的色彩，需要進(jìn)行色彩校正，以達(dá)成正確的色彩平衡，也就是達(dá)到白平衡。關(guān)鍵詞: 白平衡； 色溫；色彩一、軟件介紹本系統(tǒng)采用了LATTICE的XP系列芯片，所用軟件為splever7.0，應(yīng)用本軟件有一個新加功能，可以用FPGA的底層資源生成一個簡單CPU的框架，并且在軟件的庫里邊，有很多的模塊可以調(diào)用，例如GPIO接口，I2C接口等。本系統(tǒng)的設(shè)計使用的是I2C接口。二、系統(tǒng)構(gòu)成 圖1 系統(tǒng)框圖 本系統(tǒng)（系統(tǒng)框圖如圖1）是采用FPGA進(jìn)行實時運算。從cmos傳感器出來的數(shù)字信號首先經(jīng)過白平衡處理模塊，在這個模塊中，需要對圖象中的R、G、B的分量分別進(jìn)行計算，求出他們各自的均值。一般情況下，只有當(dāng)他們各自的均值為128或者129的時候，我們可以認(rèn)為圖象達(dá)到了白平衡的狀態(tài)，當(dāng)然有一個前提就是要對一個白色的背景取圖。如果他們的均值不相等，或者沒有達(dá)到128或者129的值時，給I2C模塊一個信號，使之對傳感器的顏色分量寄存器進(jìn)行設(shè)置，直到完全為我們所期待的數(shù)值為止。三、部分程序和接口module send( reset_n， clk， vsync， href， data_in， data_out)；input reset_n； /系統(tǒng)復(fù)位信號input clk； /系統(tǒng)時鐘input vsync； /廠信號input href； /行信號input 9:0data_in； /圖象數(shù)據(jù)output 29:0data_out；/色彩分量均值reg 25:0count_r；always(negedge clk or posedge posevsync)beginif(posevsync) count_r =10d129&hs_count=11d384&pixcount=11d895)&row_odd_href) begin if(!row_odd_pix) count_r = count_r + data_in； else count_r = count_r； end else count_r = count_r； end else count_r = count_r； endendreg 26:0count_g；always(negedge clk or posedge posevsync)beginif(posevsync) count_g =10d129&hs_count=11d384&pixcount=11d895) begin if(row_odd_href) begin if(row_odd_pix) count_g = count_g + data_in； else count_g = count_g； end else begin if(!row_odd_pix) count_g = count_g + data_in； else count_g = count_g； end end else count_g = count_g； end else count_g = count_g； endendreg 25:0count_b；always(negedge clk or posedge posevsync)beginif(posevsync) count_b =10d129&hs_count=11d384&pixcount=11d895)&(!row_odd_href) begin if(row_odd_pix) count_b = count_b + data_in； else count_b = count_b； end else count_b = count_b； end else count_b = count_b； endendreg 29:0data_out；always(negedge vsync or negedge reset_n)beginif(!reset_n) data_out = 30h0000000000； else data_out = count_r25:16, count_g26:17, count_b25:16；end四、仿真圖形系統(tǒng)的總體仿真圖如圖2圖2 系統(tǒng)仿真圖五、結(jié)論采用FPGA對自動白平衡進(jìn)行運算的一個最大的優(yōu)點就是所有的操作都是實時進(jìn)行，不需要先緩存一整張圖象，所以中間沒有延時，不僅運算速度快，而且圖像的相質(zhì)還可以得到很好的改良。參考文獻(xiàn)1 朱茵，唐禎敏，錢大琳. 基于網(wǎng)絡(luò)技術(shù)的城市交通控制技術(shù)的研究J. 交通科技，2002，(01).2 嚴(yán)世珺，胡劍凌.基于ACE改進(jìn)的白平衡算法J；電視技術(shù).2008，(01).3 張曙光.自愿、自治與平衡關(guān)于白音敖包祭祀組織的考察J；內(nèi)蒙古民族大學(xué)學(xué)報(社會科學(xué)版