計(jì)算機(jī)組成原理試題及答案05

1、 本科生期末試卷 五 一 選擇題（每題1分，共10分） 1對計(jì)算機(jī)的產(chǎn)生有重要影響的是：_。 A 牛頓、維納、圖靈 B 萊布尼茲、布爾、圖靈 C 巴貝奇、維納、麥克斯韋 D 萊布尼茲、布爾、克雷 2假定下列字符碼中有奇偶校驗(yàn)位，但沒有數(shù)據(jù)錯(cuò)誤，采用偶校校驗(yàn)的字符碼是_。 A 11001011 B 11010110 C 11000001 D 11001001 3按其數(shù)據(jù)流的傳遞過程和控制節(jié)拍來看，陣列乘法器可認(rèn)為是_。 A 全串行運(yùn)算的乘法器 B 全并行運(yùn)算的乘法器 C 串并行運(yùn)算的乘法器 D 并串型運(yùn)算的乘法器 4某計(jì)算機(jī)字長32位，其存儲容量為16MB，若按雙字編址，它的尋址范圍是_。 A

2、016MB B 08M C 08MB D 016MB 5雙端口存儲器在_情況下會發(fā)生讀 / 寫沖突。 A 左端口與右端口的地址碼不同 B 左端口與右端口的地址碼相同 C 左端口與右端口的數(shù)據(jù)碼相同 D 左端口與右端口的數(shù)據(jù)碼不同 6程序控制類指令的功能是_。 A 進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算 B 進(jìn)行主存與CPU之間的數(shù)據(jù)傳送 C 進(jìn)行CPU和I / O設(shè)備之間的數(shù)據(jù)傳送 D 改變程序執(zhí)行順序 7由于CPU內(nèi)部的操作速度較快，而CPU訪問一次主存所花的時(shí)間較長，因此機(jī)器周期 通常用_來規(guī)定。 A 主存中讀取一個(gè)指令字的最短時(shí)間 B 主存中讀取一個(gè)數(shù)據(jù)字的最長時(shí)間 C 主存中寫入一個(gè)數(shù)據(jù)字的平均時(shí)間

3、D 主存中讀取一個(gè)數(shù)據(jù)字的平均時(shí)間 8系統(tǒng)總線中控制線的功能是_。 A 提供主存、I / O接口設(shè)備的控制信號響應(yīng)信號 B 提供數(shù)據(jù)信息 C 提供時(shí)序信號 D 提供主存、I / O接口設(shè)備的響應(yīng)信號 9具有自同步能力的記錄方式是_。 A NRZ B NRZ C PM D MFM 1010IEEE1394的高速特性適合于新型高速硬盤和多媒體數(shù)據(jù)傳送，它的數(shù)據(jù)傳輸率可以是 _。 A 100兆位 / 秒 B 200兆位 / 秒 C 400兆位 / 秒 D 300兆位 / 秒 二 填空題（每題3分，共24分） 1 Cache是一種A. _存儲器，是為了解決CPU和主存之間B. _不匹配而采用 的一項(xiàng)重

4、要硬件技術(shù)?，F(xiàn)發(fā)展為多級cache體系，C. _分設(shè)體系。 2 RISC指令系統(tǒng)的最大特點(diǎn)是：A. _；B. _;C. _種類少。只有取數(shù) / 存 數(shù)指令訪問存儲器。 3 并行處理技術(shù)已成為計(jì)算計(jì)技術(shù)發(fā)展的主流。它可貫穿于信息加工的各個(gè)步驟和階段。 概括起來，主要有三種形式A. _并行；B. _并行；C. _并行。 4. 為了解決多個(gè)A. _同時(shí)競爭總線，B. _必須具有C. _部件。 5. 軟磁盤和硬磁盤的A. _原理與B. _方式基本相同，但在C. _和性能上 存在較大差別。 6選擇型DMA控制器在A. _可以連接多個(gè)設(shè)備，而在B. _只能允許連接一個(gè) 設(shè)備，適合于連接C. _設(shè)備。 7主

5、存與cache的地址映射有A. _、B. _、C. _三種方式。其中組相連 方式適度地兼顧了前二者的優(yōu)點(diǎn)，又盡量避免其缺點(diǎn)，從靈活性、命中率、硬件投資來 說較為理想。 8流水CPU是以A. _為原理構(gòu)造的處理器，是一種非常B. _的并行技術(shù)。目 前的C. _微處理器幾乎無一例外的使用了流水技術(shù)。 三 應(yīng)用題 1. （11分）CPU執(zhí)行一段程序時(shí)，cache完成存取的次數(shù)為3800次，主存完成存取的次 / 求ns,ns主存系統(tǒng)的效250cache存取周期為50cache,主存為數(shù)為200次，已知率和平均訪問時(shí)間。 2. （11分）某加法器進(jìn)位鏈小組信號為CCCC，低位來的信號為C ，請分別按下述

6、兩01 423種方式寫出CCCC的邏輯表達(dá)式。 1342（1） 串行進(jìn)位方式 （2） 并行進(jìn)位方式 3. （11分）圖B5.1所示為存貯器的地址空間分布圖和存貯器的地址譯碼電路，后者可在A組跨接端和B組跨接端之間分別進(jìn)行接線。74LS139是 2 ：4譯碼器，使能端G接地表示譯碼器處于正常譯碼狀態(tài)。 要求：完成A組跨接端與B組跨接端內(nèi)部的正確連接，以便使地址譯碼電路按圖的要求正確尋址。 圖B5.1 4. （11分）運(yùn)算器結(jié)構(gòu)如圖B5.2所示，R，R，R 是三個(gè)寄存器，A和B是兩個(gè)三選一321 的多路開關(guān)，通路的選擇由AS ,AS和BS ，BS端控制，例如BSBS = 11時(shí)，選擇11001 0

7、R，BSBS = 01時(shí)，選擇R，ALU是算術(shù) / 邏輯單元。SS為它的兩個(gè)操作控制23 1011端。其功能如下： 圖B5.2 = A ALU輸出 = 00 SS時(shí)，21 = A + BALU輸出 SS = 01時(shí)，21 B時(shí)，ALU輸出 = A SS = 1021 B 輸出 = AS S = 11時(shí)，ALU21 請?jiān)O(shè)計(jì)控制運(yùn)算器通路的微指令格式。 分）集中式仲裁有幾種方式？畫出獨(dú)立請求方式的邏輯圖，說明其工作原理。（115. 分）單級中斷中，采用串行排隊(duì)鏈法來實(shí)現(xiàn)具有公共請求線的中斷優(yōu)先級識別，（116. 三個(gè)設(shè)備的判優(yōu)識別邏輯圖。001011，001000001010請畫出中斷向量為， 本

8、科生期末試卷五答案 一 選擇題 1 B 2. D 3. B 4. B 5. B 6 D 7. A 8. A 9.C 、D 10. A 、B 、C 二 填空題。 cache與數(shù)據(jù) C.指令cache1.A.高速緩沖 B.速度 2. A.指令條數(shù) B.指令長度 C.指令格式和尋址方式 3.A.時(shí)間 B.空間 C.時(shí)間 + 空間并行 4.A.主設(shè)備 B.控制權(quán) C.總線仲裁 5.A.存儲 B.記錄 C.結(jié)構(gòu) 6.A.物理 B.邏輯 C.高速 7.A.全相連 B.直接相連 C.組相連 8.A.時(shí)間并行性 B.經(jīng)濟(jì)而實(shí)用 C.高性能。 三 應(yīng)用題 ：命中率 H = N / （N + N） = 3800

9、/ (3800 + 200) = 0.95 1. 解meC= 250ns / 50ns = 5 / t 的倍率 ：r = t主存慢于cachecm = 1 / 5 + (1 5) r)H0.95 = 83.3% 訪問效率 ：e = 1 / r + (1 = 50ns / 0.833 = 60ns/ e t平均訪問時(shí)間 ： = tc a2. 解 ：（1）串行進(jìn)位方式： CBP = A = A B ， = G + P C 其中： G 1111101111B ，P = A = G + P C G = A B C2222122222B = A= A B , PC = G + P C G 33333 3

10、3233C = G + P C G = A B , P = AB 4444344444 (2) 并行進(jìn)位方式： C = G + P C 0111C = G + P G + P PC 0222121 C = G + P G + P P G + P PPC 022 333131 23C = G + P G + P P G + PP P G + PP PPC 04331 2241442 344 3其中 GG ，PP 表達(dá)式與串行進(jìn)位方式相同。 41143. 解：根據(jù)圖B5.3中已知，ROM的空間地址為0000H3FFFH，ROM的地址空 21間地址為4000H7FFFH，RAM的地址空間為C000H

11、DFFFH，RAM的地址空間為E000H21FFFFH。 B5.3 圖 狀態(tài)如下：位AA 對應(yīng)上述空間，地址碼最高41215 0011 ROM000010111 ROM0100 2 1101 RAM11001 11101111 RAM2= ROM，y ：y = 00 對應(yīng)2 ：4譯碼器對AA兩位進(jìn)行譯碼，產(chǎn)生四路輸出，其中11 12015 A = 0）RAM。然后用A區(qū)分是RAM（ 01對應(yīng)ROM，y = 11 對應(yīng) RAM和13231312 1 = 1），此處采用部分譯碼。還是RAM（A132 由此，兩組端子的連接方法如下： 3 14， 9 8， 37，12， 11 216，5位，其中一位判別4采用水平微指令格式，且直接控制方式，順序控制字段假設(shè)4. 解： 測試位： 2位 2位 2位 3位 1位 3位 AS AS S S BSBS LDR，LDR