芯片工藝流程PPT課件

1、芯片工藝流程,1,芯片生產(chǎn)工藝流程（課件,芯片工藝流程,2,單晶拉制（1,芯片工藝流程,3,單晶拉制（2,芯片工藝流程,4,單晶拉制（3,芯片工藝流程,5,單晶拉制（4,芯片工藝流程,6,單晶拉制（5,芯片工藝流程,7,環(huán)境和著裝,芯片工藝流程,8,單項工藝-擴散(1,臥式4爐管擴散/氧化爐,擴散/氧化進爐實景圖,芯片工藝流程,9,單項工藝-擴散(2,立式擴散/氧化爐,擴散/氧化進爐實景圖,芯片工藝流程,10,單項工藝-擴散(3,擴散工序作業(yè)現(xiàn)場,芯片工藝流程,11,單項工藝-光刻(1,先進光刻曝光設(shè)備,芯片工藝流程,12,單項工藝-光刻(2,現(xiàn)場用光刻曝光設(shè)備,芯片工藝流程,13,單項工藝-

2、光刻(3,檢查用顯微鏡,芯片工藝流程,14,單項工藝-光刻(4,清 洗,淀積/生長隔離層,勻 膠,SiO2 Si3N4 金屬,HMDS噴淋（增加Si的粘性） -勻光刻膠,芯片工藝流程,15,單項工藝-光刻(5,前 烘,對 版,勻 膠,對每個圓片必須按要求對版,用弧光燈將光刻版上的圖案轉(zhuǎn) 移到光刻膠上,增加黏附作用 -促進有機溶劑揮發(fā),芯片工藝流程,16,單項工藝-光刻(6,顯影/漂洗,堅 膜,腐 蝕,硬化光刻膠。 -增加與硅片的附著性,將圓片進行顯影/漂洗，不需要的的光刻膠溶解到有機溶劑,去 膠,干法腐蝕/濕法腐蝕,芯片工藝流程,17,單項工藝-光刻(7,光刻工藝過程,芯片工藝流程,18,單項

3、工藝-CVD（1,芯片工藝流程,19,單項工藝-CVD（2,初級離子氣體被吸收到硅片表面,芯片工藝流程,20,單項工藝-CVD（3,初級離子氣體在硅片表面分解,芯片工藝流程,21,單項工藝-CVD（4,玻 璃 的 解 吸,芯片工藝流程,22,單項工藝-CVD（5,芯片工藝流程,23,單相工藝-離子注入（1,芯片工藝流程,24,單相工藝-離子注入（2,芯片工藝流程,25,單相工藝-離子注入（3,芯片工藝流程,26,單相工藝-蒸發(fā)（1,蒸發(fā)原理示意圖,芯片工藝流程,27,單相工藝-蒸發(fā)（2,濺射原理示意圖,芯片工藝流程,28,單相工藝-蒸發(fā)（3,芯片工藝流程,29,單相工藝-清洗,芯片工藝流程,3

4、0,基礎(chǔ)認知,芯片工藝流程,31,襯底材料,擴散層,外延層,單晶片,擴散片,外延片,芯片工藝流程,32,一次氧化,sio,2,外延層,芯片工藝流程,33,基區(qū)光刻,sio,2,外延層,芯片工藝流程,34,干氧氧化,sio,外延層,2,芯片工藝流程,35,離子注入,sio,外延層,2,雜質(zhì)注入,芯片工藝流程,36,基區(qū)擴散,sio,外延層,2,基區(qū),芯片工藝流程,37,發(fā)射區(qū)光刻,sio,外延層,2,基區(qū),芯片工藝流程,38,發(fā)射區(qū)預(yù)淀積,sio,外延層,2,基區(qū),發(fā)射區(qū),集電區(qū),芯片工藝流程,39,發(fā)射區(qū)擴散（*,sio,外延層,2,基區(qū),發(fā)射區(qū),集電區(qū),芯片工藝流程,40,發(fā)射區(qū)低溫氧化（*

5、,sio,外延層,2,基區(qū),發(fā)射區(qū),集電區(qū),芯片工藝流程,41,氫氣處理,sio,外延層,2,基區(qū),發(fā)射區(qū),集電區(qū),芯片工藝流程,42,N+光刻（適用于P型片,sio,外延層,2,基區(qū),發(fā)射區(qū),集電區(qū),芯片工藝流程,43,N+淀積擴散（適用P型片,sio,外延層,2,基區(qū),發(fā)射區(qū),集電區(qū),芯片工藝流程,44,N+低溫氧化（適用P型片,sio,外延層,2,基區(qū),發(fā)射區(qū),集電區(qū),芯片工藝流程,45,氫氣處理（適用P型片,sio,外延層,2,基區(qū),發(fā)射區(qū),集電區(qū),芯片工藝流程,46,3B光刻,sio,外延層,2,基區(qū),發(fā)射區(qū),集電區(qū),芯片工藝流程,47,鋁蒸發(fā),AL,外延層,基區(qū),發(fā)射區(qū),集電區(qū),芯

6、片工藝流程,48,四次光刻,AL,外延層,基區(qū),發(fā)射區(qū),集電區(qū),芯片工藝流程,49,氮氫合金,AL,外延層,基區(qū),發(fā)射區(qū),集電區(qū),芯片工藝流程,50,AL上CVD,SiO,外延層,基區(qū),發(fā)射區(qū),集電區(qū),2,芯片工藝流程,51,氮氣烘焙（適用N型片,SiO,外延層,基區(qū),發(fā)射區(qū),集電區(qū),2,芯片工藝流程,52,五次光刻,SiO,外延層,基區(qū),發(fā)射區(qū),集電區(qū),2,芯片工藝流程,53,中測抽測,SiO,外延層,基區(qū),發(fā)射區(qū),集電區(qū),2,測試系統(tǒng),芯片工藝流程,54,減薄、拋光,SiO,外延層,基區(qū),發(fā)射區(qū),集電區(qū),2,減薄和拋光部分,芯片工藝流程,55,蒸金/銀,SiO,外延層,基區(qū),發(fā)射區(qū),集電區(qū),2,芯片工藝流程,56,背金合金,SiO,外延層,基區(qū),發(fā)射區(qū),集電區(qū),2,芯片工藝流程,57,芯片測試,SiO,外延層,基區(qū),發(fā)射區(qū),集電區(qū),2,測試系統(tǒng),芯片工藝流程,58,N型片制造（一般）工藝流程,N型片投片和編批,一次氧化,基區(qū)光刻,干氧氧化,硼離子注入,基區(qū)擴散,發(fā)射區(qū)光刻,發(fā)射區(qū)磷預(yù)淀積,發(fā)射區(qū)擴散,發(fā)射區(qū)低溫氧化,3次光刻,鋁蒸發(fā),氮氫合金,鋁上CVD,五次光刻,氮氣烘焙,中測抽測,背面合金,芯片測試,減薄/拋光,四次光刻,氫氣處理,蒸金,芯片工藝流程,59,P型片制造（一般）工藝流程,P型投片編批,一次氧化,基區(qū)光刻,發(fā)射區(qū)硼預(yù)淀積