低功耗IEPE傳感器數(shù)據(jù)采集

1、低功耗IEPE傳感器數(shù)據(jù)采集系統(tǒng)的設(shè)計與實現(xiàn)童一飛，王紅亮(中北大學(xué) 電子測試技術(shù)國家重點實驗室，太原 030051)摘要：針對IEPE傳感器數(shù)據(jù)采集系統(tǒng)中傳感器輸出的信號動態(tài)范圍大、幅值較高，不宜進(jìn)行直接采集的問題，并且為提高數(shù)據(jù)采集的精度，降低功耗，設(shè)計了IEPE傳感器數(shù)據(jù)采集系統(tǒng)。設(shè)計采用了低功耗可程控前端信號調(diào)理電路，高精度模數(shù)轉(zhuǎn)換電路及微功耗電源電路，大大提高了數(shù)據(jù)采集系統(tǒng)的精度，降低了其電路的功率損耗。整個數(shù)據(jù)采集系統(tǒng)以FPGA為主控芯片，操作方便，工作穩(wěn)定，經(jīng)實驗驗證和分析，能廣泛應(yīng)用于相關(guān)工程領(lǐng)域。關(guān)鍵字：IEPE傳感器； FPGA；數(shù)據(jù)采集系統(tǒng)；低功耗；高精度；中圖分類號：T

2、M93；TN95 文獻(xiàn)標(biāo)識碼：ADesign and implementation of low-power IEPE sensor data acquisition systemTong Yifei, Wang Hongliang (Science and Technology on Electronic Test & Measurement Laboratory ,Laboratory, North University of China ,TaiyuanChina, Taiyuan 030051,Shanxi, Shanxi, China)Abstract: According to A

3、iming at the output signal of the IEPE sensor data acquisition system sensor has large dynamic range and high amplitude. It is not suitable for direct collection. In order to improve the accuracy of data acquisition and reduce power dissipation, aan IEPE sensor data acquisition system is designed in

4、 this paper. The design adopts a front-end signal conditioning circuit with low power and program-controlled function ,function, a high precision analog digital conversion circuit and a micro-power supply circuit, which greatly improve improves the precision of the data acquisition system and reduce

5、 the power loss of the circuit. The whole data acquisition system takes FPGA as the main control chip, which is easy to operate and steady to work, uses FPGA as the main control chip. The experimental verification and analysis show that Itit can be widely applied in related engineering fields throug

6、h experimental verification and analysis.Keywords: IEPE sensor, FPGA, data acquisition system, low power consumption, high precision;0 引言 近年來，IEPE（集成電路式壓電傳感器）傳感器由于其具有結(jié)構(gòu)簡單、動態(tài)范圍寬、靈敏度高、工作可靠等一系列優(yōu)點，被廣泛應(yīng)用到航天航空、工業(yè)監(jiān)測、橋梁建筑等領(lǐng)域的振動沖擊測量上1-3。但是因IEPE傳感器內(nèi)部的電荷放大部分，使得其輸出信號動態(tài)范圍大、幅值較高，不適宜直接采集，所以為提高信號采集的精度，本文設(shè)計了參數(shù)可程控的前端

7、信號調(diào)理電路和高精度模數(shù)轉(zhuǎn)換電路。在手持式設(shè)備、便攜醫(yī)療儀器以及野外測試儀器等領(lǐng)域中存在長時間使用蓄電池提供電源的情況，如何設(shè)計具有低功耗和高精度性能的數(shù)據(jù)采集系統(tǒng)是不可忽視的核心問題4-6。目前市場上針對這種數(shù)據(jù)采集系統(tǒng)主要以單片機為主控芯片，但是已經(jīng)不能滿足系統(tǒng)對于數(shù)據(jù)處理速度的實時性、連續(xù)性要求越來越高的需求,同時也無法兼顧對于功耗和精度兩個重要技術(shù)指標(biāo)的要求7-10。本文設(shè)計了一種低功耗高精度數(shù)據(jù)采集系統(tǒng)，同時滿足了對于功耗和精度的技術(shù)指標(biāo)的要求，并且使用FPGA為主控芯片，具有更多的IO口方便連接外設(shè)，而且可靠性更高，區(qū)別于傳統(tǒng)使用單片機為主控芯片的數(shù)據(jù)采集系統(tǒng)具備處理復(fù)雜情況的能力

8、。1 方案設(shè)計本系統(tǒng)設(shè)計包括三個部分：前端信號調(diào)理電路，模數(shù)轉(zhuǎn)換電路，以及電源電路。整體設(shè)計框圖如圖1所示。圖1 系統(tǒng)總體框圖Fig.1 System block diagram本設(shè)計采用低功耗微型器件AGLN250作為主控制器，F(xiàn)PGA首先接收由上位機下發(fā)的指令配置前端調(diào)理電路各模塊，以設(shè)定包括IEPE傳感器的通斷、程控放大電路的增益、低通濾波電路的截止頻率以及AD的采樣率，配置完成后會接收到模數(shù)轉(zhuǎn)換后的數(shù)字信號，并進(jìn)行處理和存儲，以便下一步將數(shù)據(jù)上傳。2 硬件電路設(shè)計2.1 前端信號調(diào)理電路硬件設(shè)計前端調(diào)理電路包括以下幾個模塊：恒流源接口模塊、程控衰減放大模塊、低通濾波模塊以及電壓跟隨模塊

9、。恒流源接口電路用來連接IEPE傳感器與數(shù)據(jù)采集系統(tǒng)，既能給傳感器提供2.2 mA電流，又能將傳感器輸出的模擬電壓值接入采集系統(tǒng)中。衰減模塊首先將原始震動信號（0.5 V23.5 V）衰減10倍調(diào)整到（0 V2.5 V）輸出，本設(shè)計衰減模塊采用由低功率雙路運算放大器LT1638配合外圍電阻組成的同相比例電路。同相比例電路有很強的帶負(fù)載能力，能有效保證整個模擬電路信號傳輸?shù)姆€(wěn)定性，并且不會改變輸入信號的相位。本次設(shè)計將雙路運算放大器LT1638一路用來衰減10倍，另一路用來做電壓跟隨電路，外圍電阻精度均為0.1%。衰減模塊硬件電路圖如圖2所示。圖2 衰減電路硬件原理圖Fig.2 Fig.2 Pr

10、inciple Diagram diagram of damping circuit hardware經(jīng)衰減后的電壓信號，進(jìn)入程控放大模塊PGA103（1倍、10倍、100倍可控）調(diào)整后匹配為符合A/D采集的有效輸入信號。程控濾波器模塊采用截止頻率為1 kHz40 kHz可配置的5階巴特沃斯型低通濾波器MAX7424，具有低直流偏置和低功率，能有效濾除信號中的干擾成分。在進(jìn)入A/D之前，加入以精準(zhǔn)運算放大器OPA365構(gòu)成的電壓跟隨模塊，用以實現(xiàn)與模塊轉(zhuǎn)換電路的阻抗匹配。具體硬件電路原理框圖如圖3所示。 圖3 硬件電路原理框圖Fig.3 Principle block diagram ofHa

11、rdware hardware circuit diagram2.2電源電路硬件設(shè)計電源電路的設(shè)計是實現(xiàn)本設(shè)計低功耗的關(guān)鍵。本系統(tǒng)采用9 V15 V供電的方式，根據(jù)FPGA主控電路、前端調(diào)理電路和模數(shù)轉(zhuǎn)換電路各芯片的供電要求，設(shè)計了一系列9 V15 V微功耗電壓轉(zhuǎn)換電路。FPGA和主控電路和數(shù)模轉(zhuǎn)換電路需要的數(shù)字電壓為3.3 V，前端調(diào)理電路需要的供電電壓為3V，模數(shù)轉(zhuǎn)換輸入端模擬供電電壓為5 V，均由ADI公司生產(chǎn)的微功率電壓基準(zhǔn)芯片LT6660提供。LT6660具有低功耗和微小封裝的優(yōu)勢，并且外圍電路簡單，無需輸出補償電容器，極大的縮小了PC板的空間。根據(jù)輸出電壓值的大小，可靈活調(diào)整型號改

12、變輸出電壓選項。以低功耗和微小體積為目的，本電路基于LT6660設(shè)計了一種無限電流的方式，可應(yīng)用于此系統(tǒng)，具體硬件電路原理圖如圖4所示。圖4 基于LT6660的無限流供電方式Fig.4 Infinite current supply with based onLT6660由于IEPE傳感器輸出電壓信號幅值較高，本設(shè)計將輸入端的供電電壓調(diào)整為25 V。TI公司生產(chǎn)的具有纖巧型封裝的LT3494，能向衰減模塊提供穩(wěn)定的25 V模擬電壓，并且其低靜態(tài)電流和低輸出電壓紋波的性能能有效降低本系統(tǒng)的靜態(tài)功耗和數(shù)據(jù)采集的精度。根據(jù)所需輸入輸出電壓的大小，分析計算出外圍電阻值的大小，具體硬件電路圖如圖5所示。

13、圖5 基于LT3494的25V電壓供電Fig.5 25V power supply with based on LT34942.3 模數(shù)轉(zhuǎn)換電路硬件設(shè)計本設(shè)計模數(shù)轉(zhuǎn)換電路采用德州儀器（TI）生產(chǎn)的16位高精度模；數(shù)轉(zhuǎn)換器ADS8329和低功耗微型控制器AGLN250。硬件原理圖如圖6所示。 圖6 模數(shù)轉(zhuǎn)換硬件原理圖Fig.6 Principle Diagram diagram of analog to digital hardware為進(jìn)一步降低輸入信號中可能存在的干擾對模數(shù)轉(zhuǎn)換器的影響，充分利用A/D的有效位。在輸入端加入一階無源低通RC濾波器，取兩個值為20 的電阻和一個470 pF的電容

14、值構(gòu)成。為提高A/D的精度，本電路輸入端擬提供+5 V模擬電壓供電，參考電壓決定了輸入電壓的范圍，參考前端調(diào)理電路的設(shè)計，本電路部分?jǐn)M用參考電壓為2.5 V。TI公司生產(chǎn)的LM4040體積小，功耗低，能精準(zhǔn)提供2.5V的參考電壓，滿足本設(shè)計的要求。在手動模式下，F(xiàn)PGA首先通過SDI引腳配置ADS8329，配置成功后，F(xiàn)PGA會收到一個來自EOC的反饋信號，接著通過控制CONVEST引腳的方式設(shè)置A/D的采樣率。參數(shù)設(shè)置完成后，A/D轉(zhuǎn)換后的數(shù)據(jù)在SCLK上升沿的觸發(fā)下通過SDO引腳串行發(fā)送給FPGA。3 系統(tǒng)測試為了驗證本數(shù)據(jù)采集系統(tǒng)的性能，在精度和功耗方面對其進(jìn)行了測試和驗證。通過對測試數(shù)

15、據(jù)和驗證結(jié)果的分析，比較本設(shè)計的優(yōu)劣。3.1 高精度前端調(diào)理電路測試由FPGA配置程控放大模塊增益為1倍，程控濾波器模塊截止頻率為最大40 kHz。以LT1638配合外圍電阻組成的固定衰減模塊通過硬件電路配置為10倍衰減。輸入信號調(diào)整為幅值4 V、偏置為2.5 V的正弦信號，測試當(dāng)輸入頻率分別為1 kHz、30 kHz（通帶內(nèi)）、40 kHz（截止頻率處）、100 kHz（阻帶內(nèi)）時的輸入輸出時域關(guān)系，如圖7所示。時域圖上方曲線為信號輸入，下方曲線為經(jīng)過調(diào)理電路后的輸出信號。 圖7 不同輸入頻率下的輸入輸出時域圖Fig.7 Input-and-output domain diagrams at

16、 different input frequencies 通過圖7的左上一和右上一時域圖可以看出，當(dāng)輸入正弦信號頻率在通帶內(nèi)為1 kHz、30 kHz，峰峰值均為4.2 V時，經(jīng)調(diào)理電路后輸出幅值為0.425 V，衰減值為10倍與固定衰減模塊衰減值相同，幾乎沒有誤差，可以達(dá)到預(yù)期精度的要求。阻帶內(nèi)輸入信號頻率為100 kHz時，幅值大小由4.2 V衰減為0.047 V，經(jīng)過衰減模塊后的調(diào)理電路衰減達(dá)到-20 dB，滿足本設(shè)計對于前端抗混疊濾波器的要求。當(dāng)輸入頻率在截止頻率處為40 kHz時，衰減值為4.24 V/100.7070.299 V，理論值與實際測試值誤差很小。經(jīng)上述測量，本設(shè)計中前端

17、調(diào)理電路的設(shè)計完全滿足本次高精度數(shù)據(jù)采集系統(tǒng)對于數(shù)據(jù)精度的要求。3.2 系統(tǒng)整體精度測試由FPGA設(shè)定A/D的采樣率為最低200 kHz，并配置工作模式為手動模式。前端調(diào)理電路參數(shù)通過FPGA配置為增益1倍，濾波器截止頻率取100 Hz。為測試該系統(tǒng)對于輸入幅值范圍023.5 V內(nèi)直流信號的采集精度，本次測試輸入使用菊水電源PAN-35作為信號源，輸出信號的測量通過chipscope工具實時抓取A/D的采樣值獲得，得到的實際輸出數(shù)字量取轉(zhuǎn)換后4 096個值的平均值，模擬量的計算可根據(jù)與數(shù)字量的二者關(guān)系：模擬量=數(shù)字量（REF/216），結(jié)果如表1所示。表1 A/D直流信號采集精度測試結(jié)果Tab

18、.1 Test results of A/DDC acquisition accuracy test results傳感器輸出/V調(diào)理電路輸出/V轉(zhuǎn)換后數(shù)字量轉(zhuǎn)換后模擬量/V標(biāo)定后輸出/V標(biāo)定后誤差/%1.4550.152540630.1550.14530.142.96670.3036780390.30670.2970.114.9160.4986131330.5010.49130.067.08820.71582188430.71880.70910.049.9541.0024263451.0050.99530.0112.4141.2484328041.25141.24170.0215.6191.

19、5689411831.5711.56130.0417.49621.75662461281.75961.74990.0220.1652.0235531102.0262.01630.0123.6112.3681621542.3712.36130.01從表1中可以看出，前端調(diào)理模塊和A/ D轉(zhuǎn)換模塊與傳感器輸出的實際值均存在一定的誤差，本設(shè)計利用最小二乘法將實際的系統(tǒng)采樣值與傳感器輸出值進(jìn)行線性擬合，標(biāo)定后的輸出值記錄在表1中，可以看出標(biāo)定后的本數(shù)據(jù)采集系統(tǒng)輸出值與傳感器輸出值的誤差在0.15%內(nèi)，符合本次高精度數(shù)據(jù)采集系統(tǒng)對于數(shù)據(jù)精度的要求。3.3 功耗測試本次設(shè)計以低功耗化為主要目的之一。為了分

20、析數(shù)采系統(tǒng)的功耗特性，進(jìn)行了功耗測試。主要從電源電路模塊、前端信號調(diào)理模塊、模數(shù)轉(zhuǎn)換和FPGA主控電路模塊以及整體進(jìn)行了靜態(tài)功耗和工作功耗的測試。靜態(tài)功耗，即整個電路未經(jīng)FPGA配置且無輸入的情況下的功率損耗，工作功耗，即FPGA對各模塊成功完成配置且整個系統(tǒng)工作正常情況情況下的功率損耗。本次測試采用菊水電源PAN-35供電，供電電壓為12 V，通過對輸出電流的記錄，根據(jù)功耗的計算公式：功耗=電壓電流，得到每次測試的具體功率損耗。本次測試根據(jù)測試順序，依次記錄。首先測試電源電路模塊無負(fù)載時的靜態(tài)功耗與工作功耗，接著測試調(diào)理電路模塊正常供電情況下的靜態(tài)功耗與工作功耗，與電源電路功耗相減即得到調(diào)理

21、電路模塊單獨工作時的靜態(tài)功耗與工作功耗，最后測試A/D與FPGA主控模塊，測試方法同上。將測試結(jié)果依次記錄在表2中。 表2 各模塊及整體功耗測試Tab.2 EachTab.2 Each module and the whole power consumption test測試內(nèi)容靜態(tài)功耗（MW）工作功耗（MW）電源電路模塊3050調(diào)理電路模塊2545A/D與FPGA主控模塊3045整體測試90150從表2中可以看出，本系統(tǒng)具有優(yōu)異的低功耗特性，整體正常工作時的功耗在150 MW以內(nèi)，靜態(tài)功耗低至90 MW，完全滿足本次設(shè)計對于功耗的要求。4 結(jié)束語本次設(shè)計的數(shù)據(jù)采集系統(tǒng)，較傳統(tǒng)數(shù)據(jù)采集系統(tǒng)而言

22、，具有以下優(yōu)點：（1）包括放大倍數(shù)、截止頻率、采樣率等參數(shù)均可控的優(yōu)點，提高了本數(shù)據(jù)采集系統(tǒng)的靈活性，降低了硬件設(shè)計的難度和成本；（2）采用軟硬件相結(jié)合的方式，包括芯片選型、硬件電路設(shè)計以及對數(shù)據(jù)的校準(zhǔn)等方式，提高了本系統(tǒng)的精度；（3）本系統(tǒng)具有優(yōu)異的低功耗特性，靜態(tài)功耗低至90mw，極大的降低了本系統(tǒng)的功率損耗。并且本系統(tǒng)操作方便、體積小、可靠性高，不僅能適用于IEPE傳感器，也能滿足其他類型傳感器數(shù)據(jù)采集的要求。隨著電子技術(shù)的不斷發(fā)展，低功耗高精度采集系統(tǒng)的應(yīng)用也會越來越普及。參考文獻(xiàn)1關(guān)恩明,劉曉飛. 兩線制IEPE傳感器前置信號調(diào)理電路J. 黑龍江科技信息, 2015, (16): 1

23、9.Guan Enming, Liu Xiaofei. Front-line signal conditioning circuit for two wire IEPE sensorJ. Heilongjiang science and technology information, 2015, (16): 19.2李科, 陳紫強, 謝躍雷. 基于FPGA的多通道實時地震勘探采集系統(tǒng)設(shè)計J. 現(xiàn)代電子技術(shù), 2018, 4109): 24-30. Li Ke, Chen Ziqiang, Xie Yuelei. Design of multi-channel real-time seismic

24、 acquisition system based on FPGAJ. Modern Electronic Technology, 2018, 41 (9): 24-30. 3唐陸正. 4通道動態(tài)信號分析儀信號通道及處理載板設(shè)計D. 電子科技學(xué), 2016. Tang Luzheng. 4 channel dynamic signalchannel and processing carrier designD. Electronic Science and Technology, 2016. 4Gilberto Reynoso-Meza, Javier Sanchis, Xavier Blas

25、co, et al. A Stabilizing PID Controller Sampling Procedure for Stochastic OptimizersJ. Ifac World Congress, 2014, 47(3): 8158-81635R. Bonnard, J. Segura Puchades, F. Guellec, et al. Signal conditioning circuits for 3D-integrated burst image sensors with on-chip A/D conversion C. University of Strasb

26、ourg and CNRS23, rue du Loess, 67037 Strasbourg, France, 2015: 940304. 1-940304. 116Yao Zong, Liang Ting, Jia Pinggang, et al. A HighTemperature Piezoresistive Pressure Sensor with an Integrated Signal-Conditioning Circuit J. Sensors, 2016, (6). 7盧振國, 王紅亮, 胡曉峰. 種通道可擴展的堆疊式數(shù)據(jù)采集系統(tǒng)設(shè)計J. 中國測試, 2018, (3): 91-96. Lu Zhenguo, Wang Hongliang, Hu Xiaofeng. A channel scalable stacked data acquisition sys