硬件電子琴電路模塊方案設(shè)計(jì)

1、硬件電子琴電路模塊方案設(shè)計(jì) 實(shí)驗(yàn)四實(shí)驗(yàn)四 硬件電子琴電路模塊設(shè)計(jì)硬件電子琴電路模塊設(shè)計(jì) 硬件電子琴電路模塊方案設(shè)計(jì) 基礎(chǔ)知識(shí) 一、節(jié)拍 1、在音樂中，時(shí)間被分成均等的基本單位， 每個(gè)單位叫做一個(gè)“拍子”或 稱一拍。 2、拍子的時(shí)值是以音符的時(shí)值來表示的， 一拍的時(shí)值可以是四分音符（即以四分音 符為一拍），也可以是二分音符（以二分 音符為一拍）或八分音符（以八分音符為 一拍）。例2/4,3/4等 硬件電子琴電路模塊方案設(shè)計(jì) 3、拍子的時(shí)值是一個(gè)相對(duì)的時(shí)間概念 比如當(dāng)樂 曲的規(guī)定速度為每分鐘 60 拍時(shí)， 每拍占用的時(shí)間是一秒，半拍是二分之一 秒；當(dāng)規(guī)定速度為每分鐘 120 拍時(shí)，每拍 的時(shí)間是半

2、秒，半拍就是四分之一 秒。 在本次實(shí)驗(yàn)中，最小的節(jié)拍是1/4拍，規(guī)定 速度是每拍1秒?？梢缘玫?，在我們把音符 按照以1/4拍為單位存放到ROM里，而后以 4HZ頻率讀取，則可以實(shí)現(xiàn)樂曲的節(jié)拍。 硬件電子琴電路模塊方案設(shè)計(jì) 基礎(chǔ)知識(shí) 二、音符與頻率 樂曲中不同的音符實(shí)質(zhì)上表示的是不同頻 率的聲音。 只要產(chǎn)生不同頻率的脈沖，再通過喇叭等 播放出來即可。又由于方波容易用定時(shí)器 產(chǎn)生，故使用方波脈沖。 硬件電子琴電路模塊方案設(shè)計(jì) 基礎(chǔ)知識(shí) 要產(chǎn)生音頻脈沖： 1、算出某一音頻的脈沖的周期（1/頻率） 2、然后將此周期除以2，即為半周期的時(shí)間。 3、利用定時(shí)器，計(jì)時(shí)這個(gè)半周期的時(shí)間，每 當(dāng)計(jì)時(shí)到后，就將輸

3、出脈沖的I/O反相。 4、重復(fù)計(jì)時(shí)此半周期的時(shí)間再對(duì)I/O反相， 就可以在I/O腳上得到此頻率的脈沖。 硬件電子琴電路模塊方案設(shè)計(jì) 例如，頻率為523Hz， 其周期為1/523 S=1912uS， 因此只要令計(jì)數(shù)器計(jì)時(shí)956，在每計(jì)數(shù)956次時(shí) 就將I/O反接，就可得到中音DO（532Hz）。 其計(jì)數(shù)值N可以根據(jù)以下公式得到： 2N=Tr/Ti=Fi/Fr （Fi為內(nèi)部時(shí)鐘頻率，F(xiàn)r為對(duì)應(yīng)音符頻率） （Ti為內(nèi)部時(shí)鐘周期，Tr為對(duì)應(yīng)音符周期） 硬件電子琴電路模塊方案設(shè)計(jì) 音符與頻率對(duì)應(yīng)表 硬件電子琴電路模塊方案設(shè)計(jì) 可以得到：如果以1MHZ為內(nèi)部時(shí)鐘頻率， 要發(fā)出低7SI音（494HZ），我們

4、需要計(jì)數(shù) 2024個(gè)1MHZ時(shí)鐘周期，其中，當(dāng)計(jì)數(shù)到 2024/2=1012個(gè)時(shí)鐘時(shí)，將脈沖翻轉(zhuǎn)一次。 結(jié)合前述的節(jié)拍，如果要發(fā)出低7SI音1拍， 則只要持續(xù)494HZ方波1秒鐘即可，如果按 1/4拍單位存放到ROM里，ROM的讀出時(shí) 鐘是4HZ，那低7SI音應(yīng)該裝載幾個(gè)存儲(chǔ)單 元？ 硬件電子琴電路模塊方案設(shè)計(jì) 本實(shí)驗(yàn)用FPGA實(shí)現(xiàn)樂曲的播放原理 分四步 1、將待播放的音樂音符存入ROM 2、以4HZ頻率讀取ROM 3、根據(jù)1MHZ的內(nèi)部時(shí)鐘要求，將讀出的音 符換算成應(yīng)計(jì)數(shù)的數(shù)值 4、以1MHZ為內(nèi)部時(shí)鐘，實(shí)現(xiàn)符合要求的方 波信號(hào)。 硬件電子琴電路模塊方案設(shè)計(jì) 硬件電子琴電路設(shè)計(jì)方案硬件電子琴

5、電路設(shè)計(jì)方案 硬件電子琴電路模塊方案設(shè)計(jì) 模塊模塊Speaker 模塊模塊Speakera中的主要電路是中的主要電路是一個(gè)數(shù)控分一個(gè)數(shù)控分 頻器頻器，它由一個(gè)初值可預(yù)置的加法計(jì)數(shù)器，它由一個(gè)初值可預(yù)置的加法計(jì)數(shù)器 構(gòu)成，當(dāng)模塊構(gòu)成，當(dāng)模塊Speakera由端口由端口Tone獲得一獲得一 個(gè)個(gè)2進(jìn)制數(shù)后，將以此值為計(jì)數(shù)器的預(yù)置數(shù)進(jìn)制數(shù)后，將以此值為計(jì)數(shù)器的預(yù)置數(shù) ，對(duì)端口，對(duì)端口Clk12MHZ輸入的頻率進(jìn)行分頻，輸入的頻率進(jìn)行分頻， 之后由之后由Spkout向揚(yáng)聲器輸出發(fā)聲。向揚(yáng)聲器輸出發(fā)聲。 硬件電子琴電路模塊方案設(shè)計(jì) 模塊模塊TONE 模塊模塊Tone是音階發(fā)生器，當(dāng)是音階發(fā)生器，當(dāng)8位發(fā)

6、聲控制輸位發(fā)聲控制輸 入入Index中某一位為高電平時(shí)，則對(duì)應(yīng)某一中某一位為高電平時(shí)，則對(duì)應(yīng)某一 音階的數(shù)值將從端口音階的數(shù)值將從端口Tone輸出，作為獲得輸出，作為獲得 該音階的分頻預(yù)置值；同時(shí)由該音階的分頻預(yù)置值；同時(shí)由Code輸出對(duì)輸出對(duì) 應(yīng)該音階簡(jiǎn)譜的顯示數(shù)碼，如應(yīng)該音階簡(jiǎn)譜的顯示數(shù)碼，如5，并由，并由 High輸出指示音階高輸出指示音階高8度顯示。度顯示。 硬件電子琴電路模塊方案設(shè)計(jì) 增加樂曲自動(dòng)演奏電路增加樂曲自動(dòng)演奏電路 在原設(shè)計(jì)的基礎(chǔ)上，增加一個(gè)在原設(shè)計(jì)的基礎(chǔ)上，增加一個(gè)Notetabs模塊用于模塊用于 產(chǎn)生節(jié)拍控制（產(chǎn)生節(jié)拍控制（Index數(shù)據(jù)存留時(shí)間）和音階選數(shù)據(jù)存留時(shí)間）

7、和音階選 擇信號(hào)，即在擇信號(hào)，即在Notetabs模塊放置一個(gè)樂曲曲譜真模塊放置一個(gè)樂曲曲譜真 值表，樂曲曲譜真值表放置于名為值表，樂曲曲譜真值表放置于名為Music的的ROM 模塊中。模塊中。 由一個(gè)計(jì)數(shù)器來生成讀取由一個(gè)計(jì)數(shù)器來生成讀取ROM所需的地址數(shù)據(jù)，所需的地址數(shù)據(jù)， 對(duì)對(duì)ROM以以4HZ的頻率進(jìn)行讀取，實(shí)現(xiàn)控制此真值的頻率進(jìn)行讀取，實(shí)現(xiàn)控制此真值 表的輸出，而由此計(jì)數(shù)器的計(jì)數(shù)時(shí)鐘信號(hào)作為樂表的輸出，而由此計(jì)數(shù)器的計(jì)數(shù)時(shí)鐘信號(hào)作為樂 曲節(jié)拍控制信號(hào)，從而可以設(shè)計(jì)出一個(gè)純硬件的曲節(jié)拍控制信號(hào)，從而可以設(shè)計(jì)出一個(gè)純硬件的 樂曲自動(dòng)演奏電路。樂曲自動(dòng)演奏電路。 硬件電子琴電路模塊方案設(shè)計(jì)

8、需要說明： 由于實(shí)驗(yàn)板上，只有50MHZ有源晶振，故將用 50MHZ進(jìn)行分頻實(shí)現(xiàn)12.5MHZ的時(shí)鐘，在后續(xù) 模塊Speakera.v中再分頻得到近似1MHZ時(shí)鐘， 要求自行設(shè)計(jì)50MHZ到12.5MHZ的分頻模塊： div_50_12M.v 系統(tǒng)需要4HZ頻率讀ROM，于是用50MHZ， 分頻得到4HZ頻率。要求自行設(shè)計(jì)50MHZ到4HZ 的分頻模塊：div_50_4HZ.v 由于這兩個(gè)分頻模塊仿真時(shí)間較長(zhǎng)，故這部分 不要求進(jìn)行仿真不要求進(jìn)行仿真。 硬件電子琴電路模塊方案設(shè)計(jì) 1、構(gòu)建一個(gè)工程名為songer的工程 硬件電子琴電路模塊方案設(shè)計(jì) 由File-New Project Wizard

9、,彈出對(duì)話框，設(shè)置文件 夾目錄，Project名稱。 注意， 1 ）不能將文件 夾放置在軟件安 裝目錄下，應(yīng)放 在E盤或DATA盤上 2）要求以自己 的學(xué)號(hào)作為文件 夾名 硬件電子琴電路模塊方案設(shè)計(jì) 正確選擇FPGA目標(biāo)器件和EDA工具，這次設(shè)計(jì)的仿 真工具采用Modelsim。 硬件電子琴電路模塊方案設(shè)計(jì) 分別輸入ToneTaba.v和Speakera.v的 Verilog HDL文本，進(jìn)行綜合和功能仿真， 理解、驗(yàn)證模塊功能。 硬件電子琴電路模塊方案設(shè)計(jì) 仿真激勵(lì)文件生成 在New Source Wizard界面選擇Verilog Test Fixture,然后輸入測(cè)試文件名 硬件電子琴電

10、路模塊方案設(shè)計(jì) 選擇要測(cè)試的模塊 硬件電子琴電路模塊方案設(shè)計(jì) 測(cè)試文件相關(guān)設(shè)置完成 后，按Finish，ISE即 給出測(cè)試模塊的框架 根據(jù)框架，考慮測(cè)試的 完備性，完善測(cè)試模塊 硬件電子琴電路模塊方案設(shè)計(jì) 分別編寫Notetabs .v 、ToneTaba.v和 div_50_12M.v的Verilog HDL測(cè)試文件，用 Modelsim進(jìn)行功能仿真、時(shí)序仿真。觀察波 形，理解模塊實(shí)現(xiàn)的功能。 硬件電子琴電路模塊方案設(shè)計(jì) 下面討論如何調(diào)用ROM的IPcore實(shí)現(xiàn)對(duì)音樂 的存儲(chǔ)。 硬件電子琴電路模塊方案設(shè)計(jì) IP核生成器的啟動(dòng)方法有兩種，一種是在核生成器的啟動(dòng)方法有兩種，一種是在 【Projc

11、et Navigator】中新建中新建Coregen IP 類型的資源類型的資源(請(qǐng)參考第請(qǐng)參考第2章中工程的建立與章中工程的建立與 管理管理)；另一種是直接在；另一種是直接在Windows界面下運(yùn)界面下運(yùn) 行行【開始開始】【程序程序】【Xilinx ISE Design Suit 10.1】【ISE】【 Accessories】【CORE Generator】命命 令。令。 本次設(shè)計(jì)采用第一種方法。本次設(shè)計(jì)采用第一種方法。 硬件電子琴電路模塊方案設(shè)計(jì) 首先打開電腦上的記事本，按照COE文件 的格式要求輸入梁祝音樂或者自己編 輯的音樂數(shù)據(jù)，并存盤。 硬件電子琴電路模塊方案設(shè)計(jì) COE文件內(nèi)容

12、MEMORY_INITIALIZATION_RADIX = 10; MEMORY_INITIALIZATION_VECTOR= 3 , 3 , 3 , 3, 5, 5, 5,6, 8, 8, 8 , 9 , 6 , 8, 5, 5, 12,12,12, 15, 13 , 12 , 10 , 12, 9, 9, 9, 9, 9, 9, 9 , 0 , 9 , 9, 9, 10, 7, 7, 6, 6, 5 , 5 , 5 , 6, 8, 8, 9, 9, 3, 3, 8 , 8 , 6 , 5, 6, 8, 5, 5, 5, 5, 5 , 5 , 5 , 5, 10, 10, 10, 12, 7

13、, 7, 9 , 9 , 6 , 8, 5, 5, 5, 5, 5, 5, 3 , 5 , 3 , 3, 5, 6, 7, 9, 6, 6, 6 , 6 , 6 , 6, 5, 6, 8, 8, 8, 9, 12 ,12 ,12 ,10, 9, 9,10, 9,8, 8, 6 , 5 , 3 , 3, 3, 3, 8,8, 8,8, 6 , 8 ,6 , 5, 3, 5, 6,8, 5,5, 5 ,5 , 5 ,5, 5,5,0, 0, 0; 硬件電子琴電路模塊方案設(shè)計(jì) 硬件電子琴電路模塊方案設(shè)計(jì) 選擇IP(CORE Generate NET Code1 LOC = F12 ; NET Code1 LOC = E12 ; NET Code1 LOC = E11 ; NET Code1 LOC = F11 ; NET High1 LOC = E9 ; NET reset LOC = D18|pulldown ; NET S