集成電路設(shè)計(jì)技術(shù)與工具第11章

1、集成電路設(shè)計(jì)技術(shù)與工具集成電路設(shè)計(jì)技術(shù)與工具 第第11章章 集成電路封裝集成電路封裝 內(nèi)容提要內(nèi)容提要 v11.1 引言引言 v11.2 集成電路封裝技術(shù)基礎(chǔ)集成電路封裝技術(shù)基礎(chǔ) v11.3 封裝特性分析封裝特性分析 v11.4 集成電路多芯片組件（集成電路多芯片組件（MCM）封裝技術(shù)）封裝技術(shù) v11.5 集成電路測(cè)試板的設(shè)計(jì)集成電路測(cè)試板的設(shè)計(jì) v11.6 本章小結(jié)本章小結(jié) 11.1 引引 言言 集成電路封裝是采用一定的材料以集成電路封裝是采用一定的材料以 一定的形式將集成電路芯片組裝起來，一定的形式將集成電路芯片組裝起來， 以相對(duì)獨(dú)立、自身完整、易于操作的形以相對(duì)獨(dú)立、自身完整、易于操作

2、的形 式進(jìn)入系統(tǒng)應(yīng)用式進(jìn)入系統(tǒng)應(yīng)用。 11.1 引引 言（續(xù)）言（續(xù)） v芯片封裝設(shè)計(jì)除了要考慮成本、物理、化學(xué)、機(jī)械學(xué)、芯片封裝設(shè)計(jì)除了要考慮成本、物理、化學(xué)、機(jī)械學(xué)、 裝配和可生產(chǎn)性因素外，還需要考慮信號(hào)完整性、熱裝配和可生產(chǎn)性因素外，還需要考慮信號(hào)完整性、熱 特性和可靠性等問題特性和可靠性等問題 。 v本章主要內(nèi)容包括本章主要內(nèi)容包括: 1）集成電路封裝的基礎(chǔ)知識(shí)。）集成電路封裝的基礎(chǔ)知識(shí)。 2）封裝熱分析和信號(hào)完整性分析的基本概念和方法。）封裝熱分析和信號(hào)完整性分析的基本概念和方法。 3）介紹一個(gè)多芯片封裝設(shè)計(jì)實(shí)例。）介紹一個(gè)多芯片封裝設(shè)計(jì)實(shí)例。 4）介紹集成電路系統(tǒng)應(yīng)用的）介紹集成電

3、路系統(tǒng)應(yīng)用的PCB（Printed Circuit Board）測(cè)試板設(shè)計(jì)。）測(cè)試板設(shè)計(jì)。 11.2 集成電路封裝技術(shù)基礎(chǔ)集成電路封裝技術(shù)基礎(chǔ) v對(duì)集成電路起機(jī)械支撐和保護(hù)作用。對(duì)集成電路起機(jī)械支撐和保護(hù)作用。 v對(duì)集成電路起著信號(hào)傳輸和電源分配的作用。對(duì)集成電路起著信號(hào)傳輸和電源分配的作用。 v對(duì)集成電路起著散熱的作用。對(duì)集成電路起著散熱的作用。 v對(duì)集成電路起著環(huán)境保護(hù)的作用。對(duì)集成電路起著環(huán)境保護(hù)的作用。 一、集成電路封裝的作用一、集成電路封裝的作用 二、集成電路封裝的內(nèi)容和工藝流程二、集成電路封裝的內(nèi)容和工藝流程 v進(jìn)行集成電路封裝結(jié)構(gòu)設(shè)計(jì)、工藝設(shè)計(jì)、電設(shè)計(jì)、進(jìn)行集成電路封裝結(jié)構(gòu)設(shè)計(jì)、

4、工藝設(shè)計(jì)、電設(shè)計(jì)、 熱設(shè)計(jì)和可靠性設(shè)計(jì)。熱設(shè)計(jì)和可靠性設(shè)計(jì)。 v提高封裝結(jié)構(gòu)的通用化、標(biāo)準(zhǔn)化。提高封裝結(jié)構(gòu)的通用化、標(biāo)準(zhǔn)化。 v研制開發(fā)新工藝、新設(shè)備和新技術(shù)，提高封裝工藝研制開發(fā)新工藝、新設(shè)備和新技術(shù)，提高封裝工藝 水平和質(zhì)量，同時(shí)努力降低封裝成本。水平和質(zhì)量，同時(shí)努力降低封裝成本。 v進(jìn)一步采用低介電系數(shù)、高導(dǎo)熱、高機(jī)械強(qiáng)度等性進(jìn)一步采用低介電系數(shù)、高導(dǎo)熱、高機(jī)械強(qiáng)度等性 能優(yōu)越的新型有機(jī)、無機(jī)和金屬材料。能優(yōu)越的新型有機(jī)、無機(jī)和金屬材料。 v完善和改進(jìn)集成電路封裝的檢驗(yàn)手段，加強(qiáng)工藝監(jiān)完善和改進(jìn)集成電路封裝的檢驗(yàn)手段，加強(qiáng)工藝監(jiān) 測(cè)和質(zhì)量控制。測(cè)和質(zhì)量控制。 二、集成電路封裝的內(nèi)容和工藝

5、流程（續(xù)）二、集成電路封裝的內(nèi)容和工藝流程（續(xù)） 劃 片 分 類 管 芯 鍵 合 引 線 綁 定 密 封 管 殼 焊 封 型 模 測(cè) 試 工 序 晶 圓 加 工 好 的 焊 料 聚 合 物 粘 結(jié) 劑 A l 絲 A u 絲 保 形 的 涂 敷 材 料 加 工 好 的 金 屬 聚 合 物 密 封 劑 塑 模 化 合 物 引 線 框 架 陶 瓷 管 殼 管 帽 部 件材 料 三、常用集成電路封裝形式三、常用集成電路封裝形式 v（1）DIP （Dual In-line Package）雙列直）雙列直 插式封裝插式封裝 側(cè)視圖 正視圖 頂視圖 v（2）SOP（Small Outline Packag

6、e）小外）小外 形封裝形封裝 三、常用集成電路封裝形式（續(xù)）三、常用集成電路封裝形式（續(xù)） SOP封裝外形圖 本體長(zhǎng)度 本體寬度 v（3）QFP（Quad Flat Package）四邊引腳）四邊引腳 扁平封裝扁平封裝 三、常用集成電路封裝形式（續(xù)）三、常用集成電路封裝形式（續(xù)） QFP封裝結(jié)構(gòu) QFP按其封裝材料、外形結(jié)構(gòu)及引腳節(jié)距可分為： A塑（塑（Plastic）封）封 QFP（PQFP） B?。ū。═hin）型）型QFP（TQFP） C窄（窄（Fine）節(jié)距）節(jié)距QFP（FQFP） v（4）QFN（Quad Flat Non-Leaded Package）四邊無引腳扁平封裝）四邊無引腳

7、扁平封裝 三、常用集成電路封裝形式（續(xù)）三、常用集成電路封裝形式（續(xù)） QFN封裝結(jié)構(gòu) v考慮用戶適用、低成本和高可靠性等問題，考慮用戶適用、低成本和高可靠性等問題， 集成電路封裝需要考慮以下幾個(gè)問題：集成電路封裝需要考慮以下幾個(gè)問題： 1）劃片槽與焊盤）劃片槽與焊盤 四、四、集成電路設(shè)計(jì)中的封裝考慮集成電路設(shè)計(jì)中的封裝考慮 L1 L1 L1 L1 L4 L3 L2 L1 L1 L1 L1 L4 L3 L1 L1 L1 L1 L4 L3 L2 2）高速芯片封裝）高速芯片封裝 四、集成電路設(shè)計(jì)中的封裝考慮（續(xù)）四、集成電路設(shè)計(jì)中的封裝考慮（續(xù)） 3）芯片散熱問題）芯片散熱問題 集成電路芯片工作時(shí)

8、會(huì)發(fā)熱，在選擇封集成電路芯片工作時(shí)會(huì)發(fā)熱，在選擇封 裝時(shí)要考慮芯片的散熱問題，采用熱傳導(dǎo)性裝時(shí)要考慮芯片的散熱問題，采用熱傳導(dǎo)性 能較好的封裝材料。發(fā)熱量較大的芯片要考能較好的封裝材料。發(fā)熱量較大的芯片要考 慮帶散熱裝置（如金屬散熱器等）的封裝。慮帶散熱裝置（如金屬散熱器等）的封裝。 四、集成電路設(shè)計(jì)中的封裝考慮（續(xù)）四、集成電路設(shè)計(jì)中的封裝考慮（續(xù)） 11.3 封裝特性分析封裝特性分析 隨著芯片功率的不斷增加和封裝體積的不斷減少，隨著芯片功率的不斷增加和封裝體積的不斷減少， 電子元件的功耗和發(fā)熱率迅速增加，致使元器件的散電子元件的功耗和發(fā)熱率迅速增加，致使元器件的散 熱問題成為阻礙電子技術(shù)繼

9、續(xù)向前發(fā)展的一個(gè)至關(guān)重?zé)釂栴}成為阻礙電子技術(shù)繼續(xù)向前發(fā)展的一個(gè)至關(guān)重 要的問題，過高的溫度會(huì)導(dǎo)致集成電路和封裝失效。要的問題，過高的溫度會(huì)導(dǎo)致集成電路和封裝失效。 據(jù)研究表明，電子器件的可靠性不高的主要原因之一據(jù)研究表明，電子器件的可靠性不高的主要原因之一 是熱設(shè)計(jì)不合理。是熱設(shè)計(jì)不合理。 一、熱分析一、熱分析 一、熱分析一、熱分析(續(xù)續(xù)) 一般認(rèn)為，溫度每升高一般認(rèn)為，溫度每升高10，失效率也增，失效率也增 加一倍，由阿倫尼斯經(jīng)驗(yàn)方程得出電子元器件加一倍，由阿倫尼斯經(jīng)驗(yàn)方程得出電子元器件 失效時(shí)間與溫度的關(guān)系式失效時(shí)間與溫度的關(guān)系式: 元器件的失效率與其結(jié)溫成指數(shù)關(guān)系，性元器件的失效率與其結(jié)

10、溫成指數(shù)關(guān)系，性 能則隨結(jié)溫升高而降低。能則隨結(jié)溫升高而降低。 ) 11 (exp 21b a 2 1 TTK E t t A T 一、熱分析一、熱分析(續(xù)續(xù)) 集成電路封裝的熱設(shè)計(jì)主要包括對(duì)芯片、集成電路封裝的熱設(shè)計(jì)主要包括對(duì)芯片、 封裝及其冷卻系統(tǒng)進(jìn)行熱分析，通過計(jì)算、模封裝及其冷卻系統(tǒng)進(jìn)行熱分析，通過計(jì)算、模 擬和測(cè)量獲得芯片溫度場(chǎng)分布及其極值點(diǎn)，反擬和測(cè)量獲得芯片溫度場(chǎng)分布及其極值點(diǎn)，反 饋至布局布線和熱設(shè)計(jì)過程中，提供具體的改饋至布局布線和熱設(shè)計(jì)過程中，提供具體的改 進(jìn)方案，形成一種設(shè)計(jì)、分析、再設(shè)計(jì)、再分進(jìn)方案，形成一種設(shè)計(jì)、分析、再設(shè)計(jì)、再分 析的設(shè)計(jì)流程，最終使封裝的熱穩(wěn)定性得

11、以改析的設(shè)計(jì)流程，最終使封裝的熱穩(wěn)定性得以改 善。善。 目前熱分析所采用的方法主要有實(shí)驗(yàn)分析目前熱分析所采用的方法主要有實(shí)驗(yàn)分析 法和數(shù)學(xué)分析法。法和數(shù)學(xué)分析法。 一、熱分析一、熱分析(續(xù)續(xù)) 1）實(shí)驗(yàn)分析法）實(shí)驗(yàn)分析法 實(shí)驗(yàn)分析法通常是根據(jù)紅外熱像儀等分析實(shí)驗(yàn)分析法通常是根據(jù)紅外熱像儀等分析 儀器直接測(cè)量實(shí)際樣品的表面溫度，從而得出儀器直接測(cè)量實(shí)際樣品的表面溫度，從而得出 封裝熱阻來評(píng)價(jià)封裝的熱性能。封裝熱阻來評(píng)價(jià)封裝的熱性能。 該方法通常只能確定封裝表面和內(nèi)部有限該方法通常只能確定封裝表面和內(nèi)部有限 個(gè)點(diǎn)的溫度，難以探測(cè)器件內(nèi)部（尤其是芯片個(gè)點(diǎn)的溫度，難以探測(cè)器件內(nèi)部（尤其是芯片 內(nèi)部）的

12、溫度，對(duì)復(fù)雜的三維熱場(chǎng)分布問題適內(nèi)部）的溫度，對(duì)復(fù)雜的三維熱場(chǎng)分布問題適 應(yīng)性較差，而且是在樣品完成后進(jìn)行，這樣使應(yīng)性較差，而且是在樣品完成后進(jìn)行，這樣使 得整個(gè)分析過程周期長(zhǎng)，同時(shí)對(duì)測(cè)量設(shè)備要求得整個(gè)分析過程周期長(zhǎng)，同時(shí)對(duì)測(cè)量設(shè)備要求 較高并且具有破壞性、費(fèi)用高。較高并且具有破壞性、費(fèi)用高。 一、熱分析一、熱分析(續(xù)續(xù)) 2）數(shù)學(xué)分析法）數(shù)學(xué)分析法 數(shù)學(xué)分析法是依據(jù)封裝設(shè)計(jì)的物理參數(shù)和性能要求，建立數(shù)學(xué)分析法是依據(jù)封裝設(shè)計(jì)的物理參數(shù)和性能要求，建立 基于物理原型的熱分析模型，并借助計(jì)算機(jī)，利用有限元等方基于物理原型的熱分析模型，并借助計(jì)算機(jī)，利用有限元等方 法對(duì)熱分析模型進(jìn)行分析和求解，預(yù)估

13、產(chǎn)品的熱性能。下面為法對(duì)熱分析模型進(jìn)行分析和求解，預(yù)估產(chǎn)品的熱性能。下面為 利用利用AutoTherm軟件進(jìn)行一種六芯片軟件進(jìn)行一種六芯片MCM熱分析的仿真示意熱分析的仿真示意 圖。圖。 二、二、信號(hào)完整性分析信號(hào)完整性分析 信號(hào)完整性（信號(hào)完整性（SI：Signal Integrity）是指信號(hào)通）是指信號(hào)通 過信號(hào)線傳輸后仍保持其正確的功能特性而未受到損過信號(hào)線傳輸后仍保持其正確的功能特性而未受到損 傷的一種特性，并且未受到損害的信號(hào)在電路中能以傷的一種特性，并且未受到損害的信號(hào)在電路中能以 正確的時(shí)序和電壓作出響應(yīng)。正確的時(shí)序和電壓作出響應(yīng)。 集成電路封裝除了要滿足基本的電氣連接功能外，

14、集成電路封裝除了要滿足基本的電氣連接功能外， 還要能夠解決因集成電路芯片技術(shù)的發(fā)展而提出的高還要能夠解決因集成電路芯片技術(shù)的發(fā)展而提出的高 頻頻/高速以及引腳數(shù)目增加而造成的信號(hào)完整性問題。高速以及引腳數(shù)目增加而造成的信號(hào)完整性問題。 所需考慮的因素包括：延時(shí)（所需考慮的因素包括：延時(shí)（delay）、衰減）、衰減 （attenuation）、畸變（）、畸變（distortion）、反射）、反射 （reflection）和串?dāng)_（）和串?dāng)_（crosstalk）等互連效應(yīng)。）等互連效應(yīng)。 二、信號(hào)完整性分析二、信號(hào)完整性分析 (續(xù)續(xù)) 1）延時(shí)）延時(shí) 延時(shí)是指信號(hào)從發(fā)送端發(fā)出到達(dá)接收端時(shí)存在一延時(shí)是

15、指信號(hào)從發(fā)送端發(fā)出到達(dá)接收端時(shí)存在一 個(gè)傳輸延遲，信號(hào)的延時(shí)會(huì)對(duì)系統(tǒng)的時(shí)序產(chǎn)生影響，個(gè)傳輸延遲，信號(hào)的延時(shí)會(huì)對(duì)系統(tǒng)的時(shí)序產(chǎn)生影響， 它主要與信號(hào)線的長(zhǎng)度以及周圍介質(zhì)的介電常數(shù)有關(guān)。它主要與信號(hào)線的長(zhǎng)度以及周圍介質(zhì)的介電常數(shù)有關(guān)。 2）反射）反射 當(dāng)信號(hào)線的特征阻抗與負(fù)載阻抗不匹配時(shí)，信號(hào)當(dāng)信號(hào)線的特征阻抗與負(fù)載阻抗不匹配時(shí)，信號(hào) 到達(dá)接收端后有一部分能量將沿著傳輸線反射回去，到達(dá)接收端后有一部分能量將沿著傳輸線反射回去， 使信號(hào)波形發(fā)生畸變，甚至出現(xiàn)信號(hào)的過沖和下沖。使信號(hào)波形發(fā)生畸變，甚至出現(xiàn)信號(hào)的過沖和下沖。 信號(hào)在信號(hào)線上的來回反射，時(shí)域就表現(xiàn)為信號(hào)波形信號(hào)在信號(hào)線上的來回反射，時(shí)域就表

16、現(xiàn)為信號(hào)波形 的振鈴和環(huán)繞振蕩。的振鈴和環(huán)繞振蕩。 二、信號(hào)完整性分析（續(xù)）二、信號(hào)完整性分析（續(xù)） 3）串?dāng)_）串?dāng)_ 由于相鄰信號(hào)線之間存在耦合電容和互感，當(dāng)一由于相鄰信號(hào)線之間存在耦合電容和互感，當(dāng)一 條信號(hào)線上的信號(hào)發(fā)生變化時(shí)，會(huì)影響到相鄰信號(hào)線條信號(hào)線上的信號(hào)發(fā)生變化時(shí)，會(huì)影響到相鄰信號(hào)線 的信號(hào)，即串?dāng)_。的信號(hào)，即串?dāng)_。 4）同步開關(guān)噪聲）同步開關(guān)噪聲 由于大規(guī)模集成電路中有大量的驅(qū)動(dòng)器（如總線由于大規(guī)模集成電路中有大量的驅(qū)動(dòng)器（如總線 驅(qū)動(dòng)單元），在某一瞬間可能有幾十甚至上百個(gè)驅(qū)動(dòng)單元），在某一瞬間可能有幾十甚至上百個(gè) CMOS同步切換狀態(tài)，形成的較大瞬變電流將通過非同步切換狀態(tài)，形

17、成的較大瞬變電流將通過非 理想情況的公共電源或接地回路，形成同步開關(guān)噪聲理想情況的公共電源或接地回路，形成同步開關(guān)噪聲 電壓。并通過公共回路耦合到其他驅(qū)動(dòng)器上，有可能電壓。并通過公共回路耦合到其他驅(qū)動(dòng)器上，有可能 造成其他造成其他CMOS電路的誤操作。電路的誤操作。 二、信號(hào)完整性分析（續(xù)）二、信號(hào)完整性分析（續(xù)） 5）封裝結(jié)構(gòu)的信號(hào)通道分析建模方法封裝結(jié)構(gòu)的信號(hào)通道分析建模方法 三、封裝建模三、封裝建模 封裝結(jié)構(gòu)的信號(hào)通道分析建模方法封裝結(jié)構(gòu)的信號(hào)通道分析建模方法 v封裝建模是指為封裝創(chuàng)建一種電氣表征與描述的模型，電路封裝建模是指為封裝創(chuàng)建一種電氣表征與描述的模型，電路 仿真器可以對(duì)該模型進(jìn)

18、行解釋并用來預(yù)測(cè)封裝的能量轉(zhuǎn)換、仿真器可以對(duì)該模型進(jìn)行解釋并用來預(yù)測(cè)封裝的能量轉(zhuǎn)換、 電壓和電流傳輸?shù)忍匦?。隨著集成電路封裝中芯片時(shí)鐘頻率電壓和電流傳輸?shù)忍匦浴ｋS著集成電路封裝中芯片時(shí)鐘頻率 的不斷升高，無源器件及互連結(jié)構(gòu)中分布參數(shù)的寄生效應(yīng)對(duì)的不斷升高，無源器件及互連結(jié)構(gòu)中分布參數(shù)的寄生效應(yīng)對(duì) 信號(hào)的影響越來越明顯，系統(tǒng)性能仿真分析準(zhǔn)確與否，往往信號(hào)的影響越來越明顯，系統(tǒng)性能仿真分析準(zhǔn)確與否，往往 取決于對(duì)于這些無源器件及寄生效應(yīng)建模的模型精度。取決于對(duì)于這些無源器件及寄生效應(yīng)建模的模型精度。 v創(chuàng)建精確的封裝模型通常有兩種基本方法：計(jì)算和測(cè)量。通創(chuàng)建精確的封裝模型通常有兩種基本方法：計(jì)算和

19、測(cè)量。通 常把通過計(jì)算來創(chuàng)建模型稱為分析，把通過測(cè)量來創(chuàng)建電路常把通過計(jì)算來創(chuàng)建模型稱為分析，把通過測(cè)量來創(chuàng)建電路 模型稱為表征。模型稱為表征。 三、封裝建模（續(xù)）三、封裝建模（續(xù)） 1）分析建模）分析建模 常見的方法是采用場(chǎng)求解器的工具軟件，這些軟常見的方法是采用場(chǎng)求解器的工具軟件，這些軟 件是運(yùn)用導(dǎo)體和介質(zhì)分布的邊界條件，基于麥克斯韋件是運(yùn)用導(dǎo)體和介質(zhì)分布的邊界條件，基于麥克斯韋 方程對(duì)電場(chǎng)和磁場(chǎng)求解。下圖是利用此類工具進(jìn)行方程對(duì)電場(chǎng)和磁場(chǎng)求解。下圖是利用此類工具進(jìn)行 QFP封裝建模的例子封裝建模的例子 三、封裝建模（續(xù)）三、封裝建模（續(xù)） 2）表征建模）表征建模 通過借助于阻抗分析儀、網(wǎng)

20、絡(luò)分析儀及專用夾具通過借助于阻抗分析儀、網(wǎng)絡(luò)分析儀及專用夾具 等工具，對(duì)連接器、等工具，對(duì)連接器、PCB走線與過孔、電容、電感等走線與過孔、電容、電感等 無源器件進(jìn)行測(cè)試，建立具有實(shí)際參數(shù)值的等效電路無源器件進(jìn)行測(cè)試，建立具有實(shí)際參數(shù)值的等效電路 模型模型。 11.4 集成電路多芯片組件（集成電路多芯片組件（MCM） 封裝技術(shù)封裝技術(shù) 多芯片封裝是將兩片以上的集成電路封裝多芯片封裝是將兩片以上的集成電路封裝 在一個(gè)腔體內(nèi)的一種新技術(shù)，稱之為在一個(gè)腔體內(nèi)的一種新技術(shù)，稱之為MCM （Multi Chip Module）。）。 一、一、MCM的基本概念的基本概念 二、二、MCM的應(yīng)用領(lǐng)域的應(yīng)用領(lǐng)域

21、 多芯片封裝的集成電路組件已經(jīng)成功地應(yīng)多芯片封裝的集成電路組件已經(jīng)成功地應(yīng) 用在高速計(jì)算機(jī)通信系統(tǒng)、航空航天系統(tǒng)和雷用在高速計(jì)算機(jī)通信系統(tǒng)、航空航天系統(tǒng)和雷 達(dá)導(dǎo)彈系統(tǒng)中。在民用電子產(chǎn)品上使用低成本達(dá)導(dǎo)彈系統(tǒng)中。在民用電子產(chǎn)品上使用低成本 的多芯片封裝組件已成為一個(gè)重要的趨勢(shì)，如的多芯片封裝組件已成為一個(gè)重要的趨勢(shì)，如 移動(dòng)電話、便攜電腦、數(shù)碼相機(jī)、攝錄像一體移動(dòng)電話、便攜電腦、數(shù)碼相機(jī)、攝錄像一體 機(jī)、汽車電子、醫(yī)療電子產(chǎn)品等領(lǐng)域中越來越機(jī)、汽車電子、醫(yī)療電子產(chǎn)品等領(lǐng)域中越來越 多地看到多芯片組件，這些組件一般都是低成多地看到多芯片組件，這些組件一般都是低成 本塑封形式。本塑封形式。 三、三

22、、MCM基板設(shè)計(jì)基板設(shè)計(jì) 多芯片封裝要有一個(gè)安裝多個(gè)集成電路芯多芯片封裝要有一個(gè)安裝多個(gè)集成電路芯 片的基板，基板性能將直接影響整個(gè)集成電路片的基板，基板性能將直接影響整個(gè)集成電路 的性能。常用的基板有以下一些類型：的性能。常用的基板有以下一些類型： 1）L（Laminate）型，即疊層型。）型，即疊層型。 2）C（Ceramic）型，即原膜陶瓷型。）型，即原膜陶瓷型。 3）D（Deposited Thin Film）型，即淀積?。┬停吹矸e薄 膜膜 型。型。 三、三、MCM基板設(shè)計(jì)（續(xù)）基板設(shè)計(jì)（續(xù)） 4）Si（Silicon）型，即硅型，實(shí)際上是）型，即硅型，實(shí)際上是D型基板的一種。型基板

23、的一種。 下圖是一種六芯片下圖是一種六芯片MCM封裝示意圖，芯片安裝島是銅制成的，上面安封裝示意圖，芯片安裝島是銅制成的，上面安 放兩個(gè)芯片和一個(gè)硅基板，硅基板上又安放了四個(gè)芯片，通過硅基板進(jìn)行芯放兩個(gè)芯片和一個(gè)硅基板，硅基板上又安放了四個(gè)芯片，通過硅基板進(jìn)行芯 片間微互連和引出線。片間微互連和引出線。 四、四、MCM設(shè)計(jì)過程設(shè)計(jì)過程 11.5 集成電路測(cè)試板的設(shè)計(jì)集成電路測(cè)試板的設(shè)計(jì) v集成電路芯片封裝后，還需要設(shè)計(jì)集成電路芯片封裝后，還需要設(shè)計(jì)PCB板對(duì)其進(jìn)行成板對(duì)其進(jìn)行成 品測(cè)試。特別是被測(cè)試芯片為高頻芯片時(shí)，所考慮的品測(cè)試。特別是被測(cè)試芯片為高頻芯片時(shí)，所考慮的 設(shè)計(jì)原則除了線寬、線間

24、距等基本原則外，還將涉及設(shè)計(jì)原則除了線寬、線間距等基本原則外，還將涉及 到抗干擾、電磁兼容以及安全防護(hù)等多個(gè)方面。直接到抗干擾、電磁兼容以及安全防護(hù)等多個(gè)方面。直接 關(guān)系著封裝后芯片的測(cè)試結(jié)果。關(guān)系著封裝后芯片的測(cè)試結(jié)果。 v目前，用于設(shè)計(jì)和分析目前，用于設(shè)計(jì)和分析PCB的軟件工具有很多，常用的軟件工具有很多，常用 的有的有Protel99 SE, Cadence PSD, Mentor Boardstation等。等。 一、一、PCB設(shè)計(jì)基本流程設(shè)計(jì)基本流程 Protel99 SE進(jìn)行進(jìn)行PCB布線的流程主要分為布線的流程主要分為 以下步驟：以下步驟： 1）材料選擇）材料選擇 不同類型的板材

25、其最大工作頻率、加工工藝和尺寸要求都不同類型的板材其最大工作頻率、加工工藝和尺寸要求都 不同?；宀牧献钪匾膮?shù)是介電常數(shù)不同?；宀牧献钪匾膮?shù)是介電常數(shù)r、耗散因子（或稱、耗散因子（或稱 介質(zhì)損耗）介質(zhì)損耗）tan、熱膨脹系數(shù)、熱膨脹系數(shù)CET和吸濕率。和吸濕率。 2）設(shè)計(jì)前的準(zhǔn)備）設(shè)計(jì)前的準(zhǔn)備 （1）設(shè)置尺寸單位、坐標(biāo)原點(diǎn)（參考點(diǎn)），大致確定）設(shè)置尺寸單位、坐標(biāo)原點(diǎn)（參考點(diǎn)），大致確定 PCB板外形尺寸。板外形尺寸。 （2）制作定位孔、元器件封裝等。）制作定位孔、元器件封裝等。 （3）根據(jù)加工工藝要求設(shè)置設(shè)計(jì)規(guī)則。）根據(jù)加工工藝要求設(shè)置設(shè)計(jì)規(guī)則。 一、一、PCB設(shè)計(jì)基本流程（續(xù)）設(shè)計(jì)基本流程（續(xù)） 3）布局布線設(shè)計(jì)）布局布線設(shè)計(jì) 在進(jìn)行射頻電路在進(jìn)行射頻電路PCB設(shè)計(jì)時(shí)需要考慮如何減小射頻電路設(shè)計(jì)時(shí)需要考慮如何減小射頻電路 中各