EDA技術(shù)及其應(yīng)用(一).doc

1、EDA技術(shù)及其應(yīng)用 (一)摘要：在簡(jiǎn)要介紹了 EDA技術(shù)特點(diǎn)的基礎(chǔ) L，用 EDA技術(shù)作為開發(fā)手段，實(shí)現(xiàn)一個(gè)數(shù)字系統(tǒng)的設(shè)計(jì)。系統(tǒng)采用了頂層圖形設(shè)計(jì)思想，基于硬件描述語(yǔ)言 AI 扔 L，以可編程器件為核心， 具有體積小、可靠性高、靈活性強(qiáng)等特點(diǎn)。并比較了 EnA 技術(shù)與傳統(tǒng)電子設(shè)計(jì)方法的差異，總結(jié)出別 rA 技術(shù)的優(yōu)勢(shì)。關(guān)鍵詞： EDA數(shù)字系統(tǒng) CPLDVHDL電子設(shè)計(jì)的必由之路是數(shù)字化，這已成為共識(shí)。在數(shù)字化的道路上，我國(guó)的電子技術(shù)經(jīng)歷了一系列重大的變革。從應(yīng)用小規(guī)模集成電路構(gòu)成電路系統(tǒng)， 到廣泛地應(yīng)用微控制器或單片機(jī) (MCU)，在電子系統(tǒng)設(shè)計(jì)上發(fā)生了具有里程碑意義的飛躍。電子產(chǎn)品正在以前所

2、未有的速度進(jìn)行著革新，主要表現(xiàn)在大規(guī)?？删幊踢壿嬈骷膹V泛應(yīng)用。特別在當(dāng)前，半導(dǎo)體工藝水平已經(jīng)達(dá)到深亞微米，芯片的集成高達(dá)到干兆位，時(shí)鐘頻率也在向干兆赫茲以上發(fā)展，數(shù)據(jù)傳輸位數(shù)達(dá)到每秒幾十億次，未來集成電路技術(shù)的發(fā)展趨勢(shì)將是SOC(System0haCh5p)片上系統(tǒng)。從而實(shí)現(xiàn)可編程片上系統(tǒng)芯片CPU(復(fù)雜可編程邏輯器件 )和 5PGA(現(xiàn)場(chǎng)可編程門陣列 )必將成為今后電子系統(tǒng)設(shè)計(jì)的一個(gè)發(fā)展方向。所以電子設(shè)計(jì)技術(shù)發(fā)展到今天， 又將面臨另一次更大意義的突破，5PGA在 EDA(電子設(shè)計(jì)自動(dòng)化 )基礎(chǔ)上的廣泛應(yīng)用。EDA 技術(shù)的概念 :EDA 是電子設(shè)計(jì)自動(dòng)化 (E1echonicsDes5pAM

3、toM60n)的縮寫。由于它是一門剛剛發(fā)展起來的新技術(shù)，涉及面廣，內(nèi)容豐富，理解各異，所以目前尚無一個(gè)確切的定義。但從 EDA技術(shù)的幾個(gè)主要方面的內(nèi)容來看，可以理解為： EDA 技術(shù)是以大規(guī)?？删幊踢壿嬈骷樵O(shè)計(jì)載體，以硬件描述語(yǔ)言為系統(tǒng)邏輯描述的主要表達(dá)方式，以計(jì)算機(jī)、大規(guī)?？删幊踢壿嬈骷拈_發(fā)軟件及實(shí)驗(yàn)開發(fā)系統(tǒng)為設(shè)計(jì)工具，通過有關(guān)的開發(fā)軟件，自動(dòng)完成用軟件的方式設(shè)計(jì)電子系統(tǒng)到硬件系統(tǒng)的一門新技術(shù)。可以實(shí)現(xiàn)邏輯編譯、邏輯化簡(jiǎn)、邏輯分割、邏輯綜合及優(yōu)化，邏輯布局布線、邏輯仿真。完成對(duì)于特定目標(biāo)芯片的適配編譯、邏輯映射、編程下載等工作，最終形成集成電子系統(tǒng)或?qū)Ｓ眉尚酒?EDA 技術(shù)是伴隨著計(jì)

4、算機(jī)、集成電路、電子系統(tǒng)的設(shè)計(jì)發(fā)展起來的，至今已有 30 多年的歷程。大致可以分為三個(gè)發(fā)展階段。 20 世紀(jì) 70 年代的 CAD(計(jì)算機(jī)輔助設(shè)計(jì) )階段：這一階段的主要特征是利用計(jì)算機(jī)輔助進(jìn)行電路原理圖編輯， PCB布同布線，使得設(shè)計(jì)師從傳統(tǒng)高度重復(fù)繁雜的繪圖勞動(dòng)中解脫出來。 20 世紀(jì) 80 年代的 QtE(計(jì)算機(jī)輔助工程設(shè)計(jì) )階段：這一階段的主要特征是以邏輯摸擬、定時(shí)分析、故障仿真、自動(dòng)布局布線為核心， 重點(diǎn)解決電路設(shè)計(jì)的功能檢測(cè)等問題，使設(shè)計(jì)而能在產(chǎn)品制作之前預(yù)知產(chǎn)品的功能與性能。 20 吐紀(jì)如年代是EDA(電子設(shè)計(jì)自動(dòng)化 )階段：這一階段的主要特征是以高級(jí)描述語(yǔ)言，系統(tǒng)級(jí)仿真和綜合

5、技術(shù)為特點(diǎn)，采用 “自頂向下 ”的設(shè)計(jì)理念， 將設(shè)計(jì)前期的許多高層次設(shè)計(jì)由EDA工具來完成。EDA是電子技術(shù)設(shè)計(jì)自動(dòng)化，也就是能夠幫助人們?cè)O(shè)計(jì)電子電路或系統(tǒng)的軟件工具。該工具可以在電子產(chǎn)品的各個(gè)設(shè)計(jì)階段發(fā)揮作用，使設(shè)計(jì)更復(fù)雜的電路和系統(tǒng)成為可能。在原理圖設(shè)計(jì)階段，可以使用EDA 中的仿真工具論證設(shè)計(jì)的正確性；在芯片設(shè)計(jì)階段，可以使用EDA中的芯片設(shè)計(jì)工具設(shè)計(jì)制作芯片的版圖：在電路板設(shè)計(jì)階段，可以使用EDA中電路板設(shè)計(jì)工具設(shè)計(jì)多層電路板。特別是支持硬件描述語(yǔ)言的EDA工具的出現(xiàn)，使復(fù)雜數(shù)字系統(tǒng)設(shè)計(jì)自動(dòng)化成為可能，只要用硬件描述語(yǔ)言將數(shù)字系統(tǒng)的行為描述正確，就可以進(jìn)行該數(shù)字系統(tǒng)的芯片設(shè)計(jì)與制造。有

6、專家認(rèn)為，21 世紀(jì)將是四 A 技術(shù)的高速發(fā)展期， EDA技術(shù)將是對(duì) 21 世紀(jì)產(chǎn)生重大影響的十大技術(shù)之一。EDA 技術(shù)的基本特征 :EDA 代表了當(dāng)今電子設(shè)計(jì)技術(shù)的最新發(fā)展方向，利用 EDA工具，電子設(shè)計(jì)師可以從概念、算法、協(xié)議等開始設(shè)計(jì)電子系統(tǒng)，大量工作可以通過計(jì)算機(jī)完成， 并可以將電子產(chǎn)品從電路設(shè)計(jì)、性能分析到設(shè)計(jì)出 IC版圖或 PCB版圖的整個(gè)過程在汁算機(jī)上自動(dòng)處理完成。設(shè)計(jì)者采用的設(shè)計(jì)方法是一種高層次的 ”自頂向下 ”的全新設(shè)計(jì)方法，這種設(shè)汁方法首先從系統(tǒng)設(shè)計(jì)人手，在頂層進(jìn)行功能方框圖的劃分和結(jié)構(gòu)設(shè)計(jì)。在方框圖一級(jí)進(jìn)行仿真、糾錯(cuò)并用硬件描述語(yǔ)言對(duì)高層次的系統(tǒng)行為進(jìn)行描述，在系統(tǒng)一級(jí)進(jìn)

7、行駛證。然后，用綜合優(yōu)化工具生成具體門電路的網(wǎng)絡(luò)表，其對(duì)應(yīng)的物理實(shí)現(xiàn)級(jí)可以是印刷電路板或?qū)Ｓ眉呻娐?(ASIC)。設(shè)計(jì)者的工作僅限于利用軟件的方式，即利用硬件描述語(yǔ)言和 EDA軟件來完成對(duì)系統(tǒng)硬件功能的實(shí)現(xiàn)。由于設(shè)計(jì)的主要仿真和調(diào)試過程是在高層次上完成的，這既有利于早期發(fā)現(xiàn)結(jié)構(gòu)設(shè)計(jì)上的錯(cuò)誤，避免設(shè)計(jì)工作的浪費(fèi)，又減少了邏輯功能仿真的工作量，提高了設(shè)計(jì)的一次性成功率。由于現(xiàn)代電子產(chǎn)品的復(fù)雜度和集成度的日益提高，一般分離的中小規(guī)模集成電路組合已不能滿足要求，電路設(shè)計(jì)逐步地從中小規(guī)模芯片轉(zhuǎn)為大規(guī)模、超大規(guī)模芯片，具有高速度、高集成度、低功耗的可編程朋IC 器件已蓬勃發(fā)展起來。在EDA技術(shù)中所用的大

8、規(guī)模、超大規(guī)模芯片被稱為可編程 ASIC芯片，這些可編程邏輯器件自 70 年代以來，經(jīng)歷了 CPm、 IzPGA、CPLD、FPGA幾個(gè)發(fā)展階段，其中 CPm(復(fù)雜可編程邏輯器件 )IzPGA(現(xiàn)場(chǎng)可編程邏輯器件 )肩高密度可編程邏輯器件，目前集成度已高達(dá) 200 萬(wàn)門片以上，它將掩模 ASIC集成度高的優(yōu)點(diǎn)和可編程邏輯器件設(shè)計(jì)生產(chǎn)方便的特點(diǎn)結(jié)合在一起，特別適合于樣品研制或小批量產(chǎn)品開發(fā)，使產(chǎn)品能以最快的速度上市，而當(dāng)市場(chǎng)擴(kuò)大時(shí)，它可以很容易地轉(zhuǎn)由掩模ASIC實(shí)現(xiàn)，因此開發(fā)風(fēng)險(xiǎn)也大為降低。可以說CPLE)FPGA 器件，已成為現(xiàn)代高層次電子設(shè)計(jì)方法的實(shí)現(xiàn)裁體。硬件描述語(yǔ)言(HDL)是 EDA技

9、術(shù)的重要組成部分，是EDA設(shè)計(jì)開發(fā)中的很重要的軟件工具，VHDL即：超高速集成電路硬件描述語(yǔ)言，仍量凡是作為電子設(shè)計(jì)主流硬件的描述語(yǔ)言。它具有很強(qiáng)的電路描述和建模能力，能從多個(gè)層次對(duì)數(shù)字系統(tǒng)進(jìn)行建模和描述，從而大大簡(jiǎn)化了硬件設(shè)計(jì)任務(wù)，提高了設(shè)計(jì)較串和可靠性，用V 佃 L 進(jìn)行電子系統(tǒng)設(shè)計(jì)的一個(gè)很大的優(yōu)點(diǎn)是設(shè)計(jì)者可以專心致力于其功能的實(shí)現(xiàn)，而不需要對(duì)不影響功能的與工藝有關(guān)的因素花費(fèi)過多的時(shí)間和精力。例如一個(gè)32 位的加法器，利用圖形輸入軟件需要輸入500 至 1 刪個(gè)門，而利用VHDL語(yǔ)言只需要書寫一行 “AB 十 C”即可。使用硬件描述語(yǔ)言(HDL)可以用模擬仿真的方式完成以前必須設(shè)計(jì)和制作好

10、的樣機(jī)上才能進(jìn)行的電子電路特性的說明和調(diào)試。能在系統(tǒng)行為級(jí)就發(fā)現(xiàn)可能出現(xiàn)的錯(cuò)誤、問題，并加以多次反復(fù)修改論證，避免了物理級(jí)器件的損傷和多次制作，節(jié)約了時(shí)間和開發(fā)成本，縮短了電子系統(tǒng)開發(fā)的周期。將EDA技術(shù)與傳統(tǒng)電子設(shè)計(jì)方法進(jìn)行比較可以看出，傳統(tǒng)的數(shù)字系統(tǒng)設(shè)計(jì)只能在電路板上進(jìn)行設(shè)計(jì)，是一種搭積木式的方式，使復(fù)雜電路的設(shè)計(jì)、調(diào)試十分困難；如果某一過程存在錯(cuò)誤查找和修改十分不便；對(duì)于集成電路設(shè)計(jì)而言，設(shè)計(jì)實(shí)現(xiàn)過程與具體生產(chǎn)工藝直接相關(guān)，因此可移植性差；只有在設(shè)計(jì)出樣機(jī)或生產(chǎn)出芯片后才能進(jìn)行實(shí)泅，因而開發(fā)產(chǎn)品的周期長(zhǎng)。而電子 EDA 技術(shù)則有很大不同， 采用可編程器件， 通過設(shè)計(jì)芯片來實(shí)現(xiàn)系統(tǒng)功能。采

11、用硬件描述語(yǔ)言作為設(shè)計(jì)輸入和庫(kù) (LibraIy)的引入，由設(shè)計(jì)者定義器件的內(nèi)部邏輯和管腳，將原來由電路板設(shè)計(jì)完成的大部分工作故在芯片的設(shè)計(jì)中進(jìn)行。由于管腳定義的靈活性，大大減輕了電路圖設(shè)計(jì)和電路板設(shè)計(jì)的工作量和難度，有效增強(qiáng)了設(shè)計(jì)的靈活性，提高了工作效率。并且可減少芯片的數(shù)量，縮小系統(tǒng)體積，降低能源消耗，提高了系統(tǒng)的性能和可靠性。能全方位地利用計(jì)算機(jī)自動(dòng)設(shè)計(jì)、仿真和調(diào)試。硬件描述語(yǔ)言 :硬件描述語(yǔ)言 (HDL)是一種用于進(jìn)行電子系統(tǒng)硬件設(shè)計(jì)的計(jì)算機(jī)高級(jí)語(yǔ)言，它采用軟件的設(shè)計(jì)方法來描述電子系統(tǒng)的邏輯功能、電路結(jié)構(gòu)和連接形式。硬件描述語(yǔ)言可以在三個(gè)層次上進(jìn)行電路描述，其層次由高到低分為行為級(jí)、

12、R，幾級(jí)和門電路級(jí)。常用硬件描述語(yǔ)言有 WDL、Velllq 和 AHDL語(yǔ)言。 WDL 語(yǔ)言是一種高級(jí)描述語(yǔ)言，適用于行為級(jí)和 R，幾級(jí)的描述； Vedlq 語(yǔ)言和 ABEL語(yǔ)言屬于一種較低級(jí)的描述語(yǔ)言，適用于 R，幾級(jí)和門電路級(jí)的描述。現(xiàn)在 WDL 和 Velllq 作為工業(yè)標(biāo)準(zhǔn)硬件描述語(yǔ)言，已得到眾多 EDA公司的支持，在電子工程領(lǐng)域，它們已成為事實(shí)上的通用硬件描述語(yǔ)言，承擔(dān)幾乎全部的數(shù)字系統(tǒng)的設(shè)計(jì)任務(wù)。應(yīng)用 Vf 進(jìn)行電子系統(tǒng)設(shè)計(jì)有以下優(yōu)點(diǎn)： (1)與其他硬件描述語(yǔ)言相比， WDL 具有更強(qiáng)的行為描述能力，強(qiáng)大的行為描述能力是避開具體的器件結(jié)構(gòu)，從邏輯行為上描述和設(shè)計(jì)大規(guī)模電子系統(tǒng)的重要保證。 (2)VHDL具有豐富的仿真語(yǔ)句和庫(kù)函數(shù)，使得在任何大系統(tǒng)的設(shè)計(jì)早期就能檢查設(shè)計(jì)系統(tǒng)的功能可行性，并可以隨時(shí)對(duì)系統(tǒng)進(jìn)行仿真。 (3)Vf 語(yǔ)句的行為描述能力和程序結(jié)構(gòu)，決定了它具有支持大規(guī)模設(shè)計(jì)的分解和對(duì)已有設(shè)計(jì)的再利用功能。 (4)用 Vf 完成的設(shè)計(jì)，可以利用 EDA 工具進(jìn)行邏輯綜合和優(yōu)化，并可根據(jù)不同的目標(biāo)芯片自動(dòng)把 Vf