畢業(yè)設計（論文）數字時鐘設計

1、信息工程系信息工程系 20082008 屆畢業(yè)生屆畢業(yè)生 畢畢 業(yè)業(yè) 論論 文（設文（設 計）計） 題目題目：_數數 字字時時 鐘鐘 設設 計計 院院 系：系：_湖北輕工職業(yè)技術學院湖北輕工職業(yè)技術學院_ 班班 級：級：_ 08 電信一班電信一班_ _ 姓姓 名：名：_ _ _ _ 指導老師：指導老師：_ _ 時時 間：間： 3 月 25 日 第2頁 中文摘要： 加入世貿組織以后，中國會面臨激烈的競爭。這種競爭將是一場科技實力、管理 水平和人才素質的較量，風險和機遇共存，同時電子產品的研發(fā)日新月異，不僅是 在通信技術方面數字化取代于模擬信號，就連我們的日常生活也進于讓數字化取締。 說明數字時代

2、已經到來，而且滲透于我們生活的方方面面。 就拿我們生活的實例來說明一下“數字”給我們帶來的便捷。下面我們就以數字 鐘為例簡單介紹一下。數字鐘我們聽到這幾個字，第一反應就是我們所說的數字， 不錯數字鐘就是以數字顯示取代模擬表盤的鐘表，在顯示上它用數字反應出此時的 時間，相比模擬鐘能給人一種一目了然的感覺，不僅如此它還能同時顯示時、分、 秒。而且能對時、分、秒準確校時，這是普通鐘所不及的。與此同時數字鐘還能準 確定時，在你所規(guī)定的時間里準確無誤的想你發(fā)出報時聲音，提醒你在此時所需要 去做的事。與舊式鐘表相比它更適用于現代人的生活。 在畢業(yè)之際恰好遇上學校的畢業(yè)課題電子時鐘設計畢業(yè)論文。因而在所學專

3、業(yè)的 基礎上做了以下畢業(yè)設計。希望給大家?guī)矸奖愕耐瑫r，使自己對所學專業(yè)有進一 步的了解！ 目錄 前言： .4 第3頁 1.設計目的 .6 2.設計功能要求 .6 3.電路設計.6 3.1 設計方案.6 3.2 單元電路的設計 .7 3.2.1 主體電路部分 .7 3.2.1.1 振蕩電路 .8 3.2.1.2 計數電路 .12 3.2.1.3 校時電路 .17 3.2.1.4 譯碼與顯示電路 .19 3.2.2 擴展功功能電路的設計 .21 3.2.2.1 定時控制電路 .21 4.調試 .23 4.1 主體電路部分 .23 4.2 擴展電路部分 .25 5.總結 .25 致 謝.26 參考

4、文獻參考文獻.27 附錄.29 前言： 中國是世界上最早發(fā)明計時儀器的國家。有史料記載，漢武帝太初年間（紀元 前104-101年）由落下閎創(chuàng)造了我國最早的表示天體運行的儀器渾天儀。東漢 第4頁 時期（公元130年）張衡創(chuàng)造了水運渾天儀，為世界上最早的以水為動力的觀測天 象的機械計時器，是世界機械天文鐘的先驅。盛唐時代，公元725年張遂（又稱一 行）和梁令瓚等人創(chuàng)制了水運渾天銅儀，它不但能演示天球和日、月的運動，而且 立了兩個木人，按時擊鼓，按時打鐘。第一個機械鐘的靈魂擒縱器用于計時器， 這是中國科學家對人類計時科學的偉大貢獻。它比十四世紀歐洲出現的機械鐘先行 了六個世紀。 第一只石英鐘出現在二

5、十世紀二十年代，從三十年代開始得到了推廣，從六十 年代開始，由于應用半導體技術，成功地解決了制造日用石英鐘問題，石英電子技 術在計時領域得到了廣泛的應用。并取代機械鐘做了更精確的時間標準。早在1880 年，法國人皮埃爾居里和保羅雅克居里就發(fā)現了石英晶體有壓電的特性，這 是制造鐘表“心臟”的良好材料?？茖W家以石英晶體制成的振蕩計時器和電子鐘組 合制成了石英鐘。經過測試，一只高精度的石英鐘表，每年的誤差僅為3-5秒。 1942年，著名的英國格林尼治天文臺也開始采用了石英鐘作為計時工具。在許多場 合，它還經常被列為頻率的基本標準，用于日常測量與檢測。大約在 1970 年前后， 石英鐘表開始進入市場，

6、風靡全球。隨著科學的進步，精密的電子元件不斷涌現， 石英鐘表也開始變得小巧精致，它既是實用品，也是裝飾品。它為人們的生活提供 方便，更為人們的生活增添了新的色彩。 在現行情況下根據簡單實用強的、走時 準確進行設計。而實驗證明，鐘表的振蕩部分采用石英晶體作為時基信號源時，走 時更精確、調整更方便。鐘是一種計時的器具，它的出現開拓了時間計量的新里程。 提起時鐘大家都很熟悉，它是給我們指明時間的一種計時器，并且我們每天都要用 到它。二十世紀八十年代中國的鐘表業(yè)經歷了一場翻天覆地的大轉折。其表現在三 個方面： （1）從生產機械表轉為石英電子表； （2）曾占據中國消費市場四十多年的大型國有企業(yè)突然被剛剛

7、冒起的“組業(yè)”所 取代，鐘表生產中心轉向中國南方沿海一帶； （3）中國鐘表業(yè)發(fā)展從以機芯為龍頭改為以手表外觀件為龍頭。 這場轉折以迅雷不及掩耳的速度，沖擊著傳統(tǒng)的中國鐘表工業(yè)。中國的鐘表業(yè)從技 術簡單、零件少的石英鐘機芯制造入手。最初石英鐘機芯全靠從日本、德國進口， 1989 年開始完全自己生產，包括模具的制造加工。近十余年，逐漸提高機芯質量的 穩(wěn)定性，同時轉向對手表機芯研制與開發(fā)。目前石英鐘表機芯生產主要在福建省福 第5頁 州、廣東東莞、番禺；機械鐘表機芯在上海、山東等地。 現在我國的電子業(yè)發(fā)展非?？焖?，電子業(yè)的發(fā)展有利于鐘表業(yè)的發(fā)展。在中國 鐘表發(fā)展史上，國產機芯研制的失敗已經成為過去，

8、“組裝業(yè)”作為新興鐘表工業(yè) 的起步階段也已成為過去。一支新的充滿智慧的鐘表精英在成長。 我們相信在科技高速發(fā)展的今天，鐘表業(yè)運用當今材料工業(yè)、電子工業(yè)和其他 領域的最新技術，一定會生產出代表中國科學水平的產品。我們希望鐘表業(yè)的精英 們在提高制造技術水平中不斷創(chuàng)新，培育出擁有自主知識產權的品牌。這正是中國 鐘表業(yè)發(fā)展的希望。 數字鐘被廣泛用于個人家庭,車站, 碼頭、辦公室等公共場所,成為人們日常生活 中的必需品。由于數字集成電路的發(fā)展和石英晶體振蕩器的廣泛應用,使得數字鐘的 精度,運用超過老式鐘表, 鐘表的數字化給人們生產生活帶來了極大的方便，而且大 大地擴展了鐘表原先的報時功能。諸如定時自動報

9、警、按時自動打鈴、時間程序自 動控制、定時廣播、自動起閉路燈、定時開關烘箱、通斷動力設備、甚至各種定時 電氣的自動啟用等，所有這些，都是以鐘表數字化為基礎的。因此，研究數字鐘及 擴大其應用，有著非常現實的意義。 1.設計目的 設計一種多功能數字鐘，該數字鐘具有基本功能和擴展功能兩部分。其中，基 本功能部分的有準確計時，以數字形式顯示時、分、秒的時間和校時功能。擴展功 能部分則具有：定時控制、 、自動報整點時數和觸摸報正點的功能。數字鐘的電路 也是由主體電路和擴展電路兩部分構成，在電路中，基本功能部分由主體電路實現， 而擴展功能部電路實現。這兩部分都有一個共同特點就是它們都要用到振蕩電路提 供的

10、 1hz 脈沖信號。在計時出現誤差時電路還可以進行校時和校分，為了使電路簡 單所設計的電路不具備校秒的功能。并且要用數碼管顯示時、分、秒，各位均為兩 位顯示，擴展部分要有相應的響應電路。分則由擴展 第6頁 2.設計功能要求 基本功能 ： （1）時的計時要求為“12 翻 1” ，分和秒的計時要求為 60 進制 （2）準確計時，以數字形式顯示時，分，秒的時間 （3）校正時間 擴展功能 ： （1）定時控制； （2）仿廣播電臺報時功能； （3）自動報整點時數； （4）觸摸報整點時數； 3.電路設計 3.1 設計方案 根據設計要求首先建立了一個多功能 數字鐘電路系統(tǒng)的組成框圖，框圖如圖 1 所示。 時顯

11、示器分顯示器秒顯示器 時譯碼器分譯碼器秒譯碼器 時計數器分計數器秒計數器 校時電路 振蕩器分頻器 整點報時 觸摸報時 仿電臺報 定時控制 主體電路擴展電路 圖 1 由圖 1 可知，電路的工作原理是：多功能數字鐘電路由主體電路和擴展電路兩 大部分組成。其中主體電路完成數字鐘的基本功能，擴展電路完成數字鐘的擴展功 第7頁 能。 振蕩器產生的高脈沖信號作為數字鐘的振源，再經分頻器輸出標準秒脈沖。秒 計數器計滿 60 后向分計數器個位進位，分計數器計滿 60 后向小時計數器個位進位 并且小時計數器按照“12 翻 1”的規(guī)律計數。計數器的輸出經譯碼器送顯示器。計 時出現誤差時電路進行校時、校分、校秒。擴

12、展電路必須在主體電路正常運行的情 況下才能進行擴展功能。 3.2 單元電路的設計 數字電子鐘的設計方法很多種，例如，可用中小規(guī)模集成電路組成電子鐘；也 可以利用專用的電子鐘芯片配以顯示電路及其所需要的外圍電路組成電子鐘；還可 以利用單片機來實現電子鐘等。 在本次設計，電路是由許多單元電路組成的，因此首先必須對各個單元電路 進行設計。 3.2.1 主體電路部分 主體電路部分的電路主要由振蕩電路、計數電路、顯示電路以及校時電路四大部 分組成。下面將對各部分電路進行設計。 3.2.1.1 振蕩電路 振蕩電路由振蕩器和分頻器產生 1hz 時鐘脈沖和擴展部分所需的頻率，下面對 振蕩器和分頻器兩部分進行介

13、紹。 （1）振蕩器 數字電路中的時鐘是由振蕩器產生的，振蕩器是數字鐘的核心。振蕩器的穩(wěn)定 度及頻率的精度決定了數字鐘計時的準確程度，一般來說，振蕩器的頻率越高，計 時精度越高。它利用某種反饋方式產生時鐘信號。對數字電路來說，振蕩器的輸出 的幅度范圍為 0v5v 的方波信號而不是鋸齒波、三角波或其他形式。典型的振蕩 器是弛豫振蕩器，它通過一個 rc 網絡將反相器的輸出反饋回來并存在一定的工作 延遲時間?；镜碾娐啡鐖D 2 所示。 第8頁 12 a 7404 12 a 7404 r2 r1 c 圖 2 在上述電路中，ri-c 網絡由第一個反相器驅動，具有 rc 特性曲線的響應信號 被反饋給反相器的

14、輸入。當電容上的電壓達到施密特觸發(fā)器輸入反相器的門限電壓 的時候，反相器的狀態(tài)發(fā)生改變，并輸出一個新的電壓值。這個輸出電壓經過一定 的延遲時間再次通過 ric 反饋回來，直到電容電壓再次達到門限電壓為止。 用施密特觸發(fā)器輸入器件（如 74hc04） ，但是由于電容的參考電壓在每個臨界 點都要發(fā)生變化，所以施密特觸發(fā)器不是必需的。由于電容與輸出相連，每次狀態(tài) 改變時，電容的充電電壓會超過 5v。從這一點來說，輸出電壓會改變電容的充電電 壓，直到電容兩端的電壓變?yōu)?74hc04 的門限電壓（2.5v）為止。振蕩器輸出狀態(tài) 的改變發(fā)生在電容上的電壓達到 2.5v 時。 弛豫振蕩器對許多低成本而精度要

15、求又不高的場所非常適合，但是并不推薦在 任何有精度要求的實際應用電路采用它。 如果想要獲得高的精度，就應該在振蕩電路中使用石英晶體作振源。在數字鐘 的設計與制作中應采用石英晶體振蕩器，因為石英晶體具有壓電效應，是一個壓電 器件。當交流電壓加在晶體兩端，晶體先隨電壓變化產生對應的變化，然后機械振 動又使晶體表面產生交變電荷。當晶體幾何尺寸和結構一定時，它本生有一個固定 的機械頻率。當外加交流電壓的頻率等于晶體的固有頻率時，晶體片的機械振動最 大，晶體表面電荷量最多，外電路的交流電流最強，于是產生振蕩，因此將石英晶 體按一定方位切割成片，兩邊傅以電極，焊上引線，再用金屬或玻璃外殼封裝即構 成石英晶

16、體。石英晶體的固有頻率十分穩(wěn)定。另外石英晶體的振動具有多諧性，除 了基頻振動外，還有奇次諧次泛音振動，對于石英晶體，既可利用基頻振動，也可 利用泛音振動。前者稱為基頻晶體，后者稱為泛音晶體，晶片厚度與振動頻率成反 比，工作頻率越高，要求晶片厚度越薄。將石英晶體作為高 q 值諧振回路元件接入 反饋電路中，就組成了晶體振蕩器。在設計中所用的振蕩器的電路圖如圖 3 所示。 該電路能產生 1mhz 的方波脈沖振蕩信號。 第9頁 12 a 7404 12 a 7404 12 a7404 1k 0.01uf 5-25pf1mhz 圖 3 （2）分頻器 分頻器的作用是將由石英晶體產生的高頻信號分頻成基時鐘脈

17、沖信號和擴展部 分所需的頻率。在此電路中，分頻器的功能主要有兩個：一是產生標準脈沖信號； 二是功能擴展電路所需的信號，如仿電臺用的 1khz 的高頻信號和 500hz 的低頻信 號等.在此電路中作為分頻器的元件是:cd4518。 cd4518 可以組成二分頻電路和十分頻電路。用 cd4518 組成二分頻的電路如圖 4；用 cd4518 組成十分頻的電路如圖 5；在本次設計中所用的分頻器的電路圖如圖 6。電路經過十分頻后將晶振來的 1mhz 的振蕩脈沖變?yōu)?1hz 的脈沖信號，該信號作 為計數器的計數脈沖使用。 輸入 輸 出 輸入 輸入 輸 出 清零 圖 4 圖 5 4q1q cr cp en

18、4q cr cp 第10頁 ck 1 en 2 clr 7 q0 3 q1 4 q2 5 q3 6 a 4518 ck 1 en 2 clr 7 q0 3 q1 4 q2 5 q3 6 a 4518 ck 1 en 2 clr 7 q0 3 q1 4 q2 5 q3 6 a 4518 ck 1 en 2 clr 7 q0 3 q1 4 q2 5 q3 6 a 4518 ck 1 en 2 clr 7 q0 3 q1 4 q2 5 q3 6 a 4518 ck 1 en 2 clr 7 q0 3 q1 4 q2 5 q3 6 a 4518 100khz 10khz 1khz 100hz 10hz

19、 1hz 1mhz 圖 6 上表:cd4518 的功能表 振蕩器和分頻器兩部分構成振蕩電路，它的電路圖如圖 7 所示。 輸入輸出 ckcren 上升沿lh加計數 l l上升沿加計數 下降沿lx xl上升沿 上升沿ll hl下降沿 保 持 xlx全為 l 第11頁 根據圖 7 可知電路的工作原理是：石英晶體振蕩器提供的頻率為 1mhz，cd4518 組成十分頻電路。并且一個 cd4518 可以組成兩個十分頻電路即：cd4518 的引腳 2 與引腳 6 組成一個十分頻電路而引腳 10 與引腳 14 組成另一個十分頻電路。晶振的 輸出接入第一塊 cd4518 的輸入引腳 2，經過一次十分頻，頻率變?yōu)?/p>

20、 100khz。輸出 引腳 6 接入同一塊 cd4518 的引腳 10 經第二次分頻，頻率變?yōu)?10khz。輸出引腳接 人第二塊 cd4518 的輸入引腳 2 再經一次分頻，頻率變?yōu)?1khz。這樣經過六次分頻 最后可以得到 1hz 的頻率。 12 a 7404 12 a 7404 12 a7404 1k 0.01uf 5-25pf1mhz ck 1 en 2 clr 7 q0 3 q1 4 q2 5 q3 6 a 4518 ck 1 en 2 clr 7 q0 3 q1 4 q2 5 q3 6 a 4518 ck 1 en 2 clr 7 q0 3 q1 4 q2 5 q3 6 a 4518

21、 ck 1 en 2 clr 7 q0 3 q1 4 q2 5 q3 6 a 4518 ck 1 en 2 clr 7 q0 3 q1 4 q2 5 q3 6 a 4518 ck 1 en 2 clr 7 q0 3 q1 4 q2 5 q3 6 a 4518 100khz 10khz 1khz 100hz 10hz 1hz 圖 7 3.2.1.2 計數電路 計數器是一種計算輸入脈沖的時序邏輯網絡，被計數的輸入信號就是時序網絡 的時鐘脈沖，它不僅可以計數而且還可以用來完成其他特定的邏輯功能，如測量、 定時控制、數字運算等等。 數字鐘的計數電路是用兩個六十進制計數電路和“12 翻 1”計數電路實現

22、的。 數字鐘的計數電路的設計可以用反饋清零法。當計數器正常計數時，反饋門不起作 用，只有當進位脈沖到來時，反饋信號將計數電路清零，實現相應模的循環(huán)計數。 第12頁 以六十進制為例，當計數器從 00，01，02，59 計數時，反饋門不起作用， 只有當第 60 個秒脈沖到來時，反饋信號隨即將計數電路清零，實現模為 60 的循環(huán) 計數。 下面將分別介紹 60 進制計數器和“12 翻 1”小時計數器。 （一）60 進制計數器 電路如圖 8 所示 r0(1) 6 r0(2) 7 cka 14 qa 12 ckb 1 qb 11 qc 9 qd 8 74ls92_2 r0(1) 2 r0(2) 3 r9(

23、1) 6 r9(2) 7 cka 14 qa 12 ckb 1 qb 9 qc 8 qd 11 74ls90_5 gnd gnd+5v +5v 圖 8 電路中，74ls92 作為十位計數器，在電路中采用六進制計數；74ls90 作為個 位計數器在電路中采用十進制計數。當 74ls90 的 14 腳接振蕩電路的輸出脈沖 1hz 時 74ls90 開始工作，它計時到 10 時向十位計數器 74ls92 進位。下面對電路中所 用的主要元件及功能介紹。 十進制計數器 74ls90 74ls90 是二五十進制計數器，它有兩個時鐘輸入端 cka 和 ckb。其中， cka 和組成一位二進制計數器；ckb

24、和組成五進制計數器；若將與 ckb0q321q q q0q 相連接，時鐘脈沖從輸入，則構成了 8421bcd 碼十進制計數器。74ls90 有兩個acp 清零端 r0（1） 、r0（2） ，兩個置 9 端 r9（1）和 r9（2） ，其 bcd 碼十進制計數時序 如表 1，二五混合進制計數時序如表 2，74ls90 的管腳圖如圖 9。 第13頁 r0(1) 2 r0(2) 3 r9(1) 6 r9(2) 7 cka 14 qa 12 ckb 1 qb 9 qc 8 qd 11 74ls90 圖 9 表 1 bcd 碼十進制計數時序 表 2 二五混合進制計數時序 異步計數器 74ls92 所謂異

25、步計數器是指計數器內各觸發(fā)器的時鐘信號不是來自于同一外接輸入時 鐘信號，因而觸發(fā)器不是同時翻轉。這種計數器的計數速度慢。一異步計數器 74ls92 是 二六十二進制計數器，即 cka 和組成二進制計數器，ckb 和0q 在 74ls92 中為六進制計數器。當 ckb 和相連，時鐘脈沖從 cka 輸入，321q q q0q 74ls92 構成十六進制計數器。74ls92 的管腳圖如圖 10。 ck dqcqbqaq 00000 10001 20010 30011 40100 50101 60110 70111 81000 91001 ck aqbqcqdq 00000 10001 20010 3

26、0011 40100 51000 61001 71010 81011 91100 第14頁 r0(1) 6 r0(2) 7 cka 14 qa 12 ckb 1 qb 11 qc 9 qd 8 74ls92 圖 10 （二） “12 翻 1”小時計數器電路 （1） 電路如圖 11 所 示 clk 3 d 2 sd 4 cd 1 q 5 q 6 74ls74a p0 15 p1 1 p2 10 p3 9 q0 3 q1 2 q2 6 q3 7 rc 13 tc 12 clk 14 ce 4 u/d 5 pl 11 74ls1 91 45 6 u9b74ls00 1 2 3u9a 74ls00 1

27、1 1213 u10d 74ls00 gnd r1 3.3k +5v 8 9 u8d 74ls04 +5v cp 圖 11 “12 翻 1”小時 計數器是按照“010203040506070809 10111201”規(guī)律計數的，計數器的計數狀態(tài)轉換表如表 3 所示。 表 3“12 翻 1”小時計時時序 十位 個位十位 個位 ckq10q03 q02 q01 q00ck q10q03 q02 q01 q00 第15頁 0 1 2 3 4 5 6 7 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0

28、1 1 1 8 9 10 11 12 13 0 0 0 1 1 1 0 1 0 0 0 1 0 0 1 1 0 1 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 1 （二）電路的工作原理 由表可知：個位計數器由 4 位二進制同步可逆計數器 74ls191 構成，十位計數 器由雙 d 觸發(fā)器 74ls74 構成 ，將它們組成 “12 翻 1”小時計數器。 由表可知：計數器的狀態(tài)要發(fā)生 兩次跳躍：一是：計數器計到 9，即個位計數 器的狀態(tài)為 =1001 后，在下一計數脈沖的作用下計數器進入暫態(tài)03020100q q q q 1010，利用暫態(tài)的兩個 1 即使個位異步置 0，同時向

29、十位計數器進位使 0301q q10q =1；二是計數到 12 后，在第 13 個計數脈沖作用下個位計數器的狀態(tài)應為 =0001，十位計數器的 =0。第二次跳躍的十位清“0”和個位置03020100q q q q10q “1”的輸出端、來產生。對電路中所用的主要元件及功能介紹。10q01q00q d 觸發(fā)器 74ls74 在電路中用到了 d 觸發(fā)器 74ls74，74ls74 的管腳圖如圖 12。 d 2 q 5 q 6 clk 3 4 1 pre clr a 74ls74 圖 12 下面將介紹一些有關觸發(fā)器的內容： 觸發(fā)器，它是由門電路構成的邏輯電路，它的輸出具有兩個穩(wěn)定的物理狀態(tài) 第16頁

30、 （高電平和低電平） ，所以它能記憶一位二進制代碼。觸發(fā)器是存放在二進制信息 的最基本的單元。按其功能可為基本 rs 觸發(fā)器觸、jk 觸發(fā)器、d 觸發(fā)器和 t 觸發(fā) 器。 這幾種觸發(fā)器都有集成電路產品。其中應用最廣泛的當數 jk 觸發(fā)器和 d 觸發(fā)器。 不過，深刻理解 rs 觸發(fā)器對全面掌握觸發(fā)器的工作方式或動作特點是至關重要的。 事實上，jk 觸發(fā)器和 d 觸發(fā)器是 rs 觸發(fā)器的改進型，其中 jk 觸發(fā)器保留了兩個數 據輸入端，而 d 觸發(fā)器只保留了一個數據輸入端。d 觸發(fā)器有邊沿 d 觸發(fā)器和高電 平 d 觸發(fā)器。74ls74 為一個電平 d 觸發(fā)器。 計數器 74ls191 74ls1

31、91 的管腳圖如圖 13 cten 4 d/u 5 clk 14 ld 11 max/min 12 rco 13 a 15 qa 3 b 1 qb 2 c 10 qc 6 d 9 qd 7 74ls191 圖 13 3.2.1.3 校時電路 （一）電路如圖 14 所示 第17頁 8 9 10 u10c 74ls00 12 3 u11a 74ls00 11 1213 u10d 74ls00 r3 3.3kc1 0.01uf s1 gnd 1011 u8e 74ls04 1hz s2/m2 q2 +5v 圖 14 （二）電路的工作原理 校時電路的作用是：當數字鐘接通電源或者出現誤差時，校正時間。校

32、時是數 字鐘應具有的基本功能。一般電子表都具有時、分、秒等校時功能。為了使電路簡 單，在此設計中只進行分和小時的校時。校時有“快校時”和“慢校時”兩種， “快校時”是通過開關控制，使計數器對 1hz 校時脈沖計數。 “慢校時”是用手動 產生單脈沖作校時脈沖。圖中 s1 校分用的控制開關，s2（總圖）為校時用的控制 開關，它們的控制功能如表 4 所示，校時脈沖采用分頻器輸出的 1hz 脈沖，當 s1 或 s2 分別為“0”時可以進行“快校時” 。如果校時脈沖由單次脈沖產生器提供， 則可以進行“慢校時” 。 表 4 校時開關的功能 s1s2 功能 11 計數 10 校分 00 校時 表 4 （三）

33、對電路中所用的主要元件及功能介紹 在此電路中，用到的元器件有兩塊四 2 輸入與非門 74ls00 、一塊六反相器 74 ls04、兩個電容、兩個電阻以及兩個開關。 第18頁 （1）四-2 輸入與非門 74ls00 集成邏輯門是數字電路中應用十分廣泛最基本的一種器件，為了合理的使用和 充分利用其性能，必須對它的主要參數和邏輯功能進行測試。74ls00 與非門的主要 參數為： 輸出高電平：指與非門有一個以上輸入端接地或接低電平時的輸出電平值。 輸出低電平：指與非門的所有輸入端均接高電平時的輸出電平值。 開門電平：指與非門輸出處于額定低電平時允許輸入高電平的最小值。 關門電平：指與非門輸出處于高電平

34、狀態(tài)時允許輸入低電平的最大值。 電壓傳輸特性：是指門的輸出電壓隨輸入電壓而變化的曲線，由它可以得到門 電路的輸出高電平、輸出低電平、關門電平和開門電平等。 低電平的輸出電源電流；是指輸入所有端都懸空，輸出端空載時，電源提供器 件的電流。 高電平輸出電源電流：是指輸出端空載，每個門各有一個以上的輸入端接地， 電源提供給器件的電流。 低電平輸入電流：是指被測輸入端接地，其余輸入端懸空時，由被測輸入端流 出的電流值。 高電平輸入電流：指被測輸入端接高電平，其余輸入端接地，流入被測輸入端 的電流值。 扇出系數：門電路能驅動同類門的個數，它是衡量門電路負載能力的一個參數， ttl 與非門有兩種不同性質的

35、負載，即灌電流負載和拉電流負載，因此有兩種扇出 系數。即低電平扇出系數和高電平扇出系數。 3.2.1.4 譯碼與顯示電路 （一）電路如圖 15 所示 第19頁 bi/rbo 4 rbi 5 lt 3 a 7 b 1 c 2 d 6 a 13 b 12 c 11 d 10 e 9 f 15 g 14 74ls48 a bf c g d e dpy ledgn 1 2 3 4 5 6 7 a b c d e f g dpy_7-seg 圖 15 （二）電路的工作原理 譯碼是編碼的相反過程，譯碼器是將輸入的二進制代碼翻譯成相應的輸出信號 以表示編碼時所賦予原意的電路。常用的集成譯碼器有二進制譯碼器、

36、二十制譯 碼器和 bcd7 段譯碼器、顯示模塊用來顯示計時模塊輸出的結果。 （三）對電路中的主要元件及功能介紹 （1）譯碼器 74ls48 譯碼器是一個多輸入、多輸出的組合邏輯電路。它的工作是把給定的代碼進行 “翻譯” ，變成相應的狀態(tài)，使輸出通道中相應的一路有信號輸出。譯碼器在數字 系統(tǒng)中有廣泛的用途，不僅用于代碼的轉換、終端的數字顯示，還用于數字分配， 存儲器尋址和組合控制信號等。譯碼器可以分為通用譯碼器和顯示譯碼器兩大類。 在電路中用的譯碼器是共陰極譯碼器 74ls48，用 74ls48 把輸入的 8421bcd 碼 abcd 譯成七段輸出 a-g，再由七段數碼管顯示相應的數。 74ls

37、48 的管腳圖如圖 16。在 管腳圖中，管腳 lt、rbi、bi/rbo 都是低電平是起作用，作用分別為： lt 為燈測檢查，用 lt 可檢查七段顯示器個字段是否能正常被點燃。 bi 是滅燈輸入，可以使顯示燈熄滅。 rbi 是滅零輸入，可以按照需要將顯示的零予以熄滅。bi/rbo 是共用輸出端，rbo 稱為滅零輸出端，可以配合滅零輸出端 rbi，在多位十進制數表示時，把多余零位 熄滅掉，以提高視圖的清晰度。也可用共陰譯碼器 74ls248，cd4511。 第20頁 圖圖 1616 bi/rbo 4 rbi 5 lt 3 a 7 b 1 c 2 d 6 a 13 b 12 c 11 d 10 e

38、 9 f 15 g14 74ls48 （2）顯示器 sm421050n 在此電路圖中所用的顯示器是共陰極形式，陰極必須接地。sm421050n 的管腳 功能圖如圖 17 a bf c g d e dpy ledgn 1 2 3 4 5 6 7 a b c d e f g dpy_7-seg 圖 17 主體電路部分是由上面的以上的各個單元電路組成的。 3.2.2 擴展功功能電路的設計 3.2.2.1 定時控制電路 數字鐘在指定的時刻發(fā)出信號，或驅動音響電路“鬧時” ；或對某裝置的電源 進行接通或斷開“控制” 。不管是鬧時還是控制，都要求時間準確，即信號的開始 時刻與持續(xù)時間必須滿足規(guī)定的要求。

39、（一）設計電路如圖 18 所示 第21頁 1 2 4 5 6 uz1a 74ls20 13 12 10 9 8 uz1b 74ls20 4 5 6 uz4b 74ls03 1 2 3 uz4a 74ls03 1 2 3 uz9a 74ls00 4 5 6 uz9b 74ls00 rz4 1k rz3 22 ls1 speaker q1 3dg130 +5v sz3 sw +5v 1khz rl 3.3k +5v 圖 18 （二）電路的工作原理 在這里將舉例來說明它的工作原理。要求上午 7 時 59 分發(fā)出鬧時信號，持續(xù) 1 分鐘。設計如下： 7 時 59 分對應數字鐘的時時個位計數器的狀態(tài)為，

40、分十位32101()0111hq q q q 計數器的狀態(tài)為，分個位計數器的狀態(tài)為，32102()0101mq q q q32101()1001mq q q q 若將上述計數器輸出為“1”的所有輸出端經過與門電路去控制音響電路，就可以 使音響電路正好在 7 點 59 分響，持續(xù) 1 分鐘后（即 8 點）停響。所以鬧時控制信 號 z 的表達式為 0 11sq2101202301()()()hmmzq q qq qq qm 式中，m 為上午的信號輸出，要求 m=1。 如果用與非門實現的邏輯表達式為： 210122301()(0)()hmmzq q qmq qq q 在該電路圖中用到了 4 輸入二與

41、非門 74ls20，集電極開路的 2 輸入四與非門 74ls03，因 oc 門的輸出端可以進行“線與” ，使用時在它們的輸出端與電源+5v 端 之間應接一電阻 rl。rl 的值由下式決定： min max ccoh l ohih vv r nimi max min ccol l olil vv r imi =0.4v,=0.4ma,=2.4v,=50ua,=8ma,=100ua;m 為負載門輸入maxolviliminolvihioliohi 第22頁 端總個數。 取 rl=3.3k。如果控制 1khz 高音和驅動音響電路的兩極與非門也采用 oc 門， 則 rl 的值應該重新計算。 由電路圖可

42、以看見，上午 7 點 59 分，音響電路的晶體管導通，則揚聲器發(fā)出 1khz 的聲音。持續(xù) 1 分鐘到 8 點整晶體管因為輸入端為“0”而截止，電路停鬧。 （三）對電路中所用的主要元件及功能介紹 在電路中所用到的元件有 74ls03，74ls20 等。 （1）四 2 輸入與非門 74ls03，只要輸入變量有一個為 0 則輸出為 1，只有輸入全 為 1，輸出才為 0. 74ls03 的管腳圖如圖 19 圖 19 1 2 3 & 74ls03 （2）二 4 輸入與非門 74ls20，四個輸入端有一個為 0，則輸出為 1，只有全部輸入 為 1，輸出才為 0. 74ls20 的管腳圖如圖 20 所示。

43、 1 2 4 5 6 & a 74ls20 圖 20 4.調試 在本設計中，為了設計的順利進行，我在實驗箱上進行了部分調試，因為電路 太復雜，在實驗箱上不可能整體電路進行調試。調試后，我就自己焊接了一個試驗 板進行調試。以確保最后能很好的完成其各部分功能。調試后，我就畫 pcb 圖， a 第23頁 用來制印制板。因為 pcb 圖先畫，后經過反復考慮振蕩電路部分改進了，最后用 的是 1mhz 的晶振經過三片 cd4518 六次分頻就能得到 1hz 的頻率。所以在印制 板外加了一個振蕩部分電路。 4.1 主體電路部分 振蕩電路部分 我先用的是 32768hz 的晶振和反向器 74ls00 接兩個電

44、阻和兩個電容組成的振 蕩電路，產生 32768hz 的方波信號，經過 15 級二分頻后得到 1hz 的基準脈沖。擴 展部分所需的頻率可以從 5 級二分頻得到 1024hz 六級二分頻得到 512hz 但是這樣 用的集成塊較多，時間延遲較長。用 555 產生多諧振蕩方波也可，就是精確度和穩(wěn) 定度不高。后來我就用的 1mhz 的晶振產生 1mhz 的頻率經過 74ls90 組成的二-五- 十的分頻器，可很好的擴展部分所需的頻率。只是要用六塊 74ls90，后來我查了手 冊，發(fā)現 4518 有兩片十進制分頻器，功能與 74ls90 又基本上相同，這樣就可少用 集成塊，減少時間延時。 在現用電路調試中

45、，晶振的輸出頻率為 1mhz，用三片 cd4518 組成了六級十 分頻電路，在調試中我對每級分路進行了測試。在第一級分頻后出現的脈沖信號為 100khz，經過第二級得到了 10khz 的標準脈沖，這樣一級級的分頻，經過六次分 頻后得到了標準的 1hz 脈沖信號。 計數電路部分 （1）小時計數部分 這部分電路較復雜，在第一次焊接完成后的調試顯示中，發(fā)現小時的十位沒有 變化，經過分析、檢查發(fā)現 74ls74 的 3 腳沒有接上。 （2）秒計數電路部分 這部分的調試中順利得到了結果即：秒計數器的個位能準確以十進制形式計數； 秒計數器的十位也能準確以六進制的形式計數。當秒計數器的個位計數到 9 后自動

46、 向秒計數器的十位計數。 （3）分計數電路部分 這部分的調試電路與秒計數器的電路一樣，在調試中不同的是秒計數電路的個 位計數器 74ls90 的 14 腳接入振蕩電路部分的輸出端，而分計數電路的個位計數器 74ls90 的 14 腳本該接校時電路，但是由于校時電路作為最后調試的電路， 所以在 第24頁 調試中 74ls90 的 14 腳與單次脈沖連接。 調試的結果是：這部分的結果與秒計數電路部分的結果一樣。 校時電路部分 在整個電路的設計中，需要用到兩個校時電路，兩個校時電路的功能相同，它 們不同的是在電路的設計時，校分電路比校時電路少一個反相器，這是因為 74ls191 為高電平有效而 74

47、ls90 為低電平有效。 調試的結果是：當開關斷開時，分計數電路，小時計數電路正常計數，當開關 閉合時，校時電路進行校時。只是有時松開按鍵時，較時數會有點誤變化，經過仔 細分析，確定是由于在松按鍵時產生了抖動，如果接上 r-s 觸發(fā)器就能夠消抖。 4.2 擴展電路部分 擴展部分的調試是在主體部分正確的情況下，才能完成的。有些也可模擬調試。 1 定時控制： 擴展部分的調試是在主體部分正確的情況下，才能完成的。單獨在實驗箱上可 以調試其電路的輸入就用模擬開關輸入高低電平。只要在輸入的變化下能夠控制風 鳴器工作就行。因為這部分的電路比較簡單、原理也不難。所以這部分調試很快， 一切很順利。 有了以上主

48、要在 da 軟件虛擬平臺上實現， ，主體電路的功能接上電源后就能實 現：能顯示時、分、秒的時間；小時的計數為“12 翻 1” ，分和秒的計時為 60 進位； 擴展部分：定時控制；能夠校時、分。 5.總結 通過本次畢業(yè)設計,我明白了一個道理:無論做什么事情,都必需養(yǎng)成嚴謹,認真,善 思的工作作風.我這畢業(yè)設計由于我采用的是數字電路來實現的,所以電路較復雜, 但是容易理解.每一部分我都能理解并且能有多種設計方法. 通過這次設計,我還掌握了制 pcb 的一系列步驟,在幾個月時間里,我把本設計 的整個電路圖畫好了,并且畫好了 pcb 板圖. 通過這次畢業(yè)設計，我又掌握了些元器件的用途以及它們的參數、性

49、能。這次 設計提高了我理論和實踐相結合的能力，增加了把理論用于實踐的興趣，同時也提 高了我分析問題和解決問題的能力。沒有最好，只有更好。我相信通過這一次的畢 第25頁 業(yè)設計之后，我以后會更加努力，用嚴謹的科學態(tài)度去面對一切?？朔щy，戰(zhàn)勝 自我，超越自我。 致 謝 畢業(yè)設計完成了，在這個過程中我學到了很多東西。首先我要感謝我的指導老 師吳瑞，她在我完成論文的過程中，給予了我很大的幫助。在論文開始的初期，我 對于論文的結構以及文獻選取等方面都有很多問題，整體構思不是很明確，段落層 次也不是很清晰，老師詳細給我分析論文的寫作過程，從論文的題目，論文的內容， 論文的脈絡，都給我詳細的指導。在我論文的進展過程中，老師也及時給我解決疑 惑，并且監(jiān)督我論文的進展過程，非常感謝！但是慚愧的是，論文也時有偏差出現， 經過了曲折的過程，老師也耐心的給我激勵，非常感謝! 我想，畢業(yè)論文的過程不僅僅是一個完成一篇論文的過程，而是一個端正態(tài)度 的過程，是總結