EDA課程設計（論文）十進制計數加法器

1、燕 山 大 學 課 程 設 計 說 明 書燕山大學課 程 設 計 說 明 書題目：十進制加法計數器學院（系）：電氣工程學院年級專業(yè)：08級檢測1班學 號：080103020042學生姓名：指導教師：教師職稱：實驗師燕山大學課程設計（論文）任務書院（系）：電氣工程學院 基層教學單位：電子實驗中心 學 號080103020042學生姓名專業(yè)（班級）08檢測1班設計題目十進制加法器設計技術參數在數碼管上顯示加數、被加數和結果設置加數和被加數，當加數和被加數超過9時均按0處理設計要求在4個靜態(tài)數碼管顯示加數、被加數和結果分別用4個撥碼開關設置加數和被加數工作量學會使用max+plusii軟件和實驗箱；

2、獨立完成電路設計，編程下載、連接電路和調試；參加答辯并書寫任務書。工作計劃1. 了解eda的基本知識，學習使用軟件max+plusii，下發(fā)任務書，開始電路設計；2. 學習使用實驗箱，繼續(xù)電路設計；3. 完成電路設計；4. 編程下載、連接電路、調試和驗收；5. 答辯并書寫任務書。參考資料數字電子技術基礎.閻石主編.高等教育出版社.eda課程設計指導書. 指導教師簽字 基層教學單位主任簽字金海龍說明：此表一式四份，學生、指導教師、基層教學單位、系部各一份。年 月 日 目 錄第一章 加法器設計說明11.1 設計思路21.2模塊介紹 31.3真值表 1第二章 原理圖2 第三章 波形仿真圖3第四章 管

3、腳鎖定及硬件連線5第五章 總結 14參考文獻 18燕山大學評審意見表 11第一章 加法器設計說明1.1 設計思路根據項目要求設計的十進制加法器有兩個輸入加數和被加數，分別是用四個撥碼開關表示的四位二進制數，即輸入的范圍為0到15；有一個輸出，即兩個加數相加的結果。加數的合法設計范圍為0到9，故當輸入的加數大于9的時候需要將其統(tǒng)一變換成0。這里我們使用7485四位數字比較器，將輸入的加數和1001b（即9）做比較，如果其小于9，就輸出原數作為加數；如果其大于9，就輸出0000b（即0）作為新的加數。同時將合法的加數通過兩片bcd七段數碼管顯示出來。合法的加數、被加數分別接入74283四位超前進位

4、加法器的各個引腳，相加后的四位輸出結果sum1-sum4連同進位輸出cout，是一個五位的二進制數，cout是其高位。輸出的五位二進制數需要轉換成為八位bcd碼才能顯示在bcd七段數碼管上，故需要添加轉換環(huán)節(jié)。使用一片7485和一片74283即可實現從五位二進制數到五位bcd碼的轉換。1.2 模塊介紹輸入轉換部分：利用兩片7485和相應的或門、與門，將輸入的加數通過7485和9做比較，如果加數小于等于9，即從或門輸出一個高電平1和輸入加數的各個位相與，即輸入各位不變；如果加數大于9，即從或門輸出一個低電平0和輸入加數的各個位想與，相與后各位都為0，即實現了當輸入加數、被加數大于9時統(tǒng)一按作0處

5、理。同時將得到的處理后的加數接入輸出端a、b，接到bcd七段數碼管上進行顯示。加法器部分：將得到兩個處理后的數的各位依次接入74283的各個引腳，就可以在74283的輸出端得到相加后的結果，其中sum1-sum4連同進位信號cout共同構成一個五位二進制數， cout是高位。必須將這個二進制數轉換成為8位bcd碼才能在數碼管上進行顯示。b-bcd（二進制轉換為bcd碼）：我們通過一片7485和一片74283來實現這個功能。仔細觀察b-bcd的真值表（注：bcd碼的高三位始終為0，已略去。）：表1 b-bcd真值表：二進制數bcd碼00000000000000100001000100001000

6、01100011001000010000101001010011000110001110011101000010000100101001010101000001011100010110010010011011001101110101000111110101100001011010001101111001011000加0011即可得到相應的bcd碼觀察二進制轉換到bcd碼的真值表，可以發(fā)現兩者的最后一位是完全相等的，故可以直接將結果的最后一位直接作為得數的最低位進行輸出。再觀察粉色部分，也就是當結果不大于9時（對于前四位是不大于4時），前四位是完全相等的；觀察藍色部分，對于前四位來說，二進制數與

7、bcd碼總是相差0011b（即3）。我們利用一片7485、一片74283和相應的邏輯電路實現轉換的功能。在得到得數后，將其最低位（即sum1）直接作為最低位輸出，而將高四位分別接入一個7485的各個引腳，將其與4做比較，當其小于等于4時，或門輸出一個低電平信號0輸入74283的b1、b2位，和二進制結果的前四位相加（即加上0000b），結果不變；當其大于4時，或門輸出一個高電平信號1輸入74283的b1、b2位，和二進制結果的前四位相加（即加上0011b），即可得到相應的bcd碼。1.3 真值表表2 加法運算真值表加數被加數得數000000000000000000010001000000100

8、110100100010101011110010001011010001001000101111001100100011000（注：加數和被加數都不大于9時相加得到和；）1010100000001000101010010000100110111001000010011011101000000000（注：加數和被加數小于9時按0處理，相加得到和；）表3 數碼管顯示真值表原數顯示值000000000001000100100010011101111000100010011001（注：輸入不大于9的數字時顯示原數；）101000001011000011000000（注：輸入大于9的數字時按0處理，顯示

9、0；）由以上真值表可知，設計電路可以完成題目要求的加法運算過程。第二章 原理圖2.1 流程圖圖1 加法器工作流程圖2.2 輸入轉換部分設計利用四個撥碼開關分別代表輸入四位二進制加數與被加數的各個位，這里使用數字開關組a的14來控制輸入x，使用數字開關組a的58來控制輸入y。將兩個輸入的各位接入7485四位比較器與1001b（即9）做比較，根據比較的結果，大于9則通過或門輸出一個低電平0與輸入各位相與，即將各位都變成0，再參加之后的運算，同時輸出到數碼管。輸入x、y的控制完全相同?？刂圃韴D如下所示。圖2 輸入轉換原理圖2.3 加法器部分設計將得到兩個處理后的數的各位依次接入74283的各個引腳

10、，就可以在74283的輸出端得到相加后的結果，其中sum1-sum4連同進位信號cout共同構成一個五位二進制數， cout是高位。必須將這個二進制數轉換成為8位bcd碼才能在數碼管上進行顯示。圖3 加法器部分電路圖2.4 b-bcd部分設計觀察二進制轉換到bcd碼的真值表（表1），可以發(fā)現兩者的最后一位是完全相等的，故可以直接將結果的最后一位直接作為得數的最低位進行輸出。再觀察粉色部分，也就是當結果不大于9時（對于前四位是不大于4時），前四位是完全相等的；觀察藍色部分，對于前四位來說，二進制數與bcd碼總是相差0011b（即3）。我們利用一片7485、一片74283和相應的邏輯電路實現從5位

11、二進制到8位bcd碼的轉換功能。在得到得數后，將其最低位（即sum1）直接作為最低位輸出，而將高四位分別接入一個7485的各個引腳，將其與4做比較，當其小于等于4時，或門輸出一個低電平信號0輸入74283的b1、b2位，和二進制結果的前四位相加（即加上0000b），結果不變；當其大于4時，或門輸出一個高電平信號1輸入74283的b1、b2位，和二進制結果的前四位相加（即加上0011b），即可得到相應的bcd碼。電路圖如下所示：圖4 b-bcd部分電路圖2.5 整體電路圖圖5 整體電路圖由整體電路圖看出，用撥碼開關（數字開關組a）控制輸入x和輸入y，輸出a、b分別接數碼管將加數和被加數進行顯示，

12、輸出c、d接數碼管顯示相加結果。第三章 波形仿真圖3.1 6+6=123.2 9+8=173.3 11+90+9=9當加數和被加數大于9時，按0處理。3.4 12+140+0=0第四章 管腳鎖定及硬件連線管腳名稱類型pin備注x0輸入39加數二進制第一位x1輸入40加數二進制第二位x2輸入41加數二進制第三位x3輸入44加數二進制第四位y0輸入45被加數二進制第一位y1輸入46被加數二進制第二位y2輸入47被加數二進制第三位y3輸入53被加數二進制第四位a0輸出127加數對應數碼管顯示第一位a1輸出128加數對應數碼管顯示第二位a2輸出131加數對應數碼管顯示第三位a3輸出132加數對應數碼管

13、顯示第四位b0輸出133被加數對應數碼管顯示第一位b1輸出134被加數對應數碼管顯示第二位b2輸出135被加數對應數碼管顯示第三位b3輸出136被加數對應數碼管顯示第四位c0輸出139加和結果各位的數碼管顯示第一位c1輸出140加和結果各位的數碼管顯示第二位c2輸出141加和結果各位的數碼管顯示第三位c3輸出142加和結果各位的數碼管顯示第四位d0輸出143加和結果各位的數碼管顯示第一位d1輸出144加和結果各位的數碼管顯示第二位d2輸出147加和結果各位的數碼管顯示第三位d3輸出148加和結果各位的數碼管顯示第四位a輸出94數碼管a的位控選通信號b輸出95數碼管b的位控選通信號c輸出96數碼

14、管c的位控選通信號d輸出97數碼管d的位控選通信號第五章 總結本次eda（electric design automation)課程設計，是我第一次深入接觸電路設計和工程設計的內容。作為一個測控專業(yè)的學生，我在過去的兩年半中學習了專業(yè)的各方面知識，包括電路原理、模擬電路、數字電路等等，而這周的eda課設，將我們學過的各方面電學知識和現代電路設計方法結合起來，應用計算機軟件進行課題項目設計，不單夯實了我們的理論知識和對數字電路的理解，更極大的鍛煉了我們實際動腦、動手能力。我的設計題目是十進制加法計數器，通過撥碼開關輸入兩個十以內的數（大于9的時候按0處理），將輸入的數通過數碼管顯示，相加后的結果

15、也通過兩個數碼管顯示出來。這個設計題目是整體來看是比較簡單的。仔細分析這個題目，遇到的第一個問題是要對兩個輸入的數進行處理，當其大于9的時候要把它變成0后再輸入加法器。通過7485和邏輯門組合，便解決了這個問題。而后比較棘手的問題是怎樣把輸出的五位二進制結果轉換成8位bcd碼。二進制轉換成bcd碼的一般方法是當其小于等于9的時候，兩者相同；當其大于9的時候，將其加上0110b（即6）。而對于五位二進制數，很難將其接入四位的7485與9進行比較，也難以將其輸入四位的74283與6相加。仔細觀察二進制轉換bcd碼的真值表，可以發(fā)現兩者的最后一位是完全相同的，而當高四位小于等于4的時候，兩者相同；當

16、高四位大于4的時候，將其加上3即可得到相應的bcd碼。由此我設計出一個轉換方法，將二進制的最低位直接輸出，而將高四位輸入7485和4做比較，如果其大于4則加上3輸出，不大于則輸出原數，同時通過數碼管進行顯示。至此，整個設計方案就比較完善了。通過一周課程設計，我受益良多。在老師的指導下，我學會了軟件max+plus ii 10.2 baseline的基礎使用方法，初步了解了電氣設計的過程，接觸了工程設計的概念。在這一周的時間里，我獨立進行思考，設計電路，調試波形在周三上箱實驗時，我的設計很好的實現了題目的要求，內心的興奮實在難以表達，畢竟這是自己第一次用軟件進行了電路設計，并成功地滿足了要求。這次課設讓我在實際中真正地運用了在課本中學到的東西，既加深理論知識的理解，又鍛煉了自己的動手能力，感謝李婷老師、李艷艷老師一周的耐心講解和幫助。參考文獻1.數字電子技術基礎.閻石主編.高等教育出版社.2.eda課程設計指導書.燕山大