EDA課程設(shè)計(jì)（論文）十進(jìn)制計(jì)數(shù)加法器

1、燕 山 大 學(xué) 課 程 設(shè) 計(jì) 說 明 書燕山大學(xué)課 程 設(shè) 計(jì) 說 明 書題目：十進(jìn)制加法計(jì)數(shù)器學(xué)院（系）：電氣工程學(xué)院年級(jí)專業(yè)：08級(jí)檢測(cè)1班學(xué) 號(hào)：080103020042學(xué)生姓名：指導(dǎo)教師：教師職稱：實(shí)驗(yàn)師燕山大學(xué)課程設(shè)計(jì)（論文）任務(wù)書院（系）：電氣工程學(xué)院 基層教學(xué)單位：電子實(shí)驗(yàn)中心 學(xué) 號(hào)080103020042學(xué)生姓名專業(yè)（班級(jí)）08檢測(cè)1班設(shè)計(jì)題目十進(jìn)制加法器設(shè)計(jì)技術(shù)參數(shù)在數(shù)碼管上顯示加數(shù)、被加數(shù)和結(jié)果設(shè)置加數(shù)和被加數(shù)，當(dāng)加數(shù)和被加數(shù)超過9時(shí)均按0處理設(shè)計(jì)要求在4個(gè)靜態(tài)數(shù)碼管顯示加數(shù)、被加數(shù)和結(jié)果分別用4個(gè)撥碼開關(guān)設(shè)置加數(shù)和被加數(shù)工作量學(xué)會(huì)使用max+plusii軟件和實(shí)驗(yàn)箱；

2、獨(dú)立完成電路設(shè)計(jì)，編程下載、連接電路和調(diào)試；參加答辯并書寫任務(wù)書。工作計(jì)劃1. 了解eda的基本知識(shí)，學(xué)習(xí)使用軟件max+plusii，下發(fā)任務(wù)書，開始電路設(shè)計(jì)；2. 學(xué)習(xí)使用實(shí)驗(yàn)箱，繼續(xù)電路設(shè)計(jì)；3. 完成電路設(shè)計(jì)；4. 編程下載、連接電路、調(diào)試和驗(yàn)收；5. 答辯并書寫任務(wù)書。參考資料數(shù)字電子技術(shù)基礎(chǔ).閻石主編.高等教育出版社.eda課程設(shè)計(jì)指導(dǎo)書. 指導(dǎo)教師簽字 基層教學(xué)單位主任簽字金海龍說明：此表一式四份，學(xué)生、指導(dǎo)教師、基層教學(xué)單位、系部各一份。年 月 日 目 錄第一章 加法器設(shè)計(jì)說明11.1 設(shè)計(jì)思路21.2模塊介紹 31.3真值表 1第二章 原理圖2 第三章 波形仿真圖3第四章 管

3、腳鎖定及硬件連線5第五章 總結(jié) 14參考文獻(xiàn) 18燕山大學(xué)評(píng)審意見表 11第一章 加法器設(shè)計(jì)說明1.1 設(shè)計(jì)思路根據(jù)項(xiàng)目要求設(shè)計(jì)的十進(jìn)制加法器有兩個(gè)輸入加數(shù)和被加數(shù)，分別是用四個(gè)撥碼開關(guān)表示的四位二進(jìn)制數(shù)，即輸入的范圍為0到15；有一個(gè)輸出，即兩個(gè)加數(shù)相加的結(jié)果。加數(shù)的合法設(shè)計(jì)范圍為0到9，故當(dāng)輸入的加數(shù)大于9的時(shí)候需要將其統(tǒng)一變換成0。這里我們使用7485四位數(shù)字比較器，將輸入的加數(shù)和1001b（即9）做比較，如果其小于9，就輸出原數(shù)作為加數(shù)；如果其大于9，就輸出0000b（即0）作為新的加數(shù)。同時(shí)將合法的加數(shù)通過兩片bcd七段數(shù)碼管顯示出來。合法的加數(shù)、被加數(shù)分別接入74283四位超前進(jìn)位

4、加法器的各個(gè)引腳，相加后的四位輸出結(jié)果sum1-sum4連同進(jìn)位輸出cout，是一個(gè)五位的二進(jìn)制數(shù)，cout是其高位。輸出的五位二進(jìn)制數(shù)需要轉(zhuǎn)換成為八位bcd碼才能顯示在bcd七段數(shù)碼管上，故需要添加轉(zhuǎn)換環(huán)節(jié)。使用一片7485和一片74283即可實(shí)現(xiàn)從五位二進(jìn)制數(shù)到五位bcd碼的轉(zhuǎn)換。1.2 模塊介紹輸入轉(zhuǎn)換部分：利用兩片7485和相應(yīng)的或門、與門，將輸入的加數(shù)通過7485和9做比較，如果加數(shù)小于等于9，即從或門輸出一個(gè)高電平1和輸入加數(shù)的各個(gè)位相與，即輸入各位不變；如果加數(shù)大于9，即從或門輸出一個(gè)低電平0和輸入加數(shù)的各個(gè)位想與，相與后各位都為0，即實(shí)現(xiàn)了當(dāng)輸入加數(shù)、被加數(shù)大于9時(shí)統(tǒng)一按作0處

5、理。同時(shí)將得到的處理后的加數(shù)接入輸出端a、b，接到bcd七段數(shù)碼管上進(jìn)行顯示。加法器部分：將得到兩個(gè)處理后的數(shù)的各位依次接入74283的各個(gè)引腳，就可以在74283的輸出端得到相加后的結(jié)果，其中sum1-sum4連同進(jìn)位信號(hào)cout共同構(gòu)成一個(gè)五位二進(jìn)制數(shù)， cout是高位。必須將這個(gè)二進(jìn)制數(shù)轉(zhuǎn)換成為8位bcd碼才能在數(shù)碼管上進(jìn)行顯示。b-bcd（二進(jìn)制轉(zhuǎn)換為bcd碼）：我們通過一片7485和一片74283來實(shí)現(xiàn)這個(gè)功能。仔細(xì)觀察b-bcd的真值表（注：bcd碼的高三位始終為0，已略去。）：表1 b-bcd真值表：二進(jìn)制數(shù)bcd碼00000000000000100001000100001000

6、01100011001000010000101001010011000110001110011101000010000100101001010101000001011100010110010010011011001101110101000111110101100001011010001101111001011000加0011即可得到相應(yīng)的bcd碼觀察二進(jìn)制轉(zhuǎn)換到bcd碼的真值表，可以發(fā)現(xiàn)兩者的最后一位是完全相等的，故可以直接將結(jié)果的最后一位直接作為得數(shù)的最低位進(jìn)行輸出。再觀察粉色部分，也就是當(dāng)結(jié)果不大于9時(shí)（對(duì)于前四位是不大于4時(shí)），前四位是完全相等的；觀察藍(lán)色部分，對(duì)于前四位來說，二進(jìn)制數(shù)與

7、bcd碼總是相差0011b（即3）。我們利用一片7485、一片74283和相應(yīng)的邏輯電路實(shí)現(xiàn)轉(zhuǎn)換的功能。在得到得數(shù)后，將其最低位（即sum1）直接作為最低位輸出，而將高四位分別接入一個(gè)7485的各個(gè)引腳，將其與4做比較，當(dāng)其小于等于4時(shí)，或門輸出一個(gè)低電平信號(hào)0輸入74283的b1、b2位，和二進(jìn)制結(jié)果的前四位相加（即加上0000b），結(jié)果不變；當(dāng)其大于4時(shí)，或門輸出一個(gè)高電平信號(hào)1輸入74283的b1、b2位，和二進(jìn)制結(jié)果的前四位相加（即加上0011b），即可得到相應(yīng)的bcd碼。1.3 真值表表2 加法運(yùn)算真值表加數(shù)被加數(shù)得數(shù)000000000000000000010001000000100

8、110100100010101011110010001011010001001000101111001100100011000（注：加數(shù)和被加數(shù)都不大于9時(shí)相加得到和；）1010100000001000101010010000100110111001000010011011101000000000（注：加數(shù)和被加數(shù)小于9時(shí)按0處理，相加得到和；）表3 數(shù)碼管顯示真值表原數(shù)顯示值000000000001000100100010011101111000100010011001（注：輸入不大于9的數(shù)字時(shí)顯示原數(shù)；）101000001011000011000000（注：輸入大于9的數(shù)字時(shí)按0處理，顯示

9、0；）由以上真值表可知，設(shè)計(jì)電路可以完成題目要求的加法運(yùn)算過程。第二章 原理圖2.1 流程圖圖1 加法器工作流程圖2.2 輸入轉(zhuǎn)換部分設(shè)計(jì)利用四個(gè)撥碼開關(guān)分別代表輸入四位二進(jìn)制加數(shù)與被加數(shù)的各個(gè)位，這里使用數(shù)字開關(guān)組a的14來控制輸入x，使用數(shù)字開關(guān)組a的58來控制輸入y。將兩個(gè)輸入的各位接入7485四位比較器與1001b（即9）做比較，根據(jù)比較的結(jié)果，大于9則通過或門輸出一個(gè)低電平0與輸入各位相與，即將各位都變成0，再參加之后的運(yùn)算，同時(shí)輸出到數(shù)碼管。輸入x、y的控制完全相同?？刂圃韴D如下所示。圖2 輸入轉(zhuǎn)換原理圖2.3 加法器部分設(shè)計(jì)將得到兩個(gè)處理后的數(shù)的各位依次接入74283的各個(gè)引腳

10、，就可以在74283的輸出端得到相加后的結(jié)果，其中sum1-sum4連同進(jìn)位信號(hào)cout共同構(gòu)成一個(gè)五位二進(jìn)制數(shù)， cout是高位。必須將這個(gè)二進(jìn)制數(shù)轉(zhuǎn)換成為8位bcd碼才能在數(shù)碼管上進(jìn)行顯示。圖3 加法器部分電路圖2.4 b-bcd部分設(shè)計(jì)觀察二進(jìn)制轉(zhuǎn)換到bcd碼的真值表（表1），可以發(fā)現(xiàn)兩者的最后一位是完全相等的，故可以直接將結(jié)果的最后一位直接作為得數(shù)的最低位進(jìn)行輸出。再觀察粉色部分，也就是當(dāng)結(jié)果不大于9時(shí)（對(duì)于前四位是不大于4時(shí)），前四位是完全相等的；觀察藍(lán)色部分，對(duì)于前四位來說，二進(jìn)制數(shù)與bcd碼總是相差0011b（即3）。我們利用一片7485、一片74283和相應(yīng)的邏輯電路實(shí)現(xiàn)從5位

11、二進(jìn)制到8位bcd碼的轉(zhuǎn)換功能。在得到得數(shù)后，將其最低位（即sum1）直接作為最低位輸出，而將高四位分別接入一個(gè)7485的各個(gè)引腳，將其與4做比較，當(dāng)其小于等于4時(shí)，或門輸出一個(gè)低電平信號(hào)0輸入74283的b1、b2位，和二進(jìn)制結(jié)果的前四位相加（即加上0000b），結(jié)果不變；當(dāng)其大于4時(shí)，或門輸出一個(gè)高電平信號(hào)1輸入74283的b1、b2位，和二進(jìn)制結(jié)果的前四位相加（即加上0011b），即可得到相應(yīng)的bcd碼。電路圖如下所示：圖4 b-bcd部分電路圖2.5 整體電路圖圖5 整體電路圖由整體電路圖看出，用撥碼開關(guān)（數(shù)字開關(guān)組a）控制輸入x和輸入y，輸出a、b分別接數(shù)碼管將加數(shù)和被加數(shù)進(jìn)行顯示，

12、輸出c、d接數(shù)碼管顯示相加結(jié)果。第三章 波形仿真圖3.1 6+6=123.2 9+8=173.3 11+90+9=9當(dāng)加數(shù)和被加數(shù)大于9時(shí)，按0處理。3.4 12+140+0=0第四章 管腳鎖定及硬件連線管腳名稱類型pin備注x0輸入39加數(shù)二進(jìn)制第一位x1輸入40加數(shù)二進(jìn)制第二位x2輸入41加數(shù)二進(jìn)制第三位x3輸入44加數(shù)二進(jìn)制第四位y0輸入45被加數(shù)二進(jìn)制第一位y1輸入46被加數(shù)二進(jìn)制第二位y2輸入47被加數(shù)二進(jìn)制第三位y3輸入53被加數(shù)二進(jìn)制第四位a0輸出127加數(shù)對(duì)應(yīng)數(shù)碼管顯示第一位a1輸出128加數(shù)對(duì)應(yīng)數(shù)碼管顯示第二位a2輸出131加數(shù)對(duì)應(yīng)數(shù)碼管顯示第三位a3輸出132加數(shù)對(duì)應(yīng)數(shù)碼管

13、顯示第四位b0輸出133被加數(shù)對(duì)應(yīng)數(shù)碼管顯示第一位b1輸出134被加數(shù)對(duì)應(yīng)數(shù)碼管顯示第二位b2輸出135被加數(shù)對(duì)應(yīng)數(shù)碼管顯示第三位b3輸出136被加數(shù)對(duì)應(yīng)數(shù)碼管顯示第四位c0輸出139加和結(jié)果各位的數(shù)碼管顯示第一位c1輸出140加和結(jié)果各位的數(shù)碼管顯示第二位c2輸出141加和結(jié)果各位的數(shù)碼管顯示第三位c3輸出142加和結(jié)果各位的數(shù)碼管顯示第四位d0輸出143加和結(jié)果各位的數(shù)碼管顯示第一位d1輸出144加和結(jié)果各位的數(shù)碼管顯示第二位d2輸出147加和結(jié)果各位的數(shù)碼管顯示第三位d3輸出148加和結(jié)果各位的數(shù)碼管顯示第四位a輸出94數(shù)碼管a的位控選通信號(hào)b輸出95數(shù)碼管b的位控選通信號(hào)c輸出96數(shù)碼

14、管c的位控選通信號(hào)d輸出97數(shù)碼管d的位控選通信號(hào)第五章 總結(jié)本次eda（electric design automation)課程設(shè)計(jì)，是我第一次深入接觸電路設(shè)計(jì)和工程設(shè)計(jì)的內(nèi)容。作為一個(gè)測(cè)控專業(yè)的學(xué)生，我在過去的兩年半中學(xué)習(xí)了專業(yè)的各方面知識(shí)，包括電路原理、模擬電路、數(shù)字電路等等，而這周的eda課設(shè)，將我們學(xué)過的各方面電學(xué)知識(shí)和現(xiàn)代電路設(shè)計(jì)方法結(jié)合起來，應(yīng)用計(jì)算機(jī)軟件進(jìn)行課題項(xiàng)目設(shè)計(jì)，不單夯實(shí)了我們的理論知識(shí)和對(duì)數(shù)字電路的理解，更極大的鍛煉了我們實(shí)際動(dòng)腦、動(dòng)手能力。我的設(shè)計(jì)題目是十進(jìn)制加法計(jì)數(shù)器，通過撥碼開關(guān)輸入兩個(gè)十以內(nèi)的數(shù)（大于9的時(shí)候按0處理），將輸入的數(shù)通過數(shù)碼管顯示，相加后的結(jié)果

15、也通過兩個(gè)數(shù)碼管顯示出來。這個(gè)設(shè)計(jì)題目是整體來看是比較簡(jiǎn)單的。仔細(xì)分析這個(gè)題目，遇到的第一個(gè)問題是要對(duì)兩個(gè)輸入的數(shù)進(jìn)行處理，當(dāng)其大于9的時(shí)候要把它變成0后再輸入加法器。通過7485和邏輯門組合，便解決了這個(gè)問題。而后比較棘手的問題是怎樣把輸出的五位二進(jìn)制結(jié)果轉(zhuǎn)換成8位bcd碼。二進(jìn)制轉(zhuǎn)換成bcd碼的一般方法是當(dāng)其小于等于9的時(shí)候，兩者相同；當(dāng)其大于9的時(shí)候，將其加上0110b（即6）。而對(duì)于五位二進(jìn)制數(shù)，很難將其接入四位的7485與9進(jìn)行比較，也難以將其輸入四位的74283與6相加。仔細(xì)觀察二進(jìn)制轉(zhuǎn)換bcd碼的真值表，可以發(fā)現(xiàn)兩者的最后一位是完全相同的，而當(dāng)高四位小于等于4的時(shí)候，兩者相同；當(dāng)

16、高四位大于4的時(shí)候，將其加上3即可得到相應(yīng)的bcd碼。由此我設(shè)計(jì)出一個(gè)轉(zhuǎn)換方法，將二進(jìn)制的最低位直接輸出，而將高四位輸入7485和4做比較，如果其大于4則加上3輸出，不大于則輸出原數(shù)，同時(shí)通過數(shù)碼管進(jìn)行顯示。至此，整個(gè)設(shè)計(jì)方案就比較完善了。通過一周課程設(shè)計(jì)，我受益良多。在老師的指導(dǎo)下，我學(xué)會(huì)了軟件max+plus ii 10.2 baseline的基礎(chǔ)使用方法，初步了解了電氣設(shè)計(jì)的過程，接觸了工程設(shè)計(jì)的概念。在這一周的時(shí)間里，我獨(dú)立進(jìn)行思考，設(shè)計(jì)電路，調(diào)試波形在周三上箱實(shí)驗(yàn)時(shí)，我的設(shè)計(jì)很好的實(shí)現(xiàn)了題目的要求，內(nèi)心的興奮實(shí)在難以表達(dá)，畢竟這是自己第一次用軟件進(jìn)行了電路設(shè)計(jì)，并成功地滿足了要求。這次課設(shè)讓我在實(shí)際中真正地運(yùn)用了在課本中學(xué)到的東西，既加深理論知識(shí)的理解，又鍛煉了自己的動(dòng)手能力，感謝李婷老師、李艷艷老師一周的耐心講解和幫助。參考文獻(xiàn)1.數(shù)字電子技術(shù)基礎(chǔ).閻石主編.高等教育出版社.2.eda課程設(shè)計(jì)指導(dǎo)書.燕山大