硬件技術(shù)4-1概要匯編

1、 2 一.8086/8088CPU構(gòu)成 1.執(zhí)行部件(EU-Execution Unit) 負(fù)責(zé)指令的執(zhí)行 1.1算術(shù)邏輯部件ALU 負(fù)責(zé)進(jìn)行算術(shù)和邏輯運(yùn)算 1.2工作寄存器組 CPU內(nèi)部的存儲(chǔ)單元 1.2.1數(shù)據(jù)寄存器 AX、BX、CX、DX；暫存計(jì)算過程中的操作數(shù)、結(jié)果或 其它數(shù)據(jù)?？梢约醋鳛?6位寄存器，又作為8位寄存器（AL、 AH、BL、BH、CL、CH、DL、DH） 3 程序設(shè)計(jì)模型圖 4 1.2.2指針和變址寄存器 SP、BP、SI、DI；暫存數(shù)據(jù)（與數(shù)據(jù)寄存器相同用途，稱為通用寄 存器），只能作為16位寄存器使用。 1.2.3標(biāo)志寄存器(FLAGS) 作為16位寄存器使用 AF

2、、CF、SF、ZF、OF、PF由運(yùn)算結(jié)果確定（ALU的狀態(tài)），DF、 IF、TF人為設(shè)置（專門的指令） 2.總線接口部件(BIU-Bus Interface Unit) 負(fù)責(zé)CPU與存儲(chǔ)器、外設(shè)之間的信息傳送。 2.1段寄存器 存放程序段和數(shù)據(jù)段的段基值 2.2指令指針 存放下條指令的地址偏移 5 6 7 8 2.3物理地址形成機(jī)制 20位的二進(jìn)制全加器，輸入量為二個(gè)16位的邏輯地址，輸出量一個(gè)20 位的物理地址。 2.4指令隊(duì)列 可存放6個(gè)字節(jié)指令,使之以流水線技術(shù)協(xié)調(diào)BIU和EU工作。 隊(duì)列空 有請(qǐng)求 空狀態(tài) 響應(yīng)請(qǐng)求 取 指令 Y N N Y BIU工作流程工作流程 隊(duì)列中取指令 訪問

3、存儲(chǔ)器或I/O 請(qǐng)求BIU總線 執(zhí)行指令 N Y EU工作流程工作流程 9 二.存儲(chǔ)器構(gòu)成 1.存儲(chǔ)單元地址的分段 地址總線20位，可尋址空間為220=1MB。 數(shù)據(jù)總線16位，當(dāng)?shù)刂纷鳛椴僮鲾?shù)時(shí)，可尋址空間為216=64KB。 2.分段原則 2.1把存儲(chǔ)器空間劃分成若干個(gè)段，每個(gè)段的大小把存儲(chǔ)器空間劃分成若干個(gè)段，每個(gè)段的大小 64KB。 2.2段大小任意，但段首地址必須取從地址段大小任意，但段首地址必須取從地址00000H開始，每開始，每 16個(gè)字節(jié)間隔的地址（即個(gè)字節(jié)間隔的地址（即20位地址的最低位地址的最低4位必須為位必須為0000B） 3.形成機(jī)制 3.1若干名詞 3.1.1段地址(

4、20位):各個(gè)存儲(chǔ)器段的首地址(起始地址) 3.1.2段基值(16位):段地址的高16位有效二進(jìn)制數(shù) 根據(jù)分段原則2.2有 段地址段地址=段基值段基值*16 10 3.1.3偏移地址(16位):段內(nèi)地址相對(duì)于段地址的偏移值 根據(jù)分段原則2.1有 偏移地址偏移地址 216-1 3.1.4物理地址(20位):在1MB的存儲(chǔ)器中，每一個(gè)存儲(chǔ)單元所對(duì)應(yīng)的唯一的 編號(hào)，又稱為絕對(duì)地址。 3.2形成機(jī)制 3.2.1公式: 物理地址物理地址=段地址段地址+偏移地址偏移地址 =段基值段基值*16+偏移地址偏移地址 3.2.2實(shí)現(xiàn)電路: P.77 圖4-5 3.2.3段寄存器(存放段基值)與存儲(chǔ)器器指針(存放偏

5、移地址)的系統(tǒng)搭配 CS:IP SS:SP, SS:BP DS:BX, DS:EDI, DS:ESI, DS:8-bit or 16-bit_literal(程序中立即數(shù)程序中立即數(shù)) ES:DI 11 12 三.8086/8088CPU的引腳和功能 1.總線時(shí)序 8086/8088CPU訪問存儲(chǔ)器和訪問存儲(chǔ)器和I/O的周期稱為的周期稱為總線周期總線周期 (bus cycle), 每個(gè)總線周期由每個(gè)總線周期由4個(gè)系統(tǒng)個(gè)系統(tǒng) 時(shí)鐘節(jié)拍時(shí)鐘節(jié)拍 組成（組成（T1，T2，T3，T4狀態(tài)）。狀態(tài)）。 如果時(shí)鐘頻率為如果時(shí)鐘頻率為5MHZ，則，則8088/8086的總線周期的總線周期4 1/5Mhz=8

6、00ns， 即即CPU讀寫存儲(chǔ)器或讀寫存儲(chǔ)器或IO每秒每秒1.25百萬次（由于內(nèi)部指令隊(duì)列，百萬次（由于內(nèi)部指令隊(duì)列， 8088/8086執(zhí)行指令速度達(dá)執(zhí)行指令速度達(dá)2.5MIPS-Million Instructions Per Second每秒百萬條指令每秒百萬條指令) 1.1 T1節(jié)拍 存儲(chǔ)器或I/O端口地址輸出。輸出控制信號(hào)ALE、DT/R和IO/M （8088）或M/IO（8086）。 1.2 T2節(jié)拍 使存儲(chǔ)器或I/O開始執(zhí)行一個(gè)讀或?qū)懖僮鳎òl(fā)送控制信號(hào)RD或WR 及DEN）。 13 總線緩存器和鎖存器 14 15 16 READY時(shí)序時(shí)序 17 1.3 T3節(jié)拍 在后沿(節(jié)拍結(jié)束

7、時(shí))采樣數(shù)據(jù)總線，獲取數(shù)據(jù)。 1.4 T4節(jié)拍 所有總線信號(hào)無效，為下一個(gè)總線周期做準(zhǔn)備（以后可能包含若干個(gè) 空閑周期）。 1.5 TW節(jié)拍 在T2結(jié)束時(shí)采樣READY信號(hào)，若為低電平，則延長(zhǎng)T3（在T2和T3之 間插入TW節(jié)拍或T3和T4之間插入）。 2.8086/8088CPU的引腳信號(hào)和功能 2.1概述 2.1.1引腳分類 18 雙列直插封裝（雙列直插封裝（dual in_line packages-DIPs) 四類引腳四類引腳 地址總線地址總線:20位地址線位地址線 數(shù)據(jù)總線數(shù)據(jù)總線:16位數(shù)據(jù)線位數(shù)據(jù)線 控制總線控制總線:讀讀/寫寫/. 其他其他:電源電源/時(shí)鐘時(shí)鐘/ 8086和和8

8、088的差異的差異 M/IOIO/M BHE/S7SS0 外部外部16位數(shù)據(jù)總線位數(shù)據(jù)總線 (AD0-AD15) 外部外部8位數(shù)據(jù)總線位數(shù)據(jù)總線 (AD0-AD7) 十六位十六位CPU準(zhǔn)十六位準(zhǔn)十六位CPU 8086 8088 19 2.1.2 8086內(nèi)部構(gòu)成及信號(hào) 20 2.1.3 8086引腳信號(hào) 21 AD15AD0(Address/Data雙向,8088AD0AD7雙向) 數(shù)據(jù)/地址復(fù)用,地址需鎖存(T1,ALE=1 地址, ALE=0 數(shù)據(jù)) 20位內(nèi)存地址的低16位 16位I/O地址 A19A16/S6S3(Address/Status,輸出) 地址/狀態(tài)復(fù)用(T1時(shí)作為地址)

9、20位內(nèi)存地址的高4位/運(yùn)行狀態(tài) 2.2引腳信號(hào)的功能 2.2.1數(shù)據(jù)/地址信號(hào) 22 MN/MX(MiNimum/MaXimum) 輸入,+5V/GND 最小/最大模式 RESET 輸入,4個(gè)周期高電平有效 復(fù)位 RD (ReaD) 輸出,低電平有效 讀選通 INTR (INTerrupt Request) 輸入,高電平有效 可屏蔽中斷請(qǐng)求 TEST 輸入,低電平有效 決定WAIT指令的操作 2.2.2控制信號(hào)1(與模式無關(guān)) 23 READY 輸入,高電平有效 準(zhǔn)備好 NMI(Non Maskable Interrupt) 輸入,低到高的上升沿觸發(fā) 非屏蔽中斷申請(qǐng) CLK(CLocK) 輸

10、入,占空比30% 基本定時(shí)信號(hào) Vcc (Voltage) 電源輸入,+5V10% GND(GrouND) 接地 24 2.2.3 控制信號(hào)2(與模式選擇有關(guān)) WR(Write) 輸出,低電平有效 MN：當(dāng)前進(jìn)行寫操作 MX：LOCK，鎖定總線控制權(quán) BHE/S7(Bus High Enable/Status)-8086 輸出，低電平有效 高8位數(shù)據(jù)有效（8086） SS0(Status)-8088 MN：輸出，與M/IO和DT/R組合表示狀態(tài) MX：恒為高電平 25 IO/M(Input and Output/Memory)-8088 M/IO(Memory/Input and Outpu

11、t)-8086 輸出，低電平有效 MN：總線上的數(shù)據(jù)是存儲(chǔ)器地址或I/O端口地址 MX：S2與S0、S1組合表示狀態(tài) INTA(INTerrupt Acknowledge) 輸出，低電平有效 MN：中斷響應(yīng) MX：QS1與QS0組合表示狀態(tài) 26 ALE(Address Latch Enable) 輸出，高電平有效 MN：=1，當(dāng)前地址/數(shù)據(jù)總線上為地址信息 =0，當(dāng)前地址/數(shù)據(jù)總線上為數(shù)據(jù)信息 MX：QS0與QS1組合表示狀態(tài) DT/R(Data Transmit/Receive) 輸出 MN：=1，進(jìn)行數(shù)據(jù)發(fā)送 =0，進(jìn)行數(shù)據(jù)接收 MX：S1與S0、S2組合表示狀態(tài) 27 DEN(Data

12、 Enable) 輸出，低電平有效 MN：數(shù)據(jù)總線有效 MX：S0與S1、S2組合表示狀態(tài) HOLD(HOLD request) 輸入，高電平有效 MN：申請(qǐng)和占用總線控制權(quán) MX：RQ/GT0，雙向 其它協(xié)處理器和DMA等的總線請(qǐng)求與回答 28 HLDA(HoLD Acknowledge) 輸出，高電平有效 MN：響應(yīng)總線請(qǐng)求 MX：RQ/GT1，雙向 其它協(xié)處理器和DMA等的總線請(qǐng)求與回答 29 8088/8086CPU可以工作在可以工作在MIN/MAX MODE， 由由MN/MX引腳電平?jīng)Q定引腳電平?jīng)Q定 最小模式工作在單處理器方式，最小模式工作在單處理器方式，M/IOM/IO，RDRD，

13、WR WR 等控制信號(hào)由等控制信號(hào)由CPUCPU直接產(chǎn)生直接產(chǎn)生，總線驅(qū)動(dòng)能力不總線驅(qū)動(dòng)能力不 強(qiáng)。強(qiáng)。 最大模式工作在多處理器和協(xié)處理器方式，由最大模式工作在多處理器和協(xié)處理器方式，由 總線控制器總線控制器82888288產(chǎn)生產(chǎn)生存儲(chǔ)器和存儲(chǔ)器和IO的讀寫控制信的讀寫控制信 號(hào)號(hào)MRDC，MWTC，IORC，IOWC，因此，因此總總 線驅(qū)動(dòng)能力較強(qiáng)。線驅(qū)動(dòng)能力較強(qiáng)。 四.8088/8086系統(tǒng)構(gòu)成 1.工作模式 為適應(yīng)各種應(yīng)用需求，系統(tǒng)構(gòu)成有二種工作模式 30 MN/MX接+5V 8284作為時(shí)鐘發(fā)生電路 3片8282/8283作為地址鎖存電路 2片8286/8287作為總線驅(qū)動(dòng)電路 2.最

14、小工作模式下系統(tǒng)構(gòu)成 2.1系統(tǒng)構(gòu)成的典型配置 31 8086最小模式系統(tǒng) 32 2.2時(shí)鐘發(fā)生器8284及其與8086的連接 基于基于8086/8088系統(tǒng)的計(jì)算機(jī)使用系統(tǒng)的計(jì)算機(jī)使用8284A時(shí)鐘產(chǎn)時(shí)鐘產(chǎn) 生器及附加電路，產(chǎn)生各種時(shí)鐘同步信號(hào)，實(shí)生器及附加電路，產(chǎn)生各種時(shí)鐘同步信號(hào)，實(shí) 現(xiàn)系統(tǒng)的同步：現(xiàn)系統(tǒng)的同步： 時(shí)鐘信號(hào)時(shí)鐘信號(hào)CLK CLK （5MHZ5MHZ） RESETRESET同步信號(hào)同步信號(hào) READY READY同步信號(hào)同步信號(hào) TTLTTL電平外圍設(shè)備時(shí)鐘信號(hào)電平外圍設(shè)備時(shí)鐘信號(hào)PCLK PCLK （2.5MHZ)2.5MHZ) 33 8284A時(shí)鐘電路 34 X1，X2 連接晶體震蕩器的兩端連接晶體震蕩器的兩端 OSC 震蕩器輸出震蕩器輸出 EFI 外接頻率輸入外接頻率輸入 F/C外接頻率外接頻率/晶振選擇晶振選擇 晶振電路輸出（晶振電路輸出（1