Industrial Lay 2 Ethernet Switch

1、ETHERNET SWITCH BLOCK DIAGRAM PHY (PHYSICAL LAYER) BLOCK DIAGRAMPHYPHY（物理層）包含三個(gè)子層（物理層）包含三個(gè)子層: : 1.1.PMD (Physical Media Dependant Sub-Layer,PMD (Physical Media Dependant Sub-Layer,物理媒介相關(guān)子層物理媒介相關(guān)子層, ,執(zhí)行媒介轉(zhuǎn)換執(zhí)行媒介轉(zhuǎn)換),),比如光模塊比如光模塊/ /光電轉(zhuǎn)換光電轉(zhuǎn)換. .2.2.PMA (Physical Media Attachment sub-layer,PMA (Physical Me

2、dia Attachment sub-layer,物理媒介連接子層物理媒介連接子層, ,執(zhí)行并串執(zhí)行并串/ /串并轉(zhuǎn)換串并轉(zhuǎn)換, , 比如比如SERDES. SERDES. 3.3.PCS (PCS (如上如上, ,執(zhí)行緩存、編碼解碼、擾碼解擾、復(fù)用解復(fù)用等執(zhí)行緩存、編碼解碼、擾碼解擾、復(fù)用解復(fù)用等) )SERDES (SERializer & DESerializer) BLOCK DIAGRAM SERDES （串行解串器）注釋：（串行解串器）注釋：1.1.時(shí)鐘發(fā)生器時(shí)鐘發(fā)生器(Clock Generator)(Clock Generator)、時(shí)鐘數(shù)據(jù)恢復(fù)電路、時(shí)鐘數(shù)據(jù)恢復(fù)電路(CDR)

3、(CDR)通常通過(guò)鎖相環(huán)通常通過(guò)鎖相環(huán)(PLL)(PLL)來(lái)實(shí)現(xiàn)來(lái)實(shí)現(xiàn); ; 2.2.發(fā)送器、接收器完成差分信號(hào)發(fā)送器、接收器完成差分信號(hào)(PECL/LVDS/CML(PECL/LVDS/CML等標(biāo)準(zhǔn)等標(biāo)準(zhǔn)) )發(fā)送、接收發(fā)送、接收MAC (Media Access Control) BLOCK DIAGRAM lTransmit ControllerTransmit Controller（發(fā)送控制器）：（發(fā)送控制器）：執(zhí)行802.3發(fā)送協(xié)議(見(jiàn)802.3 protocol), MII interface（媒介獨(dú)立接口)為與PHY(物理層)連接的接口。lBackoff/Deferring ac

4、koff/Deferring （回退（回退/ /延遲延遲): ): 執(zhí)行802.3協(xié)議的半雙工操作, 同步于MII接口的transmit clock（發(fā)送計(jì)時(shí)時(shí)鐘)。當(dāng)半雙工操作不被需要時(shí)，其可以被移除. lReceive Controller （接收控制器）：（接收控制器）：執(zhí)行802.3接收協(xié)議(見(jiàn)802.3 protocol), MII interface（媒介獨(dú)立接口)為與PHY(物理層)連接的接口。操作同步于MII接口的Receive clock（接收計(jì)時(shí)時(shí)鐘)lTransmit FIFO （發(fā)送先進(jìn)先出）（發(fā)送先進(jìn)先出）: 為MAC準(zhǔn)備傳輸?shù)臄?shù)據(jù)做緩沖。它為外部的雙端口RAM(隨機(jī)

5、存取存儲(chǔ))提供接口進(jìn)行先進(jìn)先出存儲(chǔ)。其先進(jìn)先出容量可以通過(guò)MAC內(nèi)核參數(shù)設(shè)置: TFIFODEPTH定義了先進(jìn)先出的總?cè)萘? TCDEPTH定義了當(dāng)時(shí)存在于Transmit FIFO中的最大幀（Frame）數(shù)量. 操作同步于來(lái)自主設(shè)備數(shù)據(jù)接口的DMA Clock (直接存儲(chǔ)存取計(jì)時(shí)時(shí)鐘)lReceive FIFO (接收先進(jìn)先出接收先進(jìn)先出): 為MAC接收的數(shù)據(jù)做緩沖。它為外部的雙端口RAM(隨機(jī)存取存儲(chǔ))提供接口進(jìn)行先進(jìn)先出存儲(chǔ)。其先進(jìn)先出容量可以通過(guò)MAC內(nèi)核參數(shù)設(shè)置: RFIFODEPTH定義了先進(jìn)先出的總?cè)萘? RCDEPTH定義了當(dāng)時(shí)存在于Receive FIFO中的最大幀（Fra

6、me）數(shù)量. 操作同步于來(lái)自主設(shè)備數(shù)據(jù)接口的DMA Clock (直接存儲(chǔ)存取計(jì)時(shí)時(shí)鐘)lTransmit linked List State Machine (發(fā)送鏈表狀態(tài)機(jī)發(fā)送鏈表狀態(tài)機(jī)): 執(zhí)行MAC中描述符/緩沖架構(gòu)功能。其管理發(fā)送描述符列表，并將數(shù)據(jù)緩沖區(qū)中準(zhǔn)備傳輸?shù)臄?shù)據(jù)提取至Transmit FIFO。操作同步于來(lái)自主設(shè)備數(shù)據(jù)接口的DMA Clock (直接存儲(chǔ)存取計(jì)時(shí)時(shí)鐘)。lReceive linked List State Machine (接收鏈表狀態(tài)機(jī)接收鏈表狀態(tài)機(jī)): 執(zhí)行MAC中描述符/緩沖架構(gòu)功能。其管理接收描述符列表，并將Receive FIFO中數(shù)據(jù)移動(dòng)至數(shù)據(jù)緩

7、沖區(qū)。操作同步于來(lái)自主設(shè)備數(shù)據(jù)接口的DMA Clock (直接存儲(chǔ)存取計(jì)時(shí)時(shí)鐘)。MAC模塊功能描述模塊功能描述lDirect Memory Access ControllerDirect Memory Access Controller（直接存儲(chǔ)寸取控制器）（直接存儲(chǔ)寸取控制器）: : 執(zhí)行主設(shè)備數(shù)據(jù)接口功能，服務(wù)于發(fā)送、接收雙通道。操作同步于主設(shè)備數(shù)據(jù)接口的DMA Clock (直接存儲(chǔ)存取計(jì)時(shí)時(shí)鐘) lControl and Status RegistersControl and Status Registers（CSR, CSR, 控制及狀態(tài)寄存器）控制及狀態(tài)寄存器）: : 由主設(shè)備使

8、用對(duì)MAC進(jìn)行操作控制. 執(zhí)行MAC中的寄存器設(shè)置，中斷控制，電源管理功能, 同時(shí)為主設(shè)備提供接口。 操作同步于主設(shè)備CSR接口時(shí)鐘。lReset Controller (Reset Controller (清零控制器清零控制器): ): 對(duì)MAC中所有組件進(jìn)行清零。其通過(guò)外部清零線路產(chǎn)生清零信號(hào)并與所有時(shí)鐘域進(jìn)行同步。lMII Serial ManagementMII Serial Management（MIISM, MIISM, 媒介串行管理）媒介串行管理）: : MIISM接口作為一個(gè)模組，在MAC和PHY之間提供了一個(gè)簡(jiǎn)易的串行通信接口。該模組為PHY層硬件的執(zhí)行提供了讀、寫(xiě)狀態(tài)的控制

9、協(xié)議及進(jìn)行寄存器設(shè)置。lExternal ComponentsExternal Components（外圍組件（外圍組件): ): 總共有3個(gè)外圍組件需求以保證MAC內(nèi)核的正確運(yùn)行: 1.1.Transmit data RAMTransmit data RAM （發(fā)送數(shù)據(jù)隨機(jī)存取存儲(chǔ)）（發(fā)送數(shù)據(jù)隨機(jī)存取存儲(chǔ)）: 作為T(mén)ransmit FIFO, 同步于雙端口RAM(隨機(jī)存取存儲(chǔ))2.2.Receive data RAM Receive data RAM （接收數(shù)據(jù)隨機(jī)存取存儲(chǔ)）：（接收數(shù)據(jù)隨機(jī)存取存儲(chǔ)）：作為Receive FIFO, 同步于雙端口RAM(隨機(jī)存取存儲(chǔ))3.3.Address

10、RAMAddress RAM（地址數(shù)據(jù)隨機(jī)存取存儲(chǔ)）：（地址數(shù)據(jù)隨機(jī)存取存儲(chǔ)）：作為MAC地址存儲(chǔ)，同步于雙端口RAM(隨機(jī)存取存儲(chǔ))MAC模塊功能描述模塊功能描述MAC（介質(zhì)訪問(wèn)控制）:位于OSI七層協(xié)議中數(shù)據(jù)鏈路層，數(shù)據(jù)鏈路層分為上層LLC（邏輯鏈路控制），和下層的MAC。MAC負(fù)責(zé)控制與連接物理層的物理介質(zhì), 判斷是否可以發(fā)送數(shù)據(jù)及定義數(shù)據(jù)幀在媒體上的傳輸方式, 見(jiàn)802.3 protocol。1.當(dāng)交換機(jī)從某個(gè)端口收到一個(gè)數(shù)據(jù)包時(shí)，它先讀取包頭中的源MAC地址，這樣它就知道源MAC地址的機(jī)器是連在哪個(gè)端口上的；2.再去讀取包頭中的目的MAC地址，并在地址表中查找相應(yīng)的端口；3.如表中有

11、與這目的MAC地址對(duì)應(yīng)的端，把數(shù)據(jù)包直接復(fù)制到這端口上；4.如表中找不到相應(yīng)的端口則把數(shù)據(jù)包廣播到所有端口上，當(dāng)目的機(jī)器對(duì)源機(jī)器回應(yīng)時(shí)，交換機(jī)又可以學(xué)習(xí)學(xué)習(xí)/Learn/Learn目的MAC地址與哪個(gè)端口對(duì)應(yīng)，在下次傳送數(shù)據(jù)時(shí)就不再需要對(duì)所有端口進(jìn)行廣播了。 5.幀結(jié)構(gòu)見(jiàn)如下: MAC交換機(jī)制補(bǔ)充：交換機(jī)制補(bǔ)充：PreamblePreambleDestinationDestinationSourceSourceTypeTypeData and PadData and PadFSC( Frame Sequence Check)FSC( Frame Sequence Check)8bytes6by

12、tes6bytes2bytes64-1500bytes4bytes 前導(dǎo)碼，用于同步 目的地MAC地址源MAC地址 幀協(xié)議類型指示數(shù)據(jù) 幀校驗(yàn)序列,用于MAC接收判斷是否傳輸錯(cuò)誤，如發(fā)現(xiàn)錯(cuò)誤，丟棄此幀Ethernet IEEE802.3 Protocol:Ethernet Switch Fabric:交換矩陣卡結(jié)構(gòu)交換矩陣卡結(jié)構(gòu): 以上交換矩陣卡采用幀（Frame)作為幀的三階緩沖”Benes交換矩針” 結(jié)構(gòu)。該交換矩陣分成M個(gè)并行平面（M一般等于8, 16, 32), 均等分配通過(guò)整個(gè)交換矩陣的信號(hào)流量。每個(gè)交換矩陣平面相互獨(dú)立，彼此間不存在同步。每個(gè)幀通過(guò)交換矩陣時(shí)，僅僅使用某個(gè)單一平面，

13、即幀不能再被分割成更小單元通過(guò)該矩陣交換矩陣工作原理交換矩陣工作原理:Stage 1 (S1,一階): S1矩陣單元(fabric elements)接收來(lái)自MAC的幀(Frame)，將幀以循環(huán)方式分配到S2矩陣單元上: 一個(gè)幀到S2第一個(gè)矩陣單元，下一個(gè)幀到S2第二個(gè)矩陣單元，下下個(gè)至S2第三個(gè)矩陣單元, 如此順序下去直到重新回到S2第一個(gè)矩陣單元。Stage 2 (S2，二階): 對(duì)幀進(jìn)行2倍加速并執(zhí)行第一次多路廣播功能: S2接收S1幀后將它們發(fā)送由至S3。Stage 3 (S3，三階): 執(zhí)行交換功能，對(duì)幀進(jìn)行2倍加速并執(zhí)行第二次多路廣播功能：S3接收S2幀后執(zhí)行必要的交換使每個(gè)幀發(fā)送到正確的目的地MAC地址對(duì)應(yīng)物理端口加速功能加速功能: 以太網(wǎng)交換機(jī)通常有4-128個(gè)端口，以每個(gè)端口10Gbps帶寬(10G以太網(wǎng)光口)作為參考, MAC總交換容量將達(dá)到1280Gbps, 而交換矩陣必須能夠提供附加帶寬來(lái)容納當(dāng)多個(gè)幀在同一時(shí)間被交換到同一個(gè)目的地MAC地址時(shí)，阻塞將可能發(fā)生。代表性地，S1與S2之間很少有阻塞，因?yàn)榫仃噯卧溌烽g幾乎沒(méi)有沖突發(fā)生, 但多個(gè)幀從S2,S3被交換到同一個(gè)目的地MAC地址時(shí)，幀便可能因?yàn)椴捎猛瑯虞敵鲦溌范a(chǎn)生沖突。為降低阻塞期間幀被延遲(交換)的可能，交換矩陣采用了2