集成電路設(shè)計(jì)論文--劉強(qiáng)-20111060190

1、集成電路設(shè)計(jì)導(dǎo)論期末論文 4路數(shù)據(jù)選擇器電路設(shè)計(jì)、仿真與版圖設(shè)計(jì) 學(xué)院：信息學(xué)院 專(zhuān)業(yè)：電子信息工程 姓名：劉 強(qiáng) 學(xué)號(hào)：20111060189 任課老師：梁竹關(guān)摘 要 數(shù)據(jù)選擇器是在多路數(shù)據(jù)傳送過(guò)程中，能夠根據(jù)需要將其中任意一路選出來(lái)的電路，也稱(chēng)多路選擇器或多路開(kāi)關(guān)。其在數(shù)字電路中具有廣泛的應(yīng)用。同時(shí)MOS門(mén)電路：以MOS管作為開(kāi)關(guān)元件構(gòu)成的門(mén)電路。尤其是CMOS門(mén)電路具有制造工藝簡(jiǎn)單、集成度高、抗干擾能力強(qiáng)、功耗低、價(jià)格便宜等優(yōu)點(diǎn)，得到了十分迅速的發(fā)展。所以本次實(shí)驗(yàn)討論的是CMOS4路數(shù)據(jù)選擇器。首先，將從電路的工作原理方面介紹CMOS4路數(shù)據(jù)選擇器的裸機(jī)功能及其電路工作原理。了解其工作原

2、理是進(jìn)行仿真和版圖設(shè)計(jì)的基礎(chǔ)。了解其工作原理后，本次實(shí)驗(yàn)利用LTspice IV 軟件對(duì)設(shè)計(jì)的CMOS4路數(shù)據(jù)選擇器進(jìn)行仿真，以證實(shí)設(shè)計(jì)的正確性。LTspice IV 軟件是一個(gè)仿真功能非常強(qiáng)大的軟件，基本所有的器件和電路都可以用此軟件進(jìn)行設(shè)計(jì)和仿真。經(jīng)過(guò)仿真，此設(shè)計(jì)的CMOS反相器的功能得以實(shí)現(xiàn)，實(shí)現(xiàn)輸入與輸出的反向功能。最后版圖設(shè)計(jì)，將采用Lasi 軟件畫(huà)出符合工業(yè)設(shè)計(jì)的CMOS4路數(shù)據(jù)選擇器的版圖，同時(shí)在版圖設(shè)計(jì)時(shí)采用結(jié)構(gòu)化和層次化的設(shè)計(jì)思想，從而簡(jiǎn)化版圖的設(shè)計(jì)。利用Lasi 軟件，可以充分認(rèn)識(shí)到，CMOS4路數(shù)據(jù)選擇器底層物質(zhì)的構(gòu)造，可以增加對(duì)其的了解，并且可以進(jìn)一步完善對(duì)CMOS4路

3、數(shù)據(jù)選擇器的參數(shù)的設(shè)計(jì)。最終利用現(xiàn)在已有的規(guī)則對(duì)設(shè)計(jì)的版圖進(jìn)行檢測(cè)，看其是否滿(mǎn)足現(xiàn)有的基本規(guī)則，經(jīng)過(guò)檢測(cè)，此次設(shè)計(jì)基本滿(mǎn)足設(shè)計(jì)規(guī)則。本實(shí)驗(yàn)不僅對(duì)CMOS4路數(shù)據(jù)選擇器的基本功能進(jìn)行了討論，并且對(duì)于其最基礎(chǔ)的物質(zhì)構(gòu)成也進(jìn)行了相應(yīng)的設(shè)計(jì)和討論，使學(xué)者更加了解CMOS4路數(shù)據(jù)選擇器的工作原理，并掌握了CMOS4路數(shù)據(jù)選擇器的基本設(shè)計(jì)方法。關(guān)鍵詞：4路數(shù)據(jù)選擇器； Lasi； LTspice； 仿真； 版圖設(shè)計(jì)； 結(jié)構(gòu)化層次化設(shè)計(jì) 前 言1第一章、電路分析21、CMOS反相器22、CMOS與非門(mén)23、2選1數(shù)據(jù)選擇器34、4位數(shù)據(jù)選擇器4圖1.4 四位數(shù)據(jù)選擇器邏輯電路結(jié)構(gòu)4第二章、數(shù)據(jù)選擇器的電路仿

4、真51、CMOS反相器與CMOS與非門(mén)電路圖設(shè)計(jì)52、2選1數(shù)據(jù)選擇器電路圖63、4路數(shù)據(jù)選擇器電路仿真64、4路數(shù)據(jù)選擇器電路仿真結(jié)果分析8第三章、CMOS反相器的版圖設(shè)計(jì)81、NMOS管和PMOS管版圖設(shè)計(jì)92、CMOS反相器和CMOS與非門(mén)的版圖設(shè)計(jì)103、2選1數(shù)據(jù)選擇器版圖設(shè)計(jì)113、4路數(shù)據(jù)選擇器版圖設(shè)計(jì)114、焊盤(pán)的添加12第四章、結(jié)束語(yǔ)15前 言 當(dāng)今社會(huì)是一個(gè)電子信息的時(shí)代，電子設(shè)計(jì)當(dāng)然也是人們關(guān)注的一個(gè)焦點(diǎn)問(wèn)題，怎樣設(shè)計(jì)出一些具有多方優(yōu)點(diǎn)的電路及其器件又是當(dāng)下需要解決的任務(wù)，但是這些優(yōu)點(diǎn)中，某些優(yōu)點(diǎn)又是相互矛盾的，怎樣設(shè)計(jì)達(dá)到最優(yōu)的效果又是一個(gè)值得解決的問(wèn)題。 以MOS管作

5、為開(kāi)關(guān)元件的門(mén)電路稱(chēng)為MOS門(mén)電路。由于MOS型集成門(mén)電路具有制造工藝簡(jiǎn)單、集成度高、功耗小以及抗干擾能力強(qiáng)等優(yōu)點(diǎn)，因此它在數(shù)字集成電路產(chǎn)品中占據(jù)相當(dāng)大的比例。與TTL門(mén)電路相比，MOS門(mén)電路的速度較低。MOS門(mén)電路有三種類(lèi)型：使用P溝道管的PMOS電路、使用N溝道管的NMOS電路和同時(shí)使用PMOS和NMOS管的CMOS電路。其中CMOS性能更優(yōu)，因此CMOS門(mén)電路是應(yīng)用較為普遍的邏輯電路之一。利用CMOS邏輯電路就可以設(shè)計(jì)出各種功能的邏輯電路，與非門(mén)就是其中比較簡(jiǎn)單的一種。CMOS電路的優(yōu)點(diǎn):（1）微功耗。CMOS電路靜態(tài)電流很小，約為納安數(shù)量級(jí)。（2）抗干擾能力很強(qiáng)。輸入噪聲容限可達(dá)到VD

6、D/2。（3）電源電壓范圍寬，多數(shù)CMOS電路可在318V的電壓范圍內(nèi)正常工作。（4）輸入阻抗高。（5）負(fù)載能力強(qiáng)。CMOS電路可以帶50個(gè)同類(lèi)門(mén)以上。（6）邏輯擺幅大（低電平0V，高電平VDD）。第一章、電路分析1、CMOS反相器反相器邏輯符號(hào)和電路圖如圖1.1.圖1.1 CMOS反相器工作原理圖電路圖工作原理當(dāng)Ui=UIH=VDD,VTN導(dǎo)通,VTP截止,Uo=Uol0V當(dāng)Ui=UIL=0V時(shí),VTN截止,VTP導(dǎo)通,UO=UOHVDD2、CMOS與非門(mén)與非門(mén)邏輯符號(hào)和電路圖如圖1.2. 圖1.2 CMOS與非門(mén)工作原理圖電路工作原理 下拉管由串聯(lián)的兩個(gè)NMOS組成，上拉管則由兩個(gè)并聯(lián)的P

7、MOS組成。兩個(gè)輸入信號(hào)A和B分別加在兩對(duì)互補(bǔ)的NMOS管和PMOS管的柵極上，輸出由他們的漏極引出。 當(dāng)兩個(gè)輸入端A和B都為高電平時(shí)，兩只NMOS下拉管都導(dǎo)通，而兩只PMOS上拉管都截止，電源Vdd到地之間沒(méi)有電流通路形成，輸出被導(dǎo)通的NMOS下拉管拉到低電平0，即輸出為低電平0.只要兩個(gè)輸入端A、B有低電平輸入，其相應(yīng)的PMOS上拉管導(dǎo)通，但NMOS下拉管截止，電源Vdd到地之間沒(méi)有電流通路形成，輸出被導(dǎo)通的PMOS上拉管拉到高電平Vdd。由此可知，該電路實(shí)現(xiàn)與非邏輯功能。3、2選1數(shù)據(jù)選擇器2選1數(shù)據(jù)選擇器功能表如表3.1 表3.1 2選1數(shù)據(jù)選擇器功能表得到2選1數(shù)據(jù)選擇器邏輯表達(dá)式為

8、由邏輯表達(dá)式得到圖1.3所示的2選1數(shù)據(jù)選擇器邏輯電路圖3.1 2選1數(shù)據(jù)選擇器邏輯電路4、4位數(shù)據(jù)選擇器圖1.4 四位數(shù)據(jù)選擇器邏輯電路結(jié)構(gòu) 第二章、數(shù)據(jù)選擇器的電路仿真1、CMOS反相器與CMOS與非門(mén)電路圖設(shè)計(jì)同樣，首先必須先正確安裝LTspice IV軟件。打開(kāi)LTspice IV 軟件，按照CMOS管的電路連接原理，在LTspice IV軟件下，電路原理圖，并設(shè)置相應(yīng)的輸入、輸出節(jié)點(diǎn)且把需要的電源部分連接在相應(yīng)的位置，電路原理圖2.1和圖2.2所示： 圖2.1 CMOS反相器電路圖 圖2.2 CMOS與非門(mén)電路圖 在LTspice IV軟件中，點(diǎn)擊File選中New Symbol 在

9、出現(xiàn)的畫(huà)面中，按照反相器與與非門(mén)的符號(hào)，畫(huà)出相應(yīng)的邏輯符號(hào)，點(diǎn)擊保存，與其相對(duì)應(yīng)的電路圖文件保存為相同的文件名。邏輯符號(hào)如圖2.3和圖2.4所示：圖2.3 反相器的邏輯符號(hào)圖2.4 與非門(mén)的邏輯符號(hào)2、2選1數(shù)據(jù)選擇器電路圖 使用剛才設(shè)計(jì)的反相器與與非門(mén)按照?qǐng)D3.1所示的邏輯關(guān)系連接得到2選1數(shù)據(jù)選擇器電路圖，如圖2.5所示。圖2.5 2選1數(shù)據(jù)選擇器電路圖同上畫(huà)出2選1數(shù)據(jù)選擇器邏輯符號(hào)如圖2.6圖2.6 2選1數(shù)據(jù)選擇器邏輯符號(hào)3、4路數(shù)據(jù)選擇器電路仿真 在LTspice IV軟件中，點(diǎn)擊File選中New Schematic 在出現(xiàn)的畫(huà)面中，調(diào)用前面已經(jīng)畫(huà)好的2選1數(shù)據(jù)選擇器的邏輯符號(hào)，

10、按圖1.4邏輯關(guān)系連接。并對(duì)其加上信號(hào)，設(shè)置輸入和輸出，設(shè)置的結(jié)果如圖2.7所示：圖2.7 4路數(shù)據(jù)選擇器仿真信號(hào)設(shè)置圖設(shè)置好輸入信號(hào)的參數(shù)和輸出的相應(yīng)參數(shù)之后，點(diǎn)擊圖標(biāo)或者點(diǎn)擊下的Run即可出現(xiàn)如下對(duì)話(huà)框。圖2.8 4路數(shù)據(jù)選擇器電路仿真結(jié)果 圖2.9 輸出信號(hào)（上）與輸入信號(hào)（下）4、4路數(shù)據(jù)選擇器電路仿真結(jié)果分析理論輸出結(jié)果：由于S端接地為低電平，輸出應(yīng)為A。實(shí)際輸出結(jié)果：在一定誤差范圍內(nèi)，輸出值與A的輸入值基本保持一致。綜上可知電路設(shè)計(jì)達(dá)到實(shí)驗(yàn)要求。第三章、CMOS反相器的版圖設(shè)計(jì)表3.1 各物質(zhì)層與畫(huà)圖式樣對(duì)照表ACTVPSELNSELPOL1CONTVIA1METMET1MET2N

11、WEL本次版圖設(shè)計(jì)采用結(jié)構(gòu)化和層次化的實(shí)際思路，將整個(gè)電路進(jìn)行分解從而實(shí)現(xiàn)整個(gè)版圖設(shè)計(jì)的簡(jiǎn)化。分層簡(jiǎn)化結(jié)構(gòu)如圖所示圖 4位數(shù)據(jù)選擇器兩級(jí)分層結(jié)構(gòu)1、NMOS管和PMOS管版圖設(shè)計(jì) 首先在電腦上安裝Lasi 軟件，打開(kāi)軟件，首先畫(huà)出兩個(gè)基本的MOS版圖，即NMOS管和PMOS管版圖如圖3.1和圖3.2所示。圖3.1 NMOS管版圖 將保存后的NMOS管調(diào)出，這樣多晶硅部分和有源區(qū)部分就可以不用再次重復(fù)操作，將外側(cè)的N摻雜刪除，改為P摻雜，并且在最外面加上Nwell物質(zhì)層，點(diǎn)擊保存，這樣一只PMOS管就操作結(jié)束了。圖3.2 PMOS管版圖2、CMOS反相器和CMOS與非門(mén)的版圖設(shè)計(jì) 前面已經(jīng)把NM

12、OS和PMOS管的版圖畫(huà)好了，在 Lasi 軟下直接調(diào)用前面畫(huà)好的NMOS管和PMOS管，按照相應(yīng)的規(guī)則連接起來(lái)就得到最終需要的CMOS反相器，CMOS反相器的版圖如圖3.3所示： 圖3.3 2種不同結(jié)構(gòu)的CMOS反相器的版圖同理可得到CMOS與非門(mén)版圖如圖3.4所示圖3.4 CMOS與非門(mén)版圖3、2選1數(shù)據(jù)選擇器版圖設(shè)計(jì) 調(diào)用已保存的CMOS反相器和CMOS與非門(mén)版圖按照?qǐng)D1.3的邏輯關(guān)系連接得到CMOS2選1數(shù)據(jù)選擇器版圖。在連接過(guò)程中需注意不同的物質(zhì)層連接需要CONT連接和不同的金屬層需要VIA1連接。如圖3.5所示 圖3.5 連接圖得到最終的2選1數(shù)據(jù)選擇器版圖如圖3.6.圖3.6 2

13、選1數(shù)據(jù)選擇器版圖3、4路數(shù)據(jù)選擇器版圖設(shè)計(jì) 同理調(diào)用已保存的2選1數(shù)據(jù)選擇器版圖按照?qǐng)D1.4關(guān)系連接得到4路數(shù)據(jù)選擇器版圖如圖3.7.圖3.7 4路數(shù)據(jù)選擇器版圖4、焊盤(pán)的添加 由于內(nèi)部電路為us級(jí)電路難以與外部電路實(shí)現(xiàn)連接，故需要添加焊盤(pán)方便實(shí)現(xiàn)內(nèi)部電路與外部的連接。VDD，VSS和普通輸入輸出3種焊盤(pán)如圖3.8所示 圖3.8 3種不同的焊盤(pán)版圖 4位數(shù)據(jù)選擇器具有8個(gè)輸入，4個(gè)輸出選擇控制端和4個(gè)輸出及1個(gè)VDD和1個(gè)VSS，故總共需要18個(gè)焊盤(pán)，采用4*5的分布方式有20個(gè)焊盤(pán)即可滿(mǎn)足需要，焊盤(pán)排列方式如圖3.9圖3.9 焊盤(pán)排列方式內(nèi)部電路與焊盤(pán)的連接內(nèi)部電路的輸入輸出與之相對(duì)應(yīng)的焊

14、盤(pán)用金屬層進(jìn)行連接，在連接過(guò)程中采用了不同的金屬層，不同金屬層之間的連接需要VIA1連接。連接好的版圖如圖3.10和圖3.11所示。圖3.10 完整的CMOS4路數(shù)據(jù)選擇器版圖圖3.11 連接焊盤(pán)后的內(nèi)部電路到此，一只CMOS4路數(shù)據(jù)選擇器版圖已經(jīng)畫(huà)好，可以根據(jù)規(guī)則檢測(cè)畫(huà)好的版圖是否滿(mǎn)足規(guī)則。在Lasi 軟件中，可以檢測(cè)畫(huà)好的版圖是否滿(mǎn)足相應(yīng)的規(guī)則，點(diǎn)擊軟件中的按鈕，在出現(xiàn)的對(duì)話(huà)框中點(diǎn)擊按鈕。再在出現(xiàn)的對(duì)話(huà)框中點(diǎn)擊，在出現(xiàn)的對(duì)話(huà)框中設(shè)置如下所示：在設(shè)置完成后，點(diǎn)擊OK，軟件就自動(dòng)檢測(cè)畫(huà)好的版圖管是否滿(mǎn)足設(shè)計(jì)的規(guī)則，根據(jù)最后的檢測(cè)結(jié)果，此管子的設(shè)計(jì)基本滿(mǎn)足設(shè)計(jì)規(guī)則，也就滿(mǎn)足設(shè)計(jì)的要求。第四章、結(jié)

15、束語(yǔ) 數(shù)據(jù)選擇器在實(shí)際生活中，運(yùn)用非常廣泛，尤其實(shí)在數(shù)字電路中，CMOS電路更是必不可少的基本電路之一。 本次實(shí)驗(yàn)，首先通過(guò)LTspice IV軟件，我們看到的是芯片內(nèi)部電路的工作情況，而不像我們?cè)瓉?lái)進(jìn)行實(shí)驗(yàn)時(shí)只是僅看它是什么芯片實(shí)現(xiàn)什么功能。只是將其看作為一個(gè)黑匣子，只關(guān)注他實(shí)現(xiàn)的功能。真實(shí)的感受到了芯片內(nèi)部電路的實(shí)際運(yùn)行情況。其次，通過(guò)Lasi 軟件對(duì)CMOS4路數(shù)據(jù)選擇器的最底層物質(zhì)進(jìn)行設(shè)計(jì)，這樣加深了學(xué)者對(duì)CMOS4路數(shù)據(jù)選擇器的基本構(gòu)成物質(zhì)結(jié)構(gòu)的學(xué)習(xí)，使學(xué)者在學(xué)習(xí)CMOS4路數(shù)據(jù)選擇器的過(guò)程中更加清楚其工作的原理。設(shè)計(jì)底層的版圖，對(duì)于了解CMOS4路數(shù)據(jù)選擇器有很大的幫助，只有知道最

16、底層的結(jié)構(gòu)，才可能改變某些參數(shù)，使之達(dá)到最優(yōu)的運(yùn)行狀態(tài)。同時(shí)在檢查所畫(huà)版圖是否符合設(shè)計(jì)要求時(shí)，通過(guò)人眼觀察只適用于圖形較為簡(jiǎn)單的版圖。如果版圖較大且較為復(fù)雜時(shí)刻采用軟件里存有的設(shè)計(jì)規(guī)則來(lái)進(jìn)行檢查時(shí)較為方便的，它可以找出你哪里錯(cuò)誤并提示你修改。同時(shí)了解到了簡(jiǎn)單芯片的設(shè)計(jì)制作并不是一件簡(jiǎn)單容易的事，尤其是具有復(fù)雜電路的芯片。雖然具有較多的設(shè)計(jì)規(guī)則可以使設(shè)計(jì)簡(jiǎn)單化但卻會(huì)造成功耗增高等影響。因此英特爾才會(huì)采用人工畫(huà)圖，以得到更好的性能。在實(shí)驗(yàn)中電路的設(shè)計(jì)是我們鞏固了對(duì)數(shù)字電路中數(shù)據(jù)選擇器的了解，同時(shí)在進(jìn)行電路仿真是需要保證電路圖與相應(yīng)的邏輯符號(hào)一一對(duì)應(yīng)。否則在進(jìn)行仿真是就會(huì)出現(xiàn)一系列的錯(cuò)誤，判斷其是否一一對(duì)應(yīng)最簡(jiǎn)單的辦法就是雙擊要看的邏輯符號(hào)如果彈出與之相對(duì)應(yīng)的電路圖則說(shuō)明對(duì)應(yīng)關(guān)系正常。反之對(duì)應(yīng)關(guān)系不正常仿真就會(huì)出錯(cuò)。其次在版圖設(shè)計(jì)時(shí)，雖然采用層次化的設(shè)計(jì)思路能使設(shè)計(jì)過(guò)程相對(duì)簡(jiǎn)化，但在調(diào)用使用時(shí)如果要對(duì)其進(jìn)行修改則必須返回到原版圖文件進(jìn)行修改相對(duì)較為不方便。通過(guò)本次實(shí)驗(yàn)在加深對(duì)相應(yīng)知識(shí)了解的情況下也大大提高了我們的動(dòng)手能力。對(duì)于我們專(zhuān)業(yè)而言動(dòng)手能力要求較高，這種教學(xué)方式比紙質(zhì)的考試對(duì)我們幫助更大。 第五章、參考文獻(xiàn)【1】 DigitalIntergratedCircuitsADesignPrespe